KR101081545B1 - 복조 장치, 시험장치 및 전자 디바이스 - Google Patents

복조 장치, 시험장치 및 전자 디바이스 Download PDF

Info

Publication number
KR101081545B1
KR101081545B1 KR1020097016389A KR20097016389A KR101081545B1 KR 101081545 B1 KR101081545 B1 KR 101081545B1 KR 1020097016389 A KR1020097016389 A KR 1020097016389A KR 20097016389 A KR20097016389 A KR 20097016389A KR 101081545 B1 KR101081545 B1 KR 101081545B1
Authority
KR
South Korea
Prior art keywords
phase
level
signal
amplitude
phase difference
Prior art date
Application number
KR1020097016389A
Other languages
English (en)
Other versions
KR20090104854A (ko
Inventor
카즈히로 야마모토
토시유키 오카야스
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20090104854A publication Critical patent/KR20090104854A/ko
Application granted granted Critical
Publication of KR101081545B1 publication Critical patent/KR101081545B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D5/00—Circuits for demodulating amplitude-modulated or angle-modulated oscillations at will
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

진폭 위상 변조 신호에서 클록 신호를 재생하기 위해, 전송 데이터에 따라 복수 레벨 및 복수 위상에서 선택된 레벨 및 변화점의 위상을 갖는 진폭 위상 변조 신호를 복조하는 복조 장치(200)에 있어서, 상기 진폭 위상 변조 신호를 수신해 상기 진폭 위상 변조 신호에 동기한 클록 신호를 재생하는 클록 재생부(22)와, 상기 클록 신호를 기준으로 상기 진폭 위상 변조 신호의 레벨 및 상기 변화점의 위상을 검출하는 진폭 위상 검출부(24)와 상기 진폭 위상 검출부에 의해 검출된 상기 레벨 및 상기 변화점의 위상에 따른 데이터를 출력하는 데이터 출력부(210)와 상기 진폭 위상 검출부에 의해 검출된 상기 변화점의 위상에 따라 상기 클록 재생부가 출력하는 상기 클록 신호의 발진주파수를 보정하기 위한 보정 신호를 출력하는 위상차 보정부(26)를 포함하는 복조 장치를 제공한다.
Figure R1020097016389
복조 장치, 시험 장치, 전자 디바이스, 진폭 위상 변조 신호

Description

복조 장치, 시험장치 및 전자 디바이스{DEMODULATION DEVICE, TEST DEVICE, AND ELECTRONIC DEVICE}
본 발명은 복조 장치, 시험장치 및 전자 디바이스에 관한 것이다. 특히, 본 발명은 진폭 위상 변조 신호를 복조하는 복조 장치, 진폭 위상 변조 신호를 출력 신호로 출력하는 피시험 디바이스를 시험하는 시험장치 및 전자 디바이스에 관한 것이다. 본 출원은 아래의 일본특허출원에 관련된다. 문헌의 참조에 의한 편입이 인정되는 지정국에 대해서는 하기의 출원에 기재된 내용을 참조해 본 출원에 편입하고 본 출원의 일부로 한다.
출원번호 특허출원 2007-089692 출원일 2007년 3월 29일
반도체의 회로 밀도 및 동작 속도가 증가함에 따라 반도체 내부에서의 데이터 전송량은 비약적으로 증가하고 있다. 이에 대해, 반도체 외부에서의 데이터 전송량은 핀 수, 형상, 배선 등의 제약에 의해 반도체 내부에서의 데이터 전송량의 증가량만큼 증가하지 않았다. 이 때문에 반도체 내부 및 반도체 외부의 데이터 전송량의 갭이 커져 문제가 되었다.
아래의 비특허문헌 1에는 전송 데이터에 따라 복수 레벨 및 복수 위상에서 선택된 레벨 및 변화점의 위상을 갖는 진폭 위상 변조 신호를 이용해 반도체 간의 데이터 전송을 수행하는 것이 제안되어 있다. 이와 같은 진폭 위상 변조 신호에 의하면 1주기에 다수 비트의 데이터를 전송할 수 있기 때문에 반도체 내부 및 반도체 외부의 데이터 전송량의 갭을 작게 할 수 있다.
비특허문헌 1 : Sunil Jain, "GHz Interconnects-Electrical Aspects", International Test Conference NOTES Tutorial 3, (미국), 2007년 10월 22일, p27
[발명이 해결하고자 하는 과제]
그러나, 클록 신호를 병행해서 전송하지 않고 진폭 위상 변조 신호를 전송하는 시스템에서는 수신장치는 수신한 진폭 위상 변조 신호에서 클럭 신호를 재생하지 않으면 안된다. 하지만, 진폭 위상 변조 신호는 전송데이터에 따라 심벌마다 진폭 및 변화점의 위상이 변동한다. 따라서, 진폭 위상 변조 신호를 그대로 PLL에 입력해도 해당 PLL로부터는 전송데이터에 따른 위상 변동에 의한 오차를 포함한 클럭 신호가 출력된다.
[과제를 해결하기 위한 수단]
여기에서, 본 명세서에 포함되는 기술혁신(이노베이션)의 한 측면에서는 상기 과제를 해결할 수 있는 복조 장치, 시험장치 및 전자 디바이스를 제공하는 것을 목적으로 한다. 이 목적은 특허청구 범위의 독립항에 기재된 특징의 조합에 의해 달성된다. 또한, 종속항은 본 발명의 추가적인 유리한 구체예를 규정한다.
즉, 본 명세서에 포함되는 이노베이션에 관련한 제1 의 측면에 의한 복조 장치의 일 예(exemplary)에 의하면, 전송 데이터에 따라 복수 레벨 및 복수 위상에서 선택된 레벨 및 변화점의 위상을 갖는 진폭 위상 변조 신호를 복조하는 복조 장치로, 부여된 제어신호에 따른 주파수의 클록 신호를 출력하는 발진부와, 진폭 위상 변조 신호와 클록 신호의 위상차를 검출하는 위상차 검출부와, 위상차에 따른 제어신호를 발진부에 부여하는 필터부를 갖는 클록 재생부와, 클록 신호를 기준으로 진폭 위상 변조 신호의 레벨 및 변화점의 위상을 검출하는 진폭 위상 검출부와, 진폭 위상 검출부에 의해 검출된 레벨 및 변화점의 위상에 따른 데이터를 출력하는 데이터 출력부와, 진폭 위상 검출부에 의해 검출된 변화점의 위상에 따라 위상차 검출부에서 필터부에 부여되는 위상차를 보정하는 위상차 보정부를 구비하는 복조 장치를 제공한다.
본 명세서에 포함되는 이노베이션에 관련하는 제2 측면에 의한 시험장치의 일 예(exemplary)에 의하면, 전송 데이터에 따라 복수 레벨 및 복수 위상에서 선택된 레벨 및 변화점의 위상을 갖는 진폭 위상 변조 신호를 출력 신호로 출력하는 피시험 디바이스를 시험하는 시험장치로, 시험 신호를 피시험 디바이스에 출력하는 시험 신호 출력부와, 시험 신호에 따라 피시험 디바이스에서 출력되어야 하는 출력 신호의 레벨의 기대값인 기대 레벨 및 출력 신호의 변화점의 위상의 기대값인 기대 위상을 발생시키는 패턴 발생부와, 부여된 제어신호에 따른 주파수의 클록 신호를 출력하는 발진부와, 출력 신호와 클록 신호의 위상차를 검출하는 위상차 검출부와, 위상차에 따른 제어신호를 발진부에 부여하는 필터부를 갖는 클록 재생부와, 클록 신호를 기준으로 출력 신호의 레벨 및 변화점의 위상을 검출하는 진폭 위상 검출부와, 검출부에 의해 검출된 레벨 및 변화점의 위상이 기대 레벨 및 기대 위상과 일치하는지 여부를 판정하는 판정부와, 진폭 위상 검출부에 의해 검출된 변화점의 위상에 따라 위상차 검출부에서 필터부에 부여되는 위상차를 보정하는 위상차 보정부를 구비하는 시험장치를 제공한다.
본 명세서에 포함되는 이노베이션에 관련하는 제3 측면에 의한 전자 디바이스의 일 예(exemplary)에 의하면, 전송 데이터에 따라 복수 레벨 및 복수 위상에서 선택된 레벨 및 변화점의 위상을 갖는 진폭 위상 변조 신호를 출력 신호로 출력하는 피시험 회로와, 피시험 회로를 시험하는 시험회로를 구비하고, 시험회로는 시험 신호를 피시험 회로에 출력하는 시험 신호 출력부와, 시험 신호에 따라 피시험 회로에서 출력되어야 하는 출력 신호의 레벨의 기대값인 기대 레벨 및 출력 신호의 변화점의 위상의 기대값인 기대 위상을 발생시키는 패턴 발생부와, 부여된 제어신호에 따른 주파수의 클록 신호를 출력하는 발진부와, 출력 신호와 클록 신호의 위상차를 검출하는 위상차 검출부와, 위상차에 따른 제어신호를 발진부에 부여하는 필터부를 갖는 클록 재생부와, 클록 신호를 기준으로 출력 신호의 레벨 및 변화점의 위상을 검출하는 진폭 위상 검출부와, 검출부에 의해 검출된 레벨 및 변화점의 위상이 기대 레벨 및 기대 위상과 일치하는지의 여부를 판정하는 판정부와, 진폭 위상 검출부에 의해 검출된 변화점의 위상에 따라 위상차 검출부에서 필터부에 부여되는 위상차를 보정하는 위상차 보정부를 갖는 전자 디바이스를 제공한다.
또한, 상기 발명의 개요는 본 발명의 필요한 특징 모두를 열거한 것이 아니며 이들 특징군의 서브컴비네이션도 발명이 될 수 있다.
도 1은 본 발명의 실시형태에 관한 시험장치(10)의 구성을 피시험 디바이스(100)와 함께 나타낸다.
도 2는 본 발명의 실시형태에 관한 진폭 위상 변조 신호의 일 예를 나타낸다.
도 3은 본 발명의 실시형태에 관한 복조부(18)의 구성을 나타낸다.
도 4는 본 발명의 실시형태의 제1 변형예에 관한 복조부(18)의 구성을 나타낸다.
도 5는 본 실시형태에 관한 복조부(18)가 출력 신호의 레벨 및 변화점(리딩 에지)의 위상을 검출하는 경우의 임의의 한 수신점에 대응하는 비교 레벨 및 비교 타이밍의 일 예를 나타낸다.
도 6은 본 실시형태에 관한 진폭 위상 검출부(24)가 출력 신호의 레벨 및 변화점(트레일링 에지)의 위상을 검출하는 경우의 임의의 한 수신점에 대응하는 비교 레벨 및 비교 타이밍의 일 예를 나타낸다.
도 7은 진폭 위상 변조 신호가 취할 수 있는 레벨 및 변화점의 위상의 조합의 각각에 대응하는 비교 레벨 및 비교 타이밍의 일 예를 나타낸다.
도 8은 본 실시형태에 관한 진폭 위상 검출부(24)의 구성의 일 예를 나타낸다.
도 9는 본 발명의 실시형태의 제2 변형예에 관한 시험장치(10)의 구성을 나타낸다.
도 10은 본 발명의 실시형태에 관한 복조 장치(200)의 구성을 나타낸다.
<부호의 설명>
10 시험장치 14 패턴 발생부
16 시험 신호 출력부 18 복조부
20 판정부 22 클록 재생부
24 진폭 위상 검출부 26 위상차 보정부
30 발진부 32 위상차 검출부
34 필터부 36 마스크부
40 타이밍 신호 출력부 42 선택부
52 레벨 비교부 54 타이밍 발생부
56 입력회로 58 비교 검출부
62 콤퍼레이터 70 타이밍 발생기
100 피시험 디바이스 200 복조 장치
210 데이터 출력부
이하, 발명의 실시 형태을 통해 본 발명의 일 측면을 설명하지만 이하의 실시형태는 청구 범위에 관한 발명을 한정하는 것이 아니며 또한, 실시형태에서 설명한 특징의 조합 모두가 발명의 해결수단에 필수적인 것으로 한정되지 않는다.
도 1은 본 실시형태에 관한 시험장치(10)의 구성을 피시험 디바이스(100)와 함께 도시한다. 도 2는 본 실시형태에 관한 진폭 위상 변조 신호의 일 예를 나타낸다.
시험장치(10)는 전송 데이터에 따라 복수 레벨 및 복수 위상에서 선택된 레벨 및 변화점의 위상을 갖는 진폭 위상 변조 신호를 출력 신호로 출력하는 피시험 디바이스(100)를 시험한다. 피시험 디바이스(100)는 일 예로 소정 주기에 동기한 펄스 신호로서 펄스 레벨 및 펄스 에지의 위상이 전송 데이터에 따라 변화하는 진폭 위상 변조 신호를 출력해도 된다. 즉, 피시험 디바이스(100)는 일 예로 각 주기에서 펄스 레벨을 미리 정해진 복수의 레벨 중 전송 데이터에 따라 선택된 레벨로 한 진폭 위상 변조 신호를 출력해도 된다. 또한, 피시험 디바이스(100)는 일 예로 각 주기에서 펄스 전연의 변화점(리딩 에지)및 펄스 후연의 변화점(트레일링 에지)중 적어도 한쪽의 변화점의 위상을 해당 주기 중의 미리 정해진 복수의 위상 중의 전송 데이터에 따라 선택된 위상으로 한 진폭 위상 변조 신호를 출력해도 된다.
피시험 디바이스(100)는 일 예로 각 주기에서 펄스의 레벨로 n1개(n1은 2이상의 정수)의 레벨(V1, V2, V3, … Vn1)을 취할 수 있는 진폭 위상 변조 신호를 출력해도 된다. 또한, 피시험 디바이스(100)는 일 예로 각 주기에서 펄스의 리딩 에지의 위상으로 n2개(n2는 2이상의 정수)의 위상(FL1, FL2, FL3, …, FLn2)을 취할 수 있는 진폭 위상 변조 신호를 출력해도 된다. 또한, 피시험 디바이스(100)는 일 예로 각 주기에서 펄스의 트레일링 에지의 위상으로 n3개(n3은 2이상의 정수)의 위상(FT1, FT2, FT3, …, FTn3)을 취할 수 있는 진폭 위상 변조 신호를 출력해도 된다.
이상과 같은 진폭 위상 변조 신호에 의하면 소정 주기마다 여러 값의 데이터를 전송할 수 있다. 예를 들면, n1개의 레벨, n2개의 리딩 에지의 위상, n3개의 트레일링 에지의 위상을 취할 수 있는 진폭 위상 변조 신호에 의하면 1주기 중에 (n1×n2×n3)값의 데이터를 전송할 수 있다.
시험장치(10)는 패턴 발생부(14), 시험 신호 출력부(16), 복조부(18), 판정부(20)를 구비한다. 패턴 발생부(14)는 피시험 디바이스(100)에 대해 출력하는 시험 신호의 패턴을 지정하는 시험 패턴을 발생시킨다. 또한, 패턴 발생부(14)는 시험 신호에 따라 피시험 디바이스(100)에서 출력되어야 하는 출력 신호(진폭 위상 변조 신호)의 기대값을 발생시킨다. 즉, 패턴 발생부(14)는 시험 신호에 따라 피시험 디바이스(100)에서 출력되어야 하는 출력 신호의 레벨의 기대값인 기대 레벨 및 출력 신호의 변화점의 위상의 기대값인 기대 위상을 발생시킨다. 패턴 발생부(14)는 일 예로 소정 주기마다 발생되는 펄스의 기대 레벨, 리딩 에지의 기대 위상 및 트레일링 에지의 기대 위상을 발생시켜도 된다.
시험 신호 출력부(16)는 시험 패턴 및 기준신호에 따라 시험 신호를 생성하고, 생성한 시험 신호를 피시험 디바이스(100)에 출력한다. 복조부(18)는 시험 신호에 따라 피시험 디바이스(100)에서 출력된 출력 신호를 입력하고, 입력한 출력 신호의 레벨 및 변화점의 위상을 검출한다. 판정부(20)는 복조부(18)에 의해 검출된 레벨 및 변화점의 위상이 기대 레벨 및 기대 위상과 일치하는지 여부를 판정한다. 또한, 판정부(20)는 판정결과를 출력한다.
도 3은 본 실시형태에 관한 복조부(18)의 구성을 나타낸다. 복조부(18)는 클록 재생부(22), 진폭 위상 검출부(24), 위상차 보정부(26)를 갖는다.
클록 재생부(22)는 피시험 디바이스(100)에서 출력된 출력 신호(진폭 위상 변조 신호)를 입력하고, 입력한 출력 신호에 동기한 클록 신호를 재생한다. 클록 재생부(22)는 발진부(30), 위상차 검출부(32), 필터부(34), 마스크부(36)를 포함한다.
발진부(30)는 부여된 제어신호에 따른 주파수의 클록 신호를 출력한다. 위상차 검출부(32)는 출력 신호와 클록 신호의 위상차를 검출한다.
필터부(34)는 위상차에 따른 제어신호를 발진부(30)에 부여한다. 필터부(34)는 일 예로 위상차 검출부(32)에 의해 검출된 위상차를 저역 통과 필터링을 한다. 그리고 필터부(34)는 위상차를 저역 통과 필터링을 한 결과로 얻는 신호를 제어신호로서 발진부(30)에 부여한다.
마스크부(36)는 위상차 보정부(26)에 의해 출력되는 보정 신호에 따라 위상차 검출부(32)에서 필터부(34)에 부여되는 위상차를 마스크한다. 보다 구체적으로는 마스크부(36)는 보정 신호에 의해 마스크가 지정되어 있는 것을 조건으로 위상차 검출부(32)에 의해 검출된 위상차를 필터부(34)에 공급하고, 보정 신호에 의해 마스크가 지정되어 있는 것을 조건으로 위상차 검출부(32)에 의해 검출된 위상차를 필터부(34)에 공급하지 않는다. 마스크부(36)는 마스크 시에, 일 예로 0을 위상차로 필터부(34)에 공급해도 되고, 마스크하기 직전에 위상차 검출부(32)에 의해 검출된 위상차를 필터부(34)에 공급해도 된다.
이상과 같은 구성의 클록 재생부(22)에 의하면, 발진부(30)가 필터부(34)에서 출력되는 제어신호의 레벨에 따라 클록 신호의 주파수를 변화시킨다. 또한, 클록 재생부(22)는 정상(定常)상태에서 제어신호의 레벨이 0이 되는 주파수의 클록 신호를 출력한다. 그 결과, 클록 재생부(22)에 의하면 출력 신호와의 위상차의 시간평균이 0이 되는, 즉, 출력 신호에 위상 동기한 클록 신호를 출력할 수 있다.
진폭 위상 검출부(24)는 클록 재생부(22)에 의해 재생된 클록 신호를 기준으로 출력 신호의 레벨 및 변화점의 위상을 검출한다. 진폭 위상 검출부(24)는 일 예로 클록 신호에 의해 지정되는 주기마다 출력 신호가 취할 수 있는 복수 레벨 중에서 해당 출력 신호의 레벨을 검출해도 된다. 또한, 진폭 위상 검출부(24)는 일 예로 출력 신호의 리딩 에지가 취할 수 있는 복수 위상 중에서 해당 리딩 에지의 위상을 검출하고, 출력 신호의 트레일링 에지가 취할 수 있는 복수 위상 중에서 해당 트레일링 에지의 위상을 검출해도 된다.
위상차 보정부(26)는 진폭 위상 검출부(24)에 의해 검출된 변화점의 위상에 따라 위상차 검출부(32)에서 필터부(34)에 부여되는 위상차를 보정한다. 본 실시형태에서는 위상차 보정부(26)는 위상차 검출부(32)에서 필터부(34)에 부여하는 위상차를 마스크할지의 여부를 지정하는 보정 신호를 마스크부(36)에 출력함으로써 위상차 검출부(32)에서 필터부(34)에 부여되는 위상차를 보정한다.
위상차 보정부(26)는 일 예로 진폭 위상 검출부(24)에 의해 검출된 변화점의 위상이 출력 신호가 취할 수 있는 복수 위상 중 적어도 하나의 미리 정해진 위상인 것을 조건으로 위상차 검출부(32)에 의해 검출된 위상차를 필터부(34)에 부여해도 된다. 즉, 위상차 보정부(26)는 일 예로 진폭 위상 검출부(24)에 의해 검출된 변화점의 위상이 복수 위상 중 적어도 하나의 미리 정해진 위상이 아닌 것을 조건으로 위상차 검출부(32)에서 필터부(34)에 부여하는 위상차를 마스크해도 된다.
이에 의해, 위상차 보정부(26)에 의하면, 미리 정해진 변화점의 위상에만 동기한 클록 신호를 발진부(30)에서 출력시킬 수 있다. 따라서, 클록 재생부(22)에 의하면, 전송 데이터에 따른 위상변동에 의한 오차를 제거해 진폭 위상 변조 신호인 출력 신호에 정확하게 동기한 클록 신호를 출력할 수 있다.
또한, 위상차 보정부(26)는 일 예로 진폭 위상 검출부(24)에 의해 검출된 레벨 및 변화점의 위상이 출력 신호가 취할 수 있는 복수 레벨 및 복수 위상 중 적어도 하나의 미리 정해진 레벨 및 위상인 것을 조건으로 위상차 검출부(32)에 의해 검출된 위상차를 필터부(34)에 부여해도 된다. 즉, 위상차 보정부(26)는 일 예로 진폭 위상 검출부(24)에 의해 검출된 레벨 및 변화점의 위상이 복수 레벨 및 복수 위상 중 적어도 하나의 미리 정해진 레벨 및 위상이 아닌 것을 조건으로 위상차 검출부(32)에서 필터부(34)에 부여하는 위상차를 마스크해도 된다.
진폭 위상 변조 신호는 상승(또는 하강) 파형의 둔화에 의해 동일 위상이어도 레벨이 낮은 경우보다도 레벨이 높은 경우가 실제로 검출되는 변화점의 위상이 늦어진다. 따라서, 이와 같은 위상차 보정부(26)에 의하면 미리 정해진 레벨 및 변화점의 위상에만 동기한 클록 신호를 발진부(30)에서 출력시킴으로써 전송 데이터에 따른 위상변동에 의한 오차를 추가로 제거할 수 있다.
도 4는 본 실시형태의 제1 변형예에 관한 복조부(18)의 구성을 나타낸다. 본 변형예에 관한 복조부(18)는 도 3에 나타낸 복조부(18)와 거의 동일한 구성 및 기능을 갖기 때문에 도 3 중에 나타낸 부재의 구성 및 기능을 갖는 부재에 대해서는 동일 부호를 사용하며, 이하, 차이점을 제외한 설명은 생략한다.
클록 재생부(22)는 마스크부(36)를 대신해 타이밍 신호 출력부(40)와 선택부(42)를 포함한다. 타이밍 신호 출력부(40)는 출력 신호가 취할 수 있는 복수의 변화점의 위상의 각각에 대응하는 복수의 타이밍 신호를 클록 신호에 기초해 생성한다. 즉, 타이밍 신호 출력부(40)는 클록 신호와 출력 신호가 동기한 정상상태에서 출력 신호가 취할 수 있는 복수의 위상의 각각과 동기하는 복수의 타이밍 신호를 클록 신호에 기초해 생성한다.
타이밍 신호 출력부(40)는 일 예로 직렬로 접속되어 클록 신호를 순차적으로 지연시키는 복수의 지연소자를 포함해도 된다. 또한, 타이밍 신호 출력부(40)는 각 지연소자에서 출력된 신호를 타이밍 신호로 출력한다. 이에 의해 타이밍 신호 출력부(40)는 출력 신호가 취할 수 있는 복수의 위상에 대응하는 복수의 타이밍 신호를 출력할 수 있다. 또한, 발진부(30)가 링 버퍼를 포함하는 경우 타이밍 신호 출력부(40)는 발진부(30)에 포함되는 링 버퍼를 구성하는 각 버퍼에서 출력되는 신호를 타이밍 신호로 출력해도 된다.
선택부(42)는 위상차 보정부(26)에 의해 출력되는 선택 신호에 따라 타이밍 신호 출력부(40)에서 출력되는 복수의 타이밍 신호 중 어느 하나의 타이밍 신호를 선택해서 위상차 검출부(32)에 공급한다. 위상차 검출부(32)는 선택부(42)에 의해 선택된 타이밍 신호와 출력 신호의 위상차를 검출한다.
위상차 보정부(26)는 복수의 타이밍 신호 중 진폭 위상 검출부(24)에 의해 검출된 변화점의 위상에 대응한 타이밍 신호를 선택한다. 본 변형예에서는 위상차 보정부(26)는 타이밍 신호 출력부(40)에서 출력된 복수의 타이밍 신호 중 어느 타이밍 신호를 위상차 검출부(32)에 공급할지를 지정하는 선택 신호를 선택부(42)에 공급함으로써 타이밍 신호를 선택한다.
이에 의해, 클록 재생부(22)에 의하면 출력 신호의 변화점의 위상과 동기해야 하는 타이밍 신호와 해당 출력 신호와의 위상차를 검출하기 때문에, 전송 데이터에 따른 위상 변동에 의한 오차가 제거된 위상차를 검출할 수 있다. 따라서, 클록 재생부(22)에 의하면 전송 데이터에 따른 위상변동에 의한 오차를 제거해 진폭 위상 변조 신호인 출력 신호에 정확하게 동기한 클록 신호를 출력할 수 있다.
또한, 본 변형예에서 위상차 검출부(32)는 예를 들면 진폭 위상 검출부(24)에 의한 처리의 지연량만큼 입력한 출력 신호를 지연해서 출력 신호와 선택된 타이밍 신호의 위상차를 검출해도 된다. 이에 의해 위상차 검출부(32)에 의하면 입력된 출력 신호의 심벌과, 위상차 보정부(26)에 의해 선택된 타이밍 신호의 선택원이 된 출력 신호의 심벌을 일치시켜 위상차를 검출할 수 있다.
또한, 클록 재생부(22)는 일 예로 선택부(42) 및 타이밍 신호 출력부(40)를 대신해 가변지연소자를 포함해도 된다. 이 경우에 위상차 보정부(26)는 진폭 위상 검출부(24)에 의해 검출된 변화점의 위상에 따라 가변지연회로의 지연량을 제어함으로써 출력 신호가 취할 수 있는 복수의 위상의 각각과 동기하는 복수의 타이밍 신호를 출력한다.
도 5는 본 실시형태에 관한 진폭 위상 검출부(24)가 출력 신호의 레벨 및 변화점(리딩 에지)의 위상을 검출하는 경우의 임의의 한 수신점에 대응하는 비교 레벨 및 비교 타이밍의 일 예를 나타낸다. 출력 신호의 레벨 및 리딩 에지의 위상으로 데이터가 변조되어 있는 경우, 진폭 위상 검출부(24)는 일 예로 해당 출력 신호가 취할 수 있는 복수의 레벨 및 변화점(리딩 에지)의 복수의 위상을 조합한 각각의 수신점에 대응하여 도 5에 나타낸 제1 내지 제3 비교 레벨이 미리 설정되어 있다. 또한, 진폭 위상 검출부(24)는 출력 신호의 리딩 에지의 위상으로 데이터가 변조되어 있는 경우, 각 주기에서 복수의 수신점의 각각에 대해 대응하는 수신점의 이상(理想) 위상보다 전에서 대응하는 수신점의 이상 레벨보다 작은 제1 비교 레벨과 출력 신호를 비교하고 대응하는 수신점의 이상 위상보다 뒤에서 대응하는 수신점의 이상 레벨보다 큰 제2 비교 레벨 및 이상 레벨보다 작은 제3 비교 레벨과 출력 신호를 비교한다.
여기에서, 진폭 위상 검출부(24)는 대응하는 수신점의 이상 위상보다 전에서 제1 비교 레벨과 출력 신호를 비교하기 때문에 출력 신호가 대응하는 수신점의 이상 위상보다 전에서 대응하는 수신점의 이상 레벨보다 작은 것을 검출할 수 있다. 또한, 진폭 위상 검출부(24)는 대응하는 수신점의 이상 위상보다 뒤에서 제3 비교 레벨과 출력 신호를 비교하기 때문에 출력 신호가 대응하는 수신점의 이상 위상보다 뒤에서 대응하는 수신점의 이상 레벨 이상인 것을 검출할 수 있다. 따라서, 진폭 위상 검출부(24)는 출력 신호의 리딩 에지가 취할 수 있는 모든 수신점의 각각에 대해 출력 신호의 위상과 제1 비교 레벨의 비교 타이밍 이후이면서 제3 비교 레 벨의 비교 타이밍 이전의 위상인 이상 위상이 대략 일치하는지 여부를 검출할 수 있다.
또한, 진폭 위상 검출부(24)는 대응하는 수신점의 이상 위상보다 뒤에서 제2 비교 레벨과 출력 신호를 비교함과 동시에 대응하는 수신점의 이상 위상보다 뒤에서 제3 비교 레벨과 출력 신호를 비교한다. 따라서, 진폭 위상 검출부(24)는 출력 신호가 취할 수 있는 모든 수신점의 각각에 대해 출력 신호의 레벨과 제2 비교 레벨 이하이면서 제3 비교 레벨 이상의 레벨인 이상 레벨이 대략 일치하는지 여부를 검출할 수 있다.
또한, 진폭 위상 검출부(24)는 출력 신호가 취할 수 있는 모든 수신점의 각각에 대한 복수의 비교 결과에 기초해 출력 신호의 레벨 및 리딩 에지의 위상을 검출할 수 있다. 즉, 진폭 위상 검출부(24)는 복수의 수신점 중 이상 위상보다 전에서 제1 비교 레벨 이하이고, 이상 위상보다 뒤에서 제2 비교 레벨 이하이면서 제3 비교 레벨 이상인 하나의 수신점을 검출한다. 그리고, 진폭 위상 검출부(24)는 검출한 하나의 수신점의 이상 레벨 및 이상 위상을 해당 출력 신호의 레벨 및 변화점의 위상으로 출력한다.
또한, 제1 비교 레벨 및 제3 비교 레벨은 대응하는 수신점의 이상 레벨보다 작으면서 출력 신호가 취할 수 있는 복수의 레벨 중 대응하는 수신점의 이상 레벨보다 하나 아래의 레벨보다 큰 것이 바람직하다. 또한, 제1 비교 레벨의 비교 타이밍은 리딩 에지의 대응하는 수신점의 이상 위상보다 전이면서 리딩 에지가 취할 수 있는 복수의 위상 중 대응하는 수신점의 이상 위상의 직전의 위상보다 뒤인 것 이 바람직하다. 진폭 위상 검출부(24)는 일 예로 대응하는 수신점의 이상 위상보다 뒤에서 제1 비교 레벨과 거의 동일한 제3 비교 레벨과, 출력 신호를 비교해도 된다. 이에 의해 진폭 위상 검출부(24)는 비교 회로를 공통화할 수 있다.
또한, 제2 비교 레벨은 대응하는 수신점의 이상 레벨보다 크면서 출력 신호가 취할 수 있는 복수의 레벨 중 대응하는 수신점의 이상 레벨보다 하나 위의 레벨보다 작은 것이 바람직하다. 또한, 제2 비교 레벨 및 제3 비교 레벨의 비교 타이밍은 리딩 에지의 대응하는 수신점의 이상 위상보다 뒤이면서 리딩 에지가 취할 수 있는 복수의 위상 중 대응하는 수신점의 이상 위상의 직후의 위상보다 전인 것이 바람직하다. 진폭 위상 검출부(24)는 일 예로 대응하는 수신점의 이상 위상보다 뒤의 거의 동일 타이밍에서 제2 비교 레벨 및 제3 비교 레벨과 출력 신호를 비교해도 된다. 이에 의해 진폭 위상 검출부(24)는 비교 타이밍 회로를 공통화할 수 있다.
또한, 본 실시형태에서 제1 레벨이 제2 레벨 이상(또는 보다 크다)이라고 나타낸 경우, 기준 레벨(예를 들면 그리운드)과 제1 레벨의 차의 절대값이 기준 레벨과 제2 레벨과의 차의 절대값 이상(또는 보다 크다)인 것을 의미한다. 따라서, 출력 신호가 비교 레벨 이상이라고 나타낸 경우, 기준 레벨과 출력 신호의 차의 절대값과 기준레벨과 비교 레벨의 차의 절대값 이상인 것을 의미한다. 이와 같이 제1 레벨이 제2 레벨 이하(또는 보다 작다)로 나타난 경우 기준 레벨과 제1 레벨의 차의 절대값이 기준 레벨과 제2 레벨과의 차이의 절대값 이하(또는 보다 작다)인 것을 의미한다.
도 6은 본 실시형태에 관한 진폭 위상 검출부(24)가 출력 신호의 레벨 및 변화점(트레일링 에지)의 위상을 검출하는 경우의 임의의 한 수신점에 대응하는 비교 레벨 및 비교 타이밍의 일 예를 나타낸다. 출력 신호의 레벨 및 트레일링 에지 위상으로 데이터가 변조되어 있는 경우, 진폭 위상 검출부(24)는 해당 출력 신호가 취할 수 있는 복수의 레벨(이상 레벨) 및 변화점(트레일링 에지)의 복수의 위상(이상 위상)을 조합한 각각의 수신점에 대응해 제4 내지 제6 비교 레벨이 미리 설정되어 있다. 그리고, 진폭 위상 검출부(24)는 출력 신호의 트레일링 에지의 위상으로 데이터가 변조되어 있는 경우, 각 주기에서 복수의 수신점의 각각에 대해, 이상 위상보다 뒤에서 이상 레벨보다 작은 제4 비교 레벨과 출력 신호를 비교하고, 이상 위상보다 전에서 이상 레벨보다 큰 제5 비교 레벨 및 이상 레벨보다 작은 제6 비교 레벨과 출력 신호를 비교한다.
여기에서, 진폭 위상 검출부(24)는 대응하는 수신점의 이상 위상보다 뒤에서 제4 비교 레벨과 출력 신호를 비교하기 때문에 출력 신호가 대응하는 수신점의 이상 위상보다 뒤에서 대응하는 수신점의 이상 레벨보다 작은 것을 검출할 수 있다. 또한, 진폭 위상 검출부(24)는 대응하는 수신점의 이상 위상보다 전에서 제6 비교 레벨과 출력 신호를 비교하기 때문에 출력 신호가 대응하는 수신점의 이상 위상보다 전에서 대응하는 수신점의 이상 레벨 이상인 것을 검출할 수 있다. 따라서, 진폭 위상 검출부(24)는 출력 신호의 트레일링 에지가 취할 수 있는 모든 수신점의 각각에 대해 출력 신호의 위상과, 제6 비교 레벨의 비교 타이밍 이전이면서 제4 비교 레벨의 비교 타이밍 이후의 위상인 이상 위상이 거의 일치하는지 여부를 검출할 수 있다.
또한, 진폭 위상 검출부(24)는 대응하는 수신점의 이상 위상보다 전에서 제5 비교 레벨과 출력 신호를 비교함과 동시에, 대응하는 수신점의 이상 위상보다 전에서 제6 비교 레벨과 출력 신호를 비교한다. 따라서, 진폭 위상 검출부(24)는 출력 신호가 취할 수 있는 모든 수신점의 각각에 대해 출력 신호의 레벨과 제5 비교 레벨 이하이면서 제6 비교 레벨 이상의 레벨인 이상 레벨이 거의 일치하는지 여부를 검출할 수 있다.
그리고, 진폭 위상 검출부(24)는 출력 신호가 취할 수 있는 모든 수신점의 각각에 대한 복수의 비교 결과에 기초해 출력 신호의 레벨 및 트레일링 에지의 위상을 검출할 수 있다. 즉, 진폭 위상 검출부(24)는 복수의 수신점 중에서 이상 위상보다 뒤에서 제4 비교 레벨 이하이며, 대응하는 수신점의 이상 위상보다 전에서 제5 비교 레벨 이하이면서 제6 비교 레벨 이상인 하나의 수신점을 검출한다. 그리고 진폭 위상 검출부(24)는 검출한 하나의 수신점의 이상 레벨 및 이상 위상을 해당 출력 신호의 레벨 및 변화점의 위상으로 출력한다.
또한, 제4 비교 레벨 및 제6 비교 레벨은 대응하는 수신점의 이상 레벨보다 작으면서 출력 신호가 취할 수 있는 복수의 레벨 중의 대응하는 수신점의 이상 레벨보다 하나 아래의 레벨보다 큰 것이 바람직하다. 또한, 제4 비교 레벨의 비교 타이밍은 트레일링 에지의 대응하는 수신점의 이상 위상보다 뒤이면서 트레일링 에지가 취할 수 있는 복수의 위상 중 대응하는 수신점의 이상 위상 직후의 위상보다 전인것이 바람직하다. 진폭 위상 검출부(24)는 일 예로 대응하는 수신점의 이상 위상보다 앞에서 제4 비교 레벨과 거의 동일한 제6 비교 레벨과 출력 신호를 비교해도 된다. 이에 의해 진폭 위상 검출부(24)는 비교회로를 공통화할 수 있다.
또한, 제5 비교 레벨은 대응하는 수신점의 이상 레벨보다 크면서 출력 신호가 취할 수 있는 복수의 레벨 중 대응하는 수신점의 이상 레벨보다 하나 위의 레벨보다 작은 것이 바람직하다. 또한, 제5 비교 레벨 및 제6 비교 레벨의 비교 타이밍은 트레일링 에지의 대응하는 수신점의 이상 위상보다 전이면서 트레일링 에지가 취할 수 있는 복수의 위상 중 대응하는 수신점의 이상 위상 직전의 위상보다 뒤인 것이 바람직하다. 진폭 위상 검출부(24)는 일 예로 대응하는 수신점의 이상 위상보다 전의 거의 동일타이밍에서 제5 비교 레벨 및 제6 비교 레벨과 출력 신호를 비교해도 된다. 이에 의해 진폭 위상 검출부(24)는 비교 타이밍회로를 공통화할 수 있다.
도 7은 진폭 위상 변조 신호가 취할 수 있는 레벨 및 변화점의 위상의 조합의 각각에 대응하는 비교 레벨 및 비교 타이밍의 일 예를 나타낸다. 진폭 위상 검출부(24)는 일 예로 변화점의 위상이 동일하고 레벨이 다른 복수의 수신점에 대응하는 복수의 제1 비교 레벨(또는 제4 비교 레벨)의 비교 타이밍이 거의 동일한 위상으로 설정되어 있어도 된다. 진폭 위상 검출부(24)는 일 예로 변화점의 위상이 동일하고 레벨이 다른 복수의 수신점에 대응하는 복수의 제2 비교 레벨(또는 제5 비교 레벨)의 비교 타이밍이 거의 동일한 위상으로 설정되어 있어도 된다. 진폭 위상 검출부(24)는 일 예로 변화점의 위상이 동일하고 레벨이 다른 복수의 수신점에 대응하는 복수의 제3 비교 레벨(또는 제6 비교 레벨)의 비교 타이밍이 거의 동 일한 위상으로 설정되어 있어도 된다.
또한, 진폭 위상 검출부(24)는 일 예로 레벨이 동일하고 위상이 다른 복수의 수신점에 대응하는 복수의 제1 비교 레벨(또는 제4 비교 레벨)이 거의 동일한 레벨로 설정되어 있어도 된다. 진폭 위상 검출부(24)는 일 예로 레벨이 동일하고 위상이 다른 복수의 수신점에 대응하는 복수의 제2 비교 레벨(또는 제5 비교 레벨)이 거의 동일한 레벨로 설정되어 있어도 된다. 진폭 위상 검출부(24)는 일 예로 레벨이 동일하고 위상이 다른 복수의 수신점에 대응하는 복수의 제3 비교 레벨(또는 제6 비교 레벨)이 거의 동일한 레벨로 설정되어 있어도 된다. 이와 같은 진폭 위상 검출부(24)에 의하면 레벨의 비교 회로 및 비교 타이밍의 제어 회로를 공통화할 수 있다.
진폭 위상 검출부(24)는 일 예로 변화점의 위상이 동일하고 상하로 인접한 2개의 수신점 중 상측의 레벨에 대응하는 수신점인 제2 비교 레벨(또는 제5 비교 레벨)과 하측의 레벨에 대응하는 수신점인 제3 비교 레벨(또는 제6 비교 레벨)이 거의 동일한 레벨로 설정되어 있어도 된다. 또한, 진폭 위상 검출부(24)는 일 예로 레벨이 동일하고 전후에 인접한 위상의 2개의 수신점 중 앞측의 위상에 대응하는 수신점의 제3 비교 레벨(또는 제4 비교 레벨)의 비교 타이밍과 뒤측의 위상에 대응하는 수신점의 제1 비교 레벨(제6 비교 레벨)의 비교 타이밍이 거의 동일한 위상으로 설정되어 있어도 된다. 이에 의해 진폭 위상 검출부(24)에 의하면 추가로 회로를 공통화할 수 있다.
도 8은 본 실시형태에 관한 진폭 위상 검출부(24)의 구성의 일 예를 나타낸 다. 도 8에 나타낸 진폭 위상 검출부(24)는 도 7에 나타낸 바와 같이 제1 및 제2 비교 레벨 및 비교 타이밍이 설정된 경우의 구성의 일 예를 나타낸다.
진폭 위상 검출부(24)는 레벨 비교부(52), 타이밍 발생부(54), 복수의 입력회로(56-1 ~ 56-m), 비교 검출부(58)를 포함한다. 레벨 비교부(52)는 출력 신호가 취할 수 있는 복수의 레벨의 각각에서의 대응하는 레벨보다 작은 제1 비교 레벨 및 대응하는 레벨보다 큰 제2 비교 레벨의 각각과 시험 신호에 따라 피시험 디바이스(100)에서 출력된 출력 신호를 비교한다. 또한, 레벨 비교부(52)는 출력 신호가 취할 수 있는 복수의 레벨의 각각에 대응하는 제1 비교 레벨 및 제2 비교 레벨의 각각과 출력 신호와의 복수의 레벨 비교 결과를 출력한다.
레벨 비교부(52)는 일 예로 출력 신호가 취할 수 있는 복수의 레벨의 각각에서의 제1 비교 레벨 및 제2 비교 레벨의 각각에 대응해서 설치된 복수의 콤퍼레이터(62-1 ~ 62-m)를 포함해도 된다(m은 2이상의 정수.). 복수의 콤퍼레이터(62-1 ~ 62-m)는 각각이 대응하는 제1 비교 레벨 또는 제2 비교 레벨과 출력 신호를 비교한다.
타이밍 발생부(54)는 출력 신호가 취할 수 있는 복수의 위상의 각각에서의 대응하는 위상보다 전의 제1 비교 타이밍 및 대응하는 위상보다 후의 제2 비교 타이밍을 지정하는 복수의 타이밍 신호를 발생한다. 타이밍 발생부(54)는 일 예로 클록 신호를 순차적으로 지연시키는 복수의 지연소자(64-1 ~ 64-m)를 포함해도 된다.
복수의 지연소자(64-1 ~ 64-ｍ)는 직렬로 접속되어 미리 설정된 지연량에 의 해 클록 신호를 순차적으로 지연시킨다. 또한, 복수의 지연소자(64-1 ~ 64-ｍ)는 출력 신호가 취할 수 있는 복수의 위상의 각각에서의 제1 비교 타이밍 및 제2 비교 타이밍을 지정하는 복수의 타이밍 신호를 출력한다.
복수의 입력회로(56-1 ~ 56-m)는 출력 신호가 취할 수 있는 복수의 위상의 각각에서의 대응하는 위상보다 전의 제1 비교 타이밍 및 대응하는 위상보다 후의 제2 비교 타이밍의 각각에 있어서 레벨 비교부(52)에 의해 비교된 복수의 레벨 비교 결과를 입력한다. 복수의 입력회로(56-1 ~ 56-m)는 복수의 콤퍼레이터(62-1 ~ 62-m)와 일대일로 대응해서 설치한다. 복수의 입력회로(56-1 ~ 56-m)는 각각이 대응하는 콤퍼레이터(62-1 ~ 62-m)에 의한 레벨 비교 결과를 입력하는 복수의 래치(66-1 ~ 66-m)를 포함한다.
각 입력회로(56)에 포함되는 복수의 래치(66-1 ~ 66-m)의 각각은 대응하는 타이밍 신호에 의해 지정된 타이밍에서 대응하는 콤퍼레이터(62)에 의한 레벨 비교 결과를 입력한다. 또한, 각 입력회로(56)는 래치(66-1 ~ 66-m)의 각각에 의해 입력한 레벨 비교 결과를 비교 검출부(58)에 출력한다.
비교 검출부(58)는 제1 비교 타이밍에서 출력 신호가 제1 비교 레벨 이하가 되고, 제2 비교 타이밍에서 출력 신호가 제2 비교 레벨 이하이면서 제1 비교 레벨 이상이 되는 레벨 및 변화점의 위상을 복수의 입력회로(56-1 ~ 56-m)에 의해 입력된 복수의 레벨비교 결과에 기초해 검출한다. 즉, 비교 검출부(58)는 입력된 출력 신호가 갖는 레벨 및 입력된 출력 신호의 변화점이 갖는 위상을 검출한다. 이상과 같은 구성의 진폭 위상 검출부(24)에 의하면 입력된 출력 신호가 갖는 레벨 및 리 딩 에지의 위상을 검출할 수 있다.
이상을 대신해 레벨 비교부(52)는 출력 신호가 취할 수 있는 복수의 레벨의 각각에서의 대응하는 레벨보다 작은 제4 비교 레벨 및 대응하는 레벨보다 큰 제5 비교 레벨의 각각과 출력 신호를 비교한 복수의 레벨비교 결과를 출력해도 된다. 이 경우에 레벨 비교부(52)는 일 예로 출력 신호가 취할 수 있는 복수의 레벨의 각각에서의 제4 비교 레벨 및 제5 비교 레벨의 각각에 대응해서 설치된 복수의 콤퍼레이터(62-1 ~ 62-m)를 포함해도 된다. 복수의 콤퍼레이터(62-1 ~ 62-m)는 각각이 대응하는 제4 비교 레벨 또는 제5 비교 레벨과 출력 신호를 비교한다.
또한, 이 경우에 타이밍 발생부(54)는 출력 신호가 취할 수 있는 복수의 위상의 각각에서의 대응하는 위상보다 전의 제4 비교 타이밍 및 대응하는 위상보다 후의 제5 비교 타이밍을 지정하는 복수의 타이밍 신호를 발생한다. 그리고, 복수의 입력회로(56-1 ~ 56-m)는 출력 신호가 취할 수 있는 복수의 위상의 각각에서의 대응하는 위상보다 전의 제4 비교 타이밍 및 대응하는 위상보다 후의 제5 비교 타이밍의 각각에 있어서 레벨 비교부(52)에 의해 비교된 복수의 레벨 비교 결과를 입력한다.
또한, 이 경우에 비교 검출부(58)는 제4 비교 타이밍에서 출력 신호가 제4 비교 레벨 이하가 되고, 제5 비교 타이밍에서 출력 신호가 제5 비교 레벨 이하이면서 제4 비교 레벨 이상이 되는 레벨 및 변화점의 위상을 복수의 입력회로(56-1 ~ 56-m)에 의해 입력된 복수의 레벨비교 결과에 기초해 검출한다. 이상과 같은 구성의 진폭 위상 검출부(24)에 의하면 입력된 출력 신호가 갖는 레벨 및 트레일링 에 지의 위상을 검출할 수 있다.
도 9는 본 실시형태의 제2 변형예에 관한 시험장치(10)의 구성을 나타낸다. 본 변형예에 관한 복조부(18)는 도 1에 나타낸 시험장치(10)과 거의 동일한 구성 및 기능을 갖기 때문에 도 1 ~ 도 9에서 설명한 부재와 구성 및 기능을 갖는 부재에 대해서는 동일한 부호를 사용하고 이하 차이점을 제외한 설명을 생략한다.
본 변형예에 관한 시험장치(10)는 타이밍 발생기(70)를 더 구비한다. 타이밍 발생기(70)는 복조부(18)의 클록 재생부(22)에 의해 재생된 클록 신호를 입력한다. 또한, 타이밍 발생기(70)는 클록 신호에 기초해 시험 사이클에 따른 주기의 기준신호를 발생시킨다.
또한, 본 변형예에서 복조부(18)의 진폭 위상 검출부(24)는 클록 재생부(22)에 의해 재생된 클록 신호를 대신해 타이밍 발생기(70)에 의해 출력된 기준신호를 입력한다. 이에 의해 복조부(18)의 진폭 위상 검출부(24)에 의하면 시험사이클에 따라 정해지는 기준위상에 기초해 진폭 위상 변조 신호의 위상 및 레벨을 검출할 수 있다.
또한, 본 변형예에서 패턴 발생부(14)는 시험 신호에 따라 피시험 디바이스(100)에서 출력되어야 하는 출력 신호(진폭 위상 변조 신호)의 레벨의 기대값인 기대 레벨 및 상기 출력 신호의 변화점의 위상의 기대값인 기대 위상을 발생시키고 진폭 위상 검출부(24)에 공급한다. 진폭 위상 검출부(24)는 기대 위상보다 전에서 기대 레벨보다 작은 제1 비교 레벨과 출력 신호를 비교하고, 기대 위상보다 뒤에서 기대 레벨보다 큰 제2 비교 레벨 및 기대 레벨보다 작은 제3 비교 레벨과 출력 신 호를 비교한다.
그리고, 위상차 보정부(26)는 진폭 위상 검출부(24)에 의한 비교 결과에 기초해 클록 재생부(22) 내의 위상차 검출부(32)에서 필터부(34)에 부여되는 위상차를 보정한다. 보다 구체적으로는, 위상차 보정부(26)는 출력 신호가 기대 위상보다 전에서 제1 비교 레벨 이하이며, 기대 위상보다 뒤에서 제2 비교 레벨 이하이면서 제3 비교 레벨 이상인 것을 조건으로 위상차 검출부(32)에 의해 검출된 위상차를 필터부(34)에 부여한다. 즉, 위상차 보정부(26)는 출력 신호가 기대 레벨 및 기대 위상에 일치한 것을 조건으로 위상차 검출부(32)에 의해 검출된 위상차를 필터부(34)에 부여하고, 일치하지 않는 것을 조건으로 위상차 검출부(32)에서 필터부(34)에 부여되는 위상차를 마스크한다. 이상과 같은 시험장치(10)에 의하면 기대 위상에 동기한 출력 신호에 기초해 클록을 재생하기 때문에 출력 신호에 정확하게 동기한 클록 신호를 출력할 수 있다.
또한, 시험장치(10)는 시험대상이 되는 피시험 회로와 함께 동일한 전자 디바이스에 설치된 시험회로여도 된다. 해당 시험회로는 전자 디바이스의 BIST회로 등으로 실현되며 피시험 회로를 시험함으로써 전자 디바이스의 진단 등을 수행한다. 이에 의해, 해당 시험회로는 피시험 회로가 되는 회로가 전자 디바이스가 본래 목적으로 하는 통상적인 동작을 행할 수 있을지 여부를 체크할 수 있다.
또한, 시험장치(10)는 시험대상이 되는 피시험 회로와 동일한 보드 또는 동일한 장치 내에 설치된 시험회로여도 된다. 이와 같은 시험회로도 상술한 바와 같이 피시험 회로가 본래 목적으로 하는 통상적인 동작을 할 수 있는지 여부를 체크 할 수 있다.
도 10은 본 실시형태에 관한 복조 장치(200)의 구성을 나타낸다. 본 실시형태에 관한 복조 장치(200)에서 도 3 및 도 4에 나타낸 부재와 거의 동일한 구성 및 기능을 갖는 부재에 대해서는 동일한 부호를 사용하며 차이점을 제외한 설명은 생략한다.
복조 장치(200)는 진폭 위상 변조 신호를 복조하는 장치로, 예를 들면, 전자 디바이스, 모듈, 전자 디바이스 내의 회로 등이다. 또한, 복조 장치(200)는 일 예로 반도체 디바이스에 실장되어도 된다.
복조 장치(200)는 클록 재생부(22), 진폭 위상 검출부(24), 위상차 보정부(26), 데이터 출력부(210)를 구비한다. 클록 재생부(22)는 도 3 및 도 4에 나타낸 클록 재생부(22)와 거의 동일한 구성 및 기능을 갖는다. 진폭 위상 검출부(24) 및 위상차 보정부(26)는 도 3 및 도 4에 나타낸 진폭 위상 검출부(24) 및 위상차 보정부(26)와 거의 동일한 구성 및 기능을 갖는다.
데이터 출력부(210)는 진폭 위상 검출부(24)에 의해 검출된 레벨 및 변화점의 위상에 따른 데이터를 출력한다. 즉, 데이터 출력부(210)는 진폭 위상 변조 신호에서 복조된 전송 데이터를 출력한다. 이상과 같은 구성의 복조 장치(200)에 의하면 입력된 진폭 위상 변조 신호가 갖는 레벨 및 위상을 검출하고, 검출한 레벨 및 위상에 따른 데이터를 전송 데이터로 출력할 수 있다.
이상, 본 발명의 일 측면을 실시형태를 이용해 설명했으나 본 발명의 기술적 범위는 상기 실시형태에 기재된 범위에는 한정되지 않는다. 상기 실시형태에 다양 한 변경 또는 개량을 할 수 있다. 이러한 변경 또는 개량을 한 형태도 본 발명의 기술적 범위에 포함될 수 있다는 것은 청구 범위의 기재로 분명하다.

Claims (14)

  1. 전송 데이터에 따라 복수 레벨 및 복수 위상에서 선택된 레벨 및 변화점의 위상을 갖는 진폭 위상 변조 신호를 복조하는 복조 장치에 있어서,
    상기 진폭 위상 변조 신호를 수신해 상기 진폭 위상 변조 신호에 동기한 클록 신호를 재생하는 클록 재생부;
    상기 클록 신호를 기준으로 상기 진폭 위상 변조 신호의 레벨 및 상기 변화점의 위상을 검출하는 진폭 위상 검출부;
    상기 진폭 위상 검출부에 의해 검출된 상기 레벨 및 상기 변화점의 위상에 따른 데이터를 출력하는 데이터 출력부; 및
    상기 진폭 위상 검출부에 의해 검출된 상기 변화점의 위상에 따라 상기 클록 재생부가 출력하는 상기 클록 신호의 발진주파수를 보정하기 위한 보정 신호를 출력하는 위상차 보정부;
    를 포함하는 복조 장치.
  2. 제1항에 있어서,
    상기 클록 재생부는,
    부여된 제어신호에 따른 주파수의 상기 클록 신호를 출력하는 발진부;
    상기 진폭 위상 변조 신호와 상기 클록 신호의 위상차를 검출하는 위상차 검출부; 및
    상기 위상차에 따른 상기 제어신호를 상기 발진부에 부여하는 필터부;
    를 포함하며,
    상기 위상차 보정부는, 상기 진폭 위상 검출부에 의해 검출된 상기 변화점의 위상에 따라 상기 위상차 검출부에서 상기 필터부에 부여되는 상기 위상차를 보정하는 복조 장치.
  3. 제2항에 있어서,
    상기 위상차 보정부는, 상기 진폭 위상 검출부에 의해 검출된 상기 변화점의 위상이 복수 위상 중 적어도 하나의 미리 정해진 위상인 것을 조건으로 상기 위상차 검출부에 의해 검출된 위상차를 상기 필터부에 부여하는 복조 장치.
  4. 제3항에 있어서,
    상기 위상차 보정부는, 상기 진폭 위상 검출부에 의해 검출된 상기 레벨 및 상기 변화점의 위상이 복수 레벨 및 복수 위상 중 적어도 하나의 미리 정해진 레벨 및 위상인 것을 조건으로 상기 위상차 검출부에 의해 검출된 위상차를 상기 필터부에 부여하는 복조 장치.
  5. 제2항에 있어서,
    상기 진폭 위상 변조 신호가 취할 수 있는 복수의 변화점의 위상의 각각에 대응하는 복수의 타이밍 신호를 상기 클록 신호에 기초해 생성하는 타이밍 신호 출 력부;
    를 더 포함하고,
    상기 위상차 보정부는, 상기 복수의 타이밍 신호 중 상기 진폭 위상 검출부에 의해 검출된 상기 변화점의 위상에 대응한 타이밍 신호를 선택하고,
    상기 위상차 검출부는, 선택된 타이밍 신호와 상기 진폭 위상 변조 신호의 위상차를 검출하는 복조 장치.
  6. 제2항에 있어서,
    상기 진폭 위상 변조 신호가 취할 수 있는 복수의 변화점의 위상의 각각에 대응하는 복수의 타이밍 신호를 상기 클록 신호에 기초해 생성하는 타이밍 신호 출력부;
    를 더 포함하고,
    상기 위상차 검출부는, 상기 진폭 위상 변조 신호와 상기 복수의 타이밍 신호의 각각과의 복수의 위상차를 검출하고,
    상기 위상차 보정부는, 상기 위상차 검출부에 의해 검출된 복수의 위상차 중 상기 진폭 위상 검출부에 의해 검출된 상기 변화점의 위상에 대응한 위상차를 선택해서 상기 필터부에 부여하는 복조 장치.
  7. 제2항에 있어서,
    상기 진폭 위상 검출부는,
    상기 진폭 위상 변조 신호가 취할 수 있는 복수의 레벨 및 변화점의 복수의 위상을 조합한 수신점의 각각에 대해 대응하는 수신점의 이상 위상보다 전에서 대응하는 수신점의 이상 레벨보다 작은 제1 비교 레벨과 진폭 위상 변조 신호를 비교하고, 대응하는 수신점의 이상 위상보다 뒤에서 대응하는 수신점의 이상 레벨보다 큰 제2 비교 레벨 및 이상 레벨보다 작은 제3 비교 레벨과 진폭 위상 변조 신호를 비교하고,
    이상 위상보다 전에서 상기 진폭 위상 변조 신호가 상기 제1 비교 레벨 이하가 되고, 이상 위상보다 전에서 상기 진폭 위상 변조 신호가 상기 제2 비교 레벨 이하이면서 상기 제3 비교 레벨 이상이 되는 레벨 및 상기 변화점의 위상을 검출하고,
    상기 위상차 보정부는, 상기 진폭 위상 검출부에 의해 검출된 상기 변화점의 위상에 따라 상기 위상차 검출부에서 상기 필터부에 부여되는 상기 위상차를 보정하는 복조 장치.
  8. 제2항에 있어서,
    반도체 디바이스에 실장된 복조 장치.
  9. 전송 데이터에 따라 복수 레벨 및 복수 위상에서 선택된 레벨 및 변화점의 위상을 갖는 진폭 위상 변조 신호를 출력 신호로 출력하는 피시험 디바이스를 시험하는 시험장치에 있어서,
    시험 신호를 상기 피시험 디바이스에 출력하는 시험 신호 출력부;
    상기 시험 신호에 따라 상기 피시험 디바이스에서 출력되어야 하는 상기 출력 신호의 레벨의 기대값인 기대 레벨 및 상기 출력 신호의 변화점의 위상의 기대값인 기대 위상을 발생하는 패턴 발생부;
    상기 피시험 디바이스에서 출력된 상기 진폭 위상 변조 신호를 수신해 상기 진폭 위상 변조 신호에 동기한 클록 신호를 재생하는 클록 재생부;
    상기 클록 신호를 기준으로 상기 출력 신호의 레벨 및 상기 변화점의 위상을 검출하는 진폭 위상 검출부;
    상기 검출부에 의해 검출된 상기 레벨 및 상기 변화점의 위상이 상기 기대 레벨 및 상기 기대 위상과 일치하는지 여부를 판정하는 판정부;
    상기 진폭 위상 검출부에 의해 검출된 상기 변화점의 위상에 따라 상기 클록 재생부가 출력하는 상기 클록 신호의 발진주파수를 보정하기 위한 보정 신호를 출력하는 위상차 보정부;
    를 포함하는 시험장치.
  10. 제9항에 있어서,
    상기 클록 재생부는,
    부여된 제어신호에 따른 주파수의 상기 클록 신호를 출력하는 발진부;
    상기 진폭 위상 변조 신호와 상기 클록 신호의 위상차를 검출하는 위상차 검출부;
    상기 위상차에 따른 상기 제어신호를 상기 발진부에 부여하는 필터부;
    를 포함하며,
    상기 위상차 보정부는 상기 진폭 위상 검출부에 의해 검출된 상기 변화점의 위상에 따라 상기 위상차 검출부에서 상기 필터부에 부여되는 상기 위상차를 보정하는 시험장치.
  11. 제10항에 있어서,
    상기 클록 신호에 기초해 시험 사이클에 따른 주기의 기준신호를 발생하는 타이밍 발생기;
    를 더 포함하는 시험장치.
  12. 제10항에 있어서,
    상기 시험 신호에 따라 상기 피시험 디바이스에서 출력되어야 하는 상기 출력 신호의 레벨의 기대값인 기대 레벨 및 상기 출력 신호의 변화점의 위상의 기대값인 기대 위상을 발생하는 패턴 발생부;
    를 추가로 구비하고,
    상기 진폭 위상 검출부는, 상기 기대 위상보다 전에서 상기 기대 레벨보다 작은 제1 비교 레벨과 상기 출력 신호를 비교하고, 상기 기대 위상보다 뒤에서 상기 기대 레벨보다 큰 제2 비교 레벨 및 상기 기대 레벨보다 작은 제3 비교 레벨과 상기 출력 신호를 비교하고,
    상기 위상차 보정부는, 상기 출력 신호가 상기 기대 위상보다 전에서 상기 제1 비교 레벨 이하이며, 상기 기대 위상보다 뒤에서 상기 제2 비교 레벨 이하이면서 상기 제3 비교 레벨 이상인 것을 조건으로 상기 위상차 검출부에 의해 검출된 위상차를 상기 필터부에 부여하는 시험장치.
  13. 전자 디바이스에 있어서,
    전송 데이터에 따라 복수 레벨 및 복수 위상에서 선택된 레벨 및 변화점의 위상을 갖는 진폭 위상 변조 신호를 출력 신호로 출력하는 피시험 회로; 및
    상기 피시험 회로를 시험하는 시험회로;
    를 포함하고,
    상기 시험회로는,
    시험 신호를 상기 피시험 회로에 출력하는 시험 신호 출력부;
    상기 시험 신호에 따라 상기 피시험 회로에서 출력되어야 하는 상기 출력 신호의 레벨의 기대값인 기대 레벨 및 상기 출력 신호의 변화점의 위상의 기대값인 기대 위상을 발생하는 패턴 발생부;
    상기 피시험 회로에서 출력된 상기 진폭 위상 변조 신호를 수신해 상기 진폭 위상 변조 신호에 동기한 클록 신호를 재생하는 클록 재생부;
    상기 클록 신호를 기준으로 상기 출력 신호의 레벨 및 상기 변화점의 위상을 검출하는 진폭 위상 검출부;
    상기 검출부에 의해 검출된 상기 레벨 및 상기 변화점의 위상이 상기 기대 레벨 및 상기 기대 위상과 일치하는지 여부를 판정하는 판정부; 및
    상기 진폭 위상 검출부에 의해 검출된 상기 변화점의 위상에 따라 상기 클록 재생부가 출력하는 상기 클록 신호의 발진주파수를 보정하기 위한 보정 신호를 출력하는 위상차 보정부;
    를 포함하는 전자 디바이스.
  14. 제13항에 있어서,
    상기 클록 재생부는,
    부여된 제어신호에 따른 주파수의 상기 클록 신호를 출력하는 발진부;
    상기 진폭 위상 변조 신호와 상기 클록 신호의 위상차를 검출하는 위상차 검출부;
    상기 위상차에 따른 상기 제어신호를 상기 발진부에 부여하는 필터부;
    를 포함하며,
    상기 위상차 보정부는, 상기 진폭 위상 검출부에 의해 검출된 상기 변화점의 위상에 따라 상기 위상차 검출부에서 상기 필터부에 부여되는 상기 위상차를 보정하는 전자 디바이스.
KR1020097016389A 2007-03-29 2008-03-28 복조 장치, 시험장치 및 전자 디바이스 KR101081545B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2007-089692 2007-03-29
JP2007089692 2007-03-29
PCT/JP2008/056238 WO2008123470A1 (ja) 2007-03-29 2008-03-28 復調装置、試験装置および電子デバイス

Publications (2)

Publication Number Publication Date
KR20090104854A KR20090104854A (ko) 2009-10-06
KR101081545B1 true KR101081545B1 (ko) 2011-11-08

Family

ID=39830955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097016389A KR101081545B1 (ko) 2007-03-29 2008-03-28 복조 장치, 시험장치 및 전자 디바이스

Country Status (5)

Country Link
US (1) US7902918B2 (ko)
JP (1) JP4906919B2 (ko)
KR (1) KR101081545B1 (ko)
TW (1) TWI364544B (ko)
WO (1) WO2008123470A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009116238A1 (ja) 2008-03-21 2009-09-24 株式会社アドバンテスト 試験装置、復調装置、試験方法、復調方法および電子デバイス
US8918686B2 (en) * 2010-08-18 2014-12-23 Kingtiger Technology (Canada) Inc. Determining data valid windows in a system and method for testing an integrated circuit device
WO2012125719A2 (en) 2011-03-14 2012-09-20 Rambus Inc. Methods and apparatus for testing inaccessible interface circuits in a semiconductor device
CN103001705B (zh) * 2011-09-13 2015-02-04 上海华虹宏力半导体制造有限公司 一种近场通信收发器芯片测试波的产生系统及其产生方法
US9033048B2 (en) * 2011-12-28 2015-05-19 Hydril Usa Manufacturing Llc Apparatuses and methods for determining wellbore influx condition using qualitative indications
KR20140065909A (ko) * 2012-11-22 2014-05-30 에스케이하이닉스 주식회사 송신회로, 수신회로 및 송/수신 시스템
EP3119139B1 (en) * 2014-04-04 2018-08-08 Huawei Technologies Co., Ltd. Phase synchronization method and device of asynchronous time division duplex system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005769A (ja) 2003-06-09 2005-01-06 Advantest Corp 伝送システム、受信装置、試験装置、及びテストヘッド
WO2005050904A1 (ja) 2003-11-20 2005-06-02 Advantest Corporation クロックリカバリ回路及び通信デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57115076A (en) * 1981-01-09 1982-07-17 Fuji Xerox Co Ltd Synchronous detection type carrier regenerating circuit of medium velocity facsimile
US5438591A (en) * 1991-07-31 1995-08-01 Kabushiki Kaisha Toshiba Quadrature amplitude modulation type digital radio communication device and method for preventing abnormal synchronization in demodulation system
JP2932861B2 (ja) * 1992-10-13 1999-08-09 日本電気株式会社 位相同期検出回路
US5590158A (en) * 1993-01-28 1996-12-31 Advantest Corporation Method and apparatus for estimating PSK modulated signals
US5583785A (en) * 1993-12-28 1996-12-10 Talkie Tooter, Inc. Method and apparatus for signal decoder using instantaneous magnitude and phase detection
JP2003008354A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp Ａｍ復調器
KR101019833B1 (ko) * 2003-11-20 2011-03-04 주식회사 아도반테스토 타이밍 비교기, 데이터 샘플링 장치, 및 시험 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005005769A (ja) 2003-06-09 2005-01-06 Advantest Corp 伝送システム、受信装置、試験装置、及びテストヘッド
WO2005050904A1 (ja) 2003-11-20 2005-06-02 Advantest Corporation クロックリカバリ回路及び通信デバイス

Also Published As

Publication number Publication date
JPWO2008123470A1 (ja) 2010-07-15
WO2008123470A1 (ja) 2008-10-16
TW200902990A (en) 2009-01-16
KR20090104854A (ko) 2009-10-06
JP4906919B2 (ja) 2012-03-28
US20100066443A1 (en) 2010-03-18
TWI364544B (en) 2012-05-21
US7902918B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
KR101081545B1 (ko) 복조 장치, 시험장치 및 전자 디바이스
KR101120711B1 (ko) 클럭 데이터 리커버리 회로, 방법 및 이를 이용한 시험장치
KR101107417B1 (ko) 반도체 시험장치 및 시험방법
US7908110B2 (en) Test device, test method and computer readable media
US8468398B2 (en) Loopback testing with phase alignment of a sampling clock at a test receiver apparatus
US8674736B2 (en) Clock synchronization circuit
US7555089B2 (en) Data edge-to-clock edge phase detector for high speed circuits
JP3892847B2 (ja) 半導体集積回路及び半導体集積回路のテスト方法
US6763486B2 (en) Method and apparatus of boundary scan testing for AC-coupled differential data paths
US8111082B2 (en) Test apparatus
US7532995B1 (en) Interpolator testing circuit
US8711996B2 (en) Methods and apparatus for determining a phase error in signals
US7730374B2 (en) Self test circuit for a semiconductor intergrated circuit
JP2016063430A (ja) 送受信回路、集積回路及び試験方法
JP2004274527A (ja) データ送受信装置
US8427457B2 (en) Display driver and built-in-phase-calibration circuit thereof
US7376528B2 (en) Devices and methods for testing clock and data recovery devices
JP5314755B2 (ja) 受信装置、試験装置、受信方法および試験方法
JP2009014363A (ja) 半導体試験装置
JP2009047480A (ja) 半導体試験装置
US8605825B2 (en) Receiving apparatus, test apparatus, receiving method and test method
JP3641875B2 (ja) クロック・データ・リカバリ回路
JP2006180029A (ja) テスト回路
JPWO2009066356A1 (ja) 同期回路および同期方法、ならびにそれを用いた試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191023

Year of fee payment: 9