JPWO2008123470A1 - 復調装置、試験装置および電子デバイス - Google Patents
復調装置、試験装置および電子デバイス Download PDFInfo
- Publication number
- JPWO2008123470A1 JPWO2008123470A1 JP2009509239A JP2009509239A JPWO2008123470A1 JP WO2008123470 A1 JPWO2008123470 A1 JP WO2008123470A1 JP 2009509239 A JP2009509239 A JP 2009509239A JP 2009509239 A JP2009509239 A JP 2009509239A JP WO2008123470 A1 JPWO2008123470 A1 JP WO2008123470A1
- Authority
- JP
- Japan
- Prior art keywords
- phase
- level
- signal
- unit
- amplitude
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims description 109
- 230000008859 change Effects 0.000 claims abstract description 82
- 238000011084 recovery Methods 0.000 claims abstract description 28
- 230000005540 biological transmission Effects 0.000 claims abstract description 26
- 230000010355 oscillation Effects 0.000 claims abstract description 26
- 230000001360 synchronised effect Effects 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 101
- 238000012937 correction Methods 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 2
- 230000004048 modification Effects 0.000 description 11
- 238000012986 modification Methods 0.000 description 11
- 238000001914 filtration Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D5/00—Circuits for demodulating amplitude-modulated or angle-modulated oscillations at will
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tests Of Electronic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
Description
出願番号 特願2007−089692 出願日 2007年3月29日
Sunil Jain、"GHz Interconnects - Electrical Aspects"、International Test Conference NOTES Tutorial 3、(米国)、 2006年10月22日、p27
58 比較検出部、62 コンパレータ、70 タイミング発生器、100 被試験デバイス、200 復調装置、210 データ出力部
Claims (14)
- 伝送データに応じて複数レベルおよび複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を復調する復調装置であって、
前記振幅位相変調信号を受け取り、前記振幅位相変調信号に同期したクロック信号を再生するクロック再生部と、
前記クロック信号を基準として、前記振幅位相変調信号のレベルおよび前記変化点の位相を検出する振幅位相検出部と、
前記振幅位相検出部により検出された前記レベルおよび前記変化点の位相に応じたデータを出力するデータ出力部と、
前記振幅位相検出部により検出された前記変化点の位相に応じて、前記クロック再生部が出力する前記クロック信号の発振周波数を補正するための補正信号を出力する位相差補正部と
を備える復調装置。 - 前記クロック再生部は、与えられた制御信号に応じた周波数の前記クロック信号を出力する発振部と、前記振幅位相変調信号と前記クロック信号との位相差を検出する位相差検出部と、前記位相差に応じた前記制御信号を前記発振部に与えるフィルタ部とを有し、
前記位相差補正部は、前記振幅位相検出部により検出された前記変化点の位相に応じて、前記位相差検出部から前記フィルタ部に与えられる前記位相差を補正する請求項1に記載の復調装置。 - 前記位相差補正部は、前記振幅位相検出部により検出された前記変化点の位相が、複数位相のうち少なくとも1つの予め定められた位相であることを条件として、前記位相差検出部により検出された位相差を前記フィルタ部に与える
請求項2に記載の復調装置。 - 前記位相差補正部は、前記振幅位相検出部により検出された前記レベルおよび前記変化点の位相が、複数レベルおよび複数位相のうち少なくとも1つの予め定められたレベルおよび位相であることを条件として、前記位相差検出部により検出された位相差を前記フィルタ部に与える
請求項3に記載の復調装置。 - 前記振幅位相変調信号が取り得る複数の変化点の位相のそれぞれに対応する複数のタイミング信号を前記クロック信号に基づき生成するタイミング信号出力部を更に備え、
前記位相差補正部は、前記複数のタイミング信号のうち前記振幅位相検出部により検出された前記変化点の位相に対応したタイミング信号を選択し、
前記位相差検出部は、選択されたタイミング信号と前記振幅位相変調信号との位相差を検出する
請求項2に記載の復調装置。 - 前記振幅位相変調信号が取り得る複数の変化点の位相のそれぞれに対応する複数のタイミング信号を前記クロック信号に基づき生成するタイミング信号出力部を更に備え、
前記位相差検出部は、前記振幅位相変調信号と前記複数のクロック信号のそれぞれとの複数の位相差を検出し、
前記位相差補正部は、前記位相差検出部により検出された複数の位相差のうち、前記振幅位相検出部により検出された前記変化点の位相に対応した位相差を選択して、前記フィルタ部に与える
請求項2に記載の復調装置。 - 前記振幅位相検出部は、
前記振幅位相変調信号が取り得る複数のレベルおよび変化点の複数の位相を組み合わせた受信点のそれぞれに対して、対応する受信点の理想位相より前において対応する受信点の理想レベルより小さい第1比較レベルと振幅位相変調信号とを比較し、対応する受信点の理想位相より後において対応する受信点の理想レベルより大きい第2比較レベルおよび理想レベルより小さい第3比較レベルと振幅位相変調信号とを比較し、
理想位相より前において前記振幅位相変調信号が前記第1比較レベル以下となり、理想位相より前において前記振幅位相変調信号が前記第2比較レベル以下且つ前記第3比較レベル以上となるレベルおよび前記変化点の位相を検出し、
前記位相差補正部は、前記振幅位相検出部により検出された前記変化点の位相に応じて、前記位相差検出部から前記フィルタ部に与えられる前記位相差を補正する
請求項2に記載の復調装置。 - 半導体デバイスに実装された請求項2に記載の復調装置。
- 伝送データに応じて複数レベルおよび複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する被試験デバイスを試験する試験装置であって、
試験信号を前記被試験デバイスに出力する試験信号出力部と、
前記試験信号に応じて前記被試験デバイスから出力されるべき前記出力信号のレベルの期待値である期待レベルおよび前記出力信号の変化点の位相の期待値である期待位相を発生するパターン発生部と、
前記被試験デバイスから出力された前記振幅位相変調信号を受け取り、前記振幅位相変調信号に同期したクロック信号を再生するクロック再生部と、
前記クロック信号を基準として、前記出力信号のレベルおよび前記変化点の位相を検出する振幅位相検出部と、
前記検出部により検出された前記レベルおよび前記変化点の位相が、前記期待レベルおよび前記期待位相と一致しているか否かを判定する判定部と、
前記振幅位相検出部により検出された前記変化点の位相に応じて、前記クロック再生部が出力する前記クロック信号の発振周波数を補正するための補正信号を出力する位相差補正部と
を備える試験装置。 - 前記クロック再生部は、与えられた制御信号に応じた周波数の前記クロック信号を出力する発振部と、前記振幅位相変調信号と前記クロック信号との位相差を検出する位相差検出部と、前記位相差に応じた前記制御信号を前記発振部に与えるフィルタ部とを有し、前記位相差補正部は、前記振幅位相検出部により検出された前記変化点の位相に応じて、前記位相差検出部から前記フィルタ部に与えられる前記位相差を補正する請求項9に記載の試験装置。
- 前記クロック信号に基づき、試験サイクルに応じた周期の基準信号を発生するタイミング発生器を更に備える請求項10に記載の試験装置。
- 前記試験信号に応じて前記被試験デバイスから出力されるべき前記出力信号のレベルの期待値である期待レベルおよび前記出力信号の変化点の位相の期待値である期待位相を発生するパターン発生部を更に備え、
前記振幅位相検出部は、前記期待位相より前において前記期待レベルより小さい第1比較レベルと前記出力信号とを比較し、前記期待位相より後において前記期待レベルより大きい第2比較レベルおよび前記期待レベルより小さい第3比較レベルと前記出力信号とを比較し、
前記位相差補正部は、前記出力信号が、前記期待位相より前において前記第1比較レベル以下であり、前記期待位相より後において前記第2比較レベル以下且つ前記第3比較レベル以上であることを条件として、前記位相差検出部により検出された位相差を前記フィルタ部に与える
請求項10に記載の試験装置。 - 電子デバイスであって、
伝送データに応じて複数レベルおよび複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する被試験回路と、
前記被試験回路を試験する試験回路とを備え、
前記試験回路は、
試験信号を前記被試験回路に出力する試験信号出力部と、
前記試験信号に応じて前記被試験回路から出力されるべき前記出力信号のレベルの期待値である期待レベルおよび前記出力信号の変化点の位相の期待値である期待位相を発生するパターン発生部と、
前記被試験回路から出力された前記振幅位相変調信号を受け取り、前記振幅位相変調信号に同期したクロック信号を再生するクロック再生部と、
前記クロック信号を基準として、前記出力信号のレベルおよび前記変化点の位相を検出する振幅位相検出部と、
前記検出部により検出された前記レベルおよび前記変化点の位相が、前記期待レベルおよび前記期待位相と一致しているか否かを判定する判定部と、
前記振幅位相検出部により検出された前記変化点の位相に応じて、前記クロック再生部が出力する前記クロック信号の発振周波数を補正するための補正信号を出力する位相差補正部と
を有する電子デバイス。 - 前記クロック再生部は、与えられた制御信号に応じた周波数の前記クロック信号を出力する発振部と、前記振幅位相変調信号と前記クロック信号との位相差を検出する位相差検出部と、前記位相差に応じた前記制御信号を前記発振部に与えるフィルタ部とを有し、前記位相差補正部は、前記振幅位相検出部により検出された前記変化点の位相に応じて、前記位相差検出部から前記フィルタ部に与えられる前記位相差を補正する請求項13に記載の電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009509239A JP4906919B2 (ja) | 2007-03-29 | 2008-03-28 | 復調装置、試験装置および電子デバイス |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007089692 | 2007-03-29 | ||
JP2007089692 | 2007-03-29 | ||
PCT/JP2008/056238 WO2008123470A1 (ja) | 2007-03-29 | 2008-03-28 | 復調装置、試験装置および電子デバイス |
JP2009509239A JP4906919B2 (ja) | 2007-03-29 | 2008-03-28 | 復調装置、試験装置および電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008123470A1 true JPWO2008123470A1 (ja) | 2010-07-15 |
JP4906919B2 JP4906919B2 (ja) | 2012-03-28 |
Family
ID=39830955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009509239A Expired - Fee Related JP4906919B2 (ja) | 2007-03-29 | 2008-03-28 | 復調装置、試験装置および電子デバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US7902918B2 (ja) |
JP (1) | JP4906919B2 (ja) |
KR (1) | KR101081545B1 (ja) |
TW (1) | TWI364544B (ja) |
WO (1) | WO2008123470A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009116238A1 (ja) * | 2008-03-21 | 2009-09-24 | 株式会社アドバンテスト | 試験装置、復調装置、試験方法、復調方法および電子デバイス |
US8918686B2 (en) * | 2010-08-18 | 2014-12-23 | Kingtiger Technology (Canada) Inc. | Determining data valid windows in a system and method for testing an integrated circuit device |
US9213054B2 (en) * | 2011-03-14 | 2015-12-15 | Rambus Inc. | Methods and apparatus for testing inaccessible interface circuits in a semiconductor device |
CN103001705B (zh) * | 2011-09-13 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 一种近场通信收发器芯片测试波的产生系统及其产生方法 |
US9033048B2 (en) * | 2011-12-28 | 2015-05-19 | Hydril Usa Manufacturing Llc | Apparatuses and methods for determining wellbore influx condition using qualitative indications |
KR20140065909A (ko) * | 2012-11-22 | 2014-05-30 | 에스케이하이닉스 주식회사 | 송신회로, 수신회로 및 송/수신 시스템 |
WO2015149352A1 (zh) * | 2014-04-04 | 2015-10-08 | 华为技术有限公司 | 异步tdd系统相位同步方法和装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005005769A (ja) * | 2003-06-09 | 2005-01-06 | Advantest Corp | 伝送システム、受信装置、試験装置、及びテストヘッド |
WO2005050904A1 (ja) * | 2003-11-20 | 2005-06-02 | Advantest Corporation | クロックリカバリ回路及び通信デバイス |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57115076A (en) * | 1981-01-09 | 1982-07-17 | Fuji Xerox Co Ltd | Synchronous detection type carrier regenerating circuit of medium velocity facsimile |
US5438591A (en) * | 1991-07-31 | 1995-08-01 | Kabushiki Kaisha Toshiba | Quadrature amplitude modulation type digital radio communication device and method for preventing abnormal synchronization in demodulation system |
JP2932861B2 (ja) * | 1992-10-13 | 1999-08-09 | 日本電気株式会社 | 位相同期検出回路 |
US5590158A (en) * | 1993-01-28 | 1996-12-31 | Advantest Corporation | Method and apparatus for estimating PSK modulated signals |
US5583785A (en) * | 1993-12-28 | 1996-12-10 | Talkie Tooter, Inc. | Method and apparatus for signal decoder using instantaneous magnitude and phase detection |
JP2003008354A (ja) * | 2001-06-26 | 2003-01-10 | Mitsubishi Electric Corp | Am復調器 |
CN100476448C (zh) * | 2003-11-20 | 2009-04-08 | 爱德万测试株式会社 | 时序比较器、数据取样装置、以及测试装置 |
-
2008
- 2008-03-28 JP JP2009509239A patent/JP4906919B2/ja not_active Expired - Fee Related
- 2008-03-28 WO PCT/JP2008/056238 patent/WO2008123470A1/ja active Application Filing
- 2008-03-28 KR KR1020097016389A patent/KR101081545B1/ko active IP Right Grant
- 2008-03-31 TW TW097111754A patent/TWI364544B/zh active
-
2009
- 2009-09-10 US US12/557,440 patent/US7902918B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005005769A (ja) * | 2003-06-09 | 2005-01-06 | Advantest Corp | 伝送システム、受信装置、試験装置、及びテストヘッド |
WO2005050904A1 (ja) * | 2003-11-20 | 2005-06-02 | Advantest Corporation | クロックリカバリ回路及び通信デバイス |
Also Published As
Publication number | Publication date |
---|---|
KR101081545B1 (ko) | 2011-11-08 |
US7902918B2 (en) | 2011-03-08 |
US20100066443A1 (en) | 2010-03-18 |
WO2008123470A1 (ja) | 2008-10-16 |
TW200902990A (en) | 2009-01-16 |
TWI364544B (en) | 2012-05-21 |
JP4906919B2 (ja) | 2012-03-28 |
KR20090104854A (ko) | 2009-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4906919B2 (ja) | 復調装置、試験装置および電子デバイス | |
US7672406B2 (en) | Clock and data recovery circuit and SERDES circuit | |
US9071407B2 (en) | Receiver clock test circuitry and related methods and apparatuses | |
JP2008175646A (ja) | 半導体装置、半導体装置のテスト回路、及び試験方法 | |
JP2014174131A (ja) | 受信回路、半導体集積回路及び試験方法 | |
EP1884057B1 (en) | Data edge-to-clock edge phase detector for high speed circuits | |
JP3990319B2 (ja) | 伝送システム、受信装置、試験装置、及びテストヘッド | |
JP2005164440A (ja) | 半導体集積回路及び半導体集積回路のテスト方法 | |
JP4895551B2 (ja) | 試験装置および試験方法 | |
JP5041070B2 (ja) | 受信装置、伝送装置及び伝送方法 | |
JP5243545B2 (ja) | 試験装置、送信装置、受信装置、試験方法、送信方法、および受信方法 | |
CN104488195B (zh) | 失真容限时钟和数据恢复系统 | |
US7532995B1 (en) | Interpolator testing circuit | |
JP5025727B2 (ja) | 試験装置 | |
JP2004274527A (ja) | データ送受信装置 | |
US9178630B2 (en) | Receiving circuit and communication circuit | |
JP5175924B2 (ja) | 試験装置、復調装置、試験方法、復調方法および電子デバイス | |
JP5314755B2 (ja) | 受信装置、試験装置、受信方法および試験方法 | |
JP2009014363A (ja) | 半導体試験装置 | |
JP2006180029A (ja) | テスト回路 | |
JP2004200879A (ja) | データ受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111226 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120110 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |