JP5175924B2 - 試験装置、復調装置、試験方法、復調方法および電子デバイス - Google Patents

Description

本発明は、試験装置、復調装置、試験方法、復調方法および電子デバイスに関する。特に本発明は、振幅位相変調信号を出力信号として出力する被試験デバイスを試験する試験装置、試験方法および電子デバイス、並びに、振幅位相変調信号を復調する復調装置および復調方法に関する。下記の日本出願に関連し、下記の日本出願からの優先権を主張する出願である。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
１．特願２００８−０７３１７０ 出願日 ２００８年３月２１日

半導体の回路密度および動作速度の増加に伴い、半導体内部におけるデータ伝送量は、飛躍的に増加している。これに対し、半導体外部におけるデータ伝送量は、ピン数、形状、配線等の制約により、半導体内部におけるデータ伝送量の増加量ほど、増加していない。このため、半導体内部および半導体外部のデータ伝送量のギャップが大きくなり、問題となっていた。

このような問題を解決することを目的として、伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を用いて、半導体間におけるデータ伝送を行うことが提案されている（例えば非特許文献１参照。）。このような振幅位相変調信号によれば、１周期に多数ビットのデータを伝送することができるので、半導体内部および半導体外部のデータ伝送量のギャップを小さくすることができる。

Sunil Jain、"GHz Interconnects - Electrical Aspects"、International Test Conference NOTES Tutorial 3、（米国）、 ２００６年１０月２２日、ｐ２７

ところで、試験装置は、伝送データに応じてＨまたはＬ論理レベルに変化する２値信号を被試験デバイスから取り込み、当該２値信号の論理値と期待値と比較する。すなわち、試験装置は、所定周期毎に、指定された１タイミングにおいてＨ論理の閾値レベルより高いかまたはＬ論理の閾値レベルより低いかを検出し、検出結果を期待値と比較する。しかしながら、このような試験装置は、周期毎に位相およびレベルが変化する振幅位相変調信号を検出することができないので、振幅位相変調信号を出力する被試験デバイスを試験することができなかった。

そこで本発明は、上記の課題を解決することのできる試験装置、復調装置、試験方法、復調方法および電子デバイスを提供することを目的とする。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

本発明の第１の態様においては、伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する被試験デバイスを試験する試験装置であって、試験信号を被試験デバイスに出力する試験信号出力部と、試験信号に応じて被試験デバイスから出力されるべき出力信号のレベルの期待値である期待レベルおよび出力信号の変化点の位相の期待値である期待位相を発生するパターン発生部と、期待位相より前において期待レベルより小さい第１比較レベルと出力信号とを比較し、期待位相より後において期待レベルより大きい第２比較レベルおよび期待レベルより小さい第３比較レベルと出力信号とを比較する比較部と、出力信号が、期待位相より前において第１比較レベル以下であり、期待位相より後において第２比較レベル以下かつ第３比較レベル以上であることを条件として、当該出力信号が期待値と一致していると判定する判定部とを備える試験装置を提供する。

本発明の第２の態様においては、伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する被試験デバイスを試験する試験装置であって、試験信号を被試験デバイスに出力する試験信号出力部と、試験信号に応じて被試験デバイスから出力されるべき出力信号のレベルの期待値である期待レベルおよび出力信号の変化点の位相の期待値である期待位相を発生するパターン発生部と、期待位相より前において期待レベルより大きい第５比較レベルおよび期待レベルより小さい第６比較レベルと出力信号とを比較し、期待位相より後において期待レベルより小さい第４比較レベルと出力信号とを比較する比較部と、出力信号が、期待位相より前において第５比較レベル以下かつ第６比較レベル以上であり、期待位相より後において第４比較レベル以下であることを条件として、当該出力信号が期待値と一致していると判定する判定部とを備える試験装置を提供する。

本発明の第３の態様においては、伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を復調する復調装置であって、振幅位相変調信号が取り得る複数のレベルのそれぞれにおける対応するレベルより小さい第１比較レベルおよび対応するレベルより大きい第２比較レベルのそれぞれと、入力された振幅位相変調信号とを比較した複数のレベル比較結果を出力するレベル比較回路と、振幅位相変調信号が取り得る複数の位相のそれぞれにおける対応する位相より前の第１比較タイミングおよび対応する位相より後の第２比較タイミングのそれぞれにおいて、レベル比較回路により比較された複数のレベル比較結果を取り込む取込部と、第１比較タイミングにおいて振幅位相変調信号が第１比較レベル以下となり、第２比較タイミングにおいて振幅位相変調信号が第２比較レベル以下かつ第１比較レベル以上となるレベルおよび変化点の位相を、取込部により取り込まれた複数のレベル比較結果に基づき検出する検出部と、検出部により検出されたレベルおよび変化点の位相に応じたデータを出力するデータ出力部とを備える復調装置を提供する。

本発明の第４の態様においては、伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を復調する復調装置であって、振幅位相変調信号が取り得る複数のレベルのそれぞれにおける対応するレベルより小さい第４比較レベルおよび対応するレベルより大きい第５比較レベルのそれぞれと、入力された振幅位相変調信号とを比較した複数のレベル比較結果を出力するレベル比較回路と、振幅位相変調信号が取り得る複数の位相のそれぞれにおける対応する位相より後の第４比較タイミングおよび対応する位相より前の第５比較タイミングのそれぞれにおいて、レベル比較回路により比較された複数のレベル比較結果を取り込む取込部と、第４比較タイミングにおいて振幅位相変調信号が第４比較レベル以下となり、第５比較タイミングにおいて振幅位相変調信号が第５比較レベル以下かつ第４比較レベル以上となるレベルおよび変化点の位相を、取込部により取り込まれた複数のレベル比較結果に基づき検出する検出部と、検出部により検出されたレベルおよび変化点の位相に応じたデータを出力するデータ出力部とを備える復調装置を提供する。

本発明の第５の態様においては、伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する被試験デバイスを試験する試験方法であって、試験信号を被試験デバイスに出力し、試験信号に応じて被試験デバイスから出力されるべき出力信号のレベルの期待値である期待レベルおよび出力信号の変化点の位相の期待値である期待位相を発生し、期待位相より前において期待レベルより小さい第１比較レベルと出力信号とを比較し、期待位相より後において期待レベルより大きい第２比較レベルおよび期待レベルより小さい第３比較レベルと出力信号とを比較し、出力信号が、期待位相より前において第１比較レベル以下であり、期待位相より後において第２比較レベル以下かつ第３比較レベル以上であることを条件として、当該出力信号が期待値と一致していると判定する試験方法を提供する。

本発明の第６の態様においては、伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する被試験デバイスを試験する試験方法であって、試験信号を被試験デバイスに出力し、試験信号に応じて被試験デバイスから出力されるべき出力信号のレベルの期待値である期待レベルおよび出力信号の変化点の位相の期待値である期待位相を発生し、期待位相より後において期待レベルより小さい第４比較レベルと出力信号とを比較し、期待位相より前において期待レベルより大きい第５比較レベルおよび期待レベルより小さい第６比較レベルと出力信号とを比較し、出力信号が、期待位相より後において第４比較レベル以下であり、期待位相より前において第５比較レベル以下かつ第６比較レベル以上であることを条件として、当該出力信号が期待値と一致していると判定する試験方法を提供する。

本発明の第７の態様においては、伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を復調する復調方法であって、振幅位相変調信号が取り得る複数のレベルのそれぞれにおける対応するレベルより小さい第１比較レベルおよび対応するレベルより大きい第２比較レベルのそれぞれと、入力された振幅位相変調信号とを比較した複数のレベル比較結果を出力し、振幅位相変調信号が取り得る複数の位相のそれぞれにおける対応する位相より前の第１比較タイミングおよび対応する位相より後の第２比較タイミングのそれぞれにおいて、複数のレベル比較結果を取り込み、第１比較タイミングにおいて振幅位相変調信号が第１比較レベル以下となり、第２比較タイミングにおいて振幅位相変調信号が第２比較レベル以下かつ第１比較レベル以上となるレベルおよび変化点の位相を、取り込まれた複数のレベル比較結果に基づき検出し、検出されたレベルおよび変化点の位相に応じたデータを出力する復調方法を提供する。

本発明の第８の態様においては、伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を復調する復調方法であって、振幅位相変調信号が取り得る複数のレベルのそれぞれにおける対応するレベルより小さい第４比較レベルおよび対応するレベルより大きい第５比較レベルのそれぞれと、入力された振幅位相変調信号とを比較した複数のレベル比較結果を出力し、振幅位相変調信号が取り得る複数の位相のそれぞれにおける対応する位相より後の第４比較タイミングおよび対応する位相より前の第５比較タイミングのそれぞれにおいて、複数のレベル比較結果を取り込み、第４比較タイミングにおいて振幅位相変調信号が第４比較レベル以下となり、第５比較タイミングにおいて振幅位相変調信号が第５比較レベル以下かつ第４比較レベル以上となるレベルおよび変化点の位相を、取り込まれた複数のレベル比較結果に基づき検出し、検出されたレベルおよび変化点の位相に応じたデータを出力する復調方法を提供する。

本発明の第９の態様においては、電子デバイスであって、伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する被試験回路と、被試験回路を試験する試験回路とを備え、試験回路は、試験信号を被試験回路に出力する試験信号出力部と、試験信号に応じて被試験回路から出力されるべき出力信号のレベルの期待値である期待レベルおよび出力信号の変化点の位相の期待値である期待位相を発生するパターン発生部と、期待位相より前において期待レベルより小さい第１比較レベルと出力信号とを比較し、期待位相より後において期待レベルより大きい第２比較レベルおよび期待レベルより小さい第３比較レベルと出力信号とを比較する比較部と、出力信号が、期待位相より前において第１比較レベル以下であり、期待位相より後において第２比較レベル以下かつ第３比較レベル以上であることを条件として、当該出力信号が期待値と一致していると判定する判定部とを有する電子デバイスを提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の実施形態に係る試験装置１０の構成を被試験デバイス１００とともに示す。 本発明の実施形態に係る振幅位相変調信号の一例を示す。 期待される出力信号のリーディングエッジ波形の一例、および、出力信号（リーディングエッジ）と期待値とを比較するための比較タイミングおよび比較レベルの一例を示す。 期待される出力信号のトレーディングエッジ波形の一例、および、出力信号（トレーディングエッジ）と期待値とを比較するための比較タイミングおよび比較レベルの一例を示す。期待されるトレーディングエッジ波形、および、出力信号（トレーディングエッジ）と期待値とを比較するための比較タイミングおよび比較レベルの一例を示す。 振幅位相変調信号が取り得るレベルおよび変化点の位相の組み合わせのそれぞれに対応する、比較レベルおよび比較タイミングの一例を示す。 隣接するレベルおよび変化点の位相同士で共通化された比較レベルおよび比較タイミングの一例を示す。 期待されるリーディングエッジの遅延を含む波形、および、出力信号（リーディングエッジ）と期待値とを比較するための比較タイミングおよび比較レベルの一例を示す。 期待されるトレーディングエッジの遅延を含む波形、および、出力信号（トレーディングエッジ）と期待値とを比較するための比較タイミングおよび比較レベルの一例を示す。 本発明の実施形態に係る比較部１８の構成の第１例を示す。 第１例に係るタイミング信号出力部３２の構成の一例を示す。 第１例に係るタイミング信号出力部３２の構成の他の一例を示す。 本発明の実施形態に係る比較部１８の構成の第２例を判定部２０とともに示す。 第２例に係る第１のタイミング信号出力部３２−１の構成の一例およびラッチ群７０の構成の一例を示す。 本発明の実施形態に係る比較部１８の構成の第３例を判定部２０とともに示す。 図１４におけるタイミング信号出力部３２および取込回路３６の詳細な構成を示す。 本発明の実施形態に係る復調装置２００の構成を示す。

符号の説明

１０ 試験装置、１２ 基準信号発生部、１４ パターン発生部、１６ 試験信号出力部、１８ 比較部、２０ 判定部、３２ タイミング信号出力部、３４ レベル比較回路、３６ 取込回路、３８ 検出部、４２ コンパレータ、４５ 基準遅延部、４６ 第１可変遅延部、４８ 第２可変遅延部、５０ 第３可変遅延部、５１ 基準遅延量発生部、５２ 遅延量制御部、５４ 遅延量出力部、５６ 第１加算部、５７ 第２加算部、５８ 第３加算部、６０ 取込部、７０ ラッチ群、１００ 被試験デバイス、２００ 復調装置、２１０ データ出力部

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１０の構成を被試験デバイス１００とともに示す。試験装置１０は、被試験デバイス１００を試験する。

試験装置１０は、基準信号発生部１２と、パターン発生部１４と、試験信号出力部１６と、比較部１８と、判定部２０とを備える。基準信号発生部１２は、試験サイクルに応じた周期の基準信号を発生する。

パターン発生部１４は、被試験デバイス１００に対して出力する試験信号のパターンを指定する試験パターンを発生する。さらに、パターン発生部１４は、試験信号に応じて被試験デバイス１００から出力されるべき出力信号の期待値を発生する。

試験信号出力部１６は、試験パターンおよび基準信号に応じて試験信号を生成し、生成した試験信号を被試験デバイス１００に出力する。比較部１８は、試験信号に応じて被試験デバイス１００から出力された出力信号を入力し、入力した出力信号を期待値と比較する。判定部２０は、比較部１８による比較結果に基づき、出力信号が期待値と一致しているか否かを判定する。そして、判定部２０は、判定結果を出力する。

図２は、本実施形態に係る振幅位相変調信号の一例を示す。被試験デバイス１００は、伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する。

被試験デバイス１００は、一例として、所定周期に同期したパルス信号であって、パルスレベルおよびパルスエッジの位相が伝送データに応じて変化する振幅位相変調信号を出力してよい。すなわち、被試験デバイス１００は、一例として、各周期において、パルスレベルを、予め定められた複数のレベルのうち伝送データに応じて選択されたレベルとした振幅位相変調信号を出力してよい。さらに、被試験デバイス１００は、一例として、各周期において、パルス前縁の変化点（リーディングエッジ）およびパルス後縁の変化点（トレーディングエッジ）のうちの少なくとも一方の変化点の位相を、当該周期中における予め定められた複数の位相のうち伝送データに応じて選択された位相とした振幅位相変調信号を出力してよい。

被試験デバイス１００は、一例として、各周期において、パルスのレベルとしてｎ_１個（ｎ_１は２以上の整数）のレベル（Ｖ_１、Ｖ_２、Ｖ_３、…、Ｖ_ｎ１）を取り得ることができる振幅位相変調信号を出力してよい。また、被試験デバイス１００は、一例として、各周期において、パルスのリーディングエッジの位相として、ｎ_２個（ｎ_２は２以上の整数）の位相（Ｆ_Ｌ１、Ｆ_Ｌ２、Ｆ_Ｌ３、…、Ｆ_Ｌｎ２）を取り得ることができる振幅位相変調信号を出力してよい。また、被試験デバイス１００は、一例として、各周期において、パルスのトレーディングエッジの位相として、ｎ_３個（ｎ_３は２以上の整数）の位相（Ｆ_Ｔ１、Ｆ_Ｔ２、Ｆ_Ｔ３、…、Ｆ_Ｔｎ３）を取り得ることができる振幅位相変調信号を出力してよい。

以上のような振幅位相変調信号によれば、所定周期毎に多値のデータを伝送することができる。例えば、ｎ_１個のレベル、ｎ_２個のリーディングエッジの位相、ｎ_３個のトレーディングエッジの位相を取り得る振幅位相変調信号によれば、１周期中に（ｎ_１×ｎ_２×ｎ_３）値のデータを伝送することができる。

図３は、期待される出力信号のリーディングエッジ波形の一例、および、出力信号（リーディングエッジ）と期待値とを比較するための比較タイミングおよび比較レベルの一例を示す。パターン発生部１４は、出力信号（振幅位相変調信号）の期待値を発生する。より詳しくは、パターン発生部１４は、試験信号に応じて被試験デバイス１００から出力されるべき出力信号のレベルの期待値である期待レベルおよび出力信号の変化点の位相の期待値である期待位相を発生する。パターン発生部１４は、一例として、所定周期毎に発生される各パルスについての、期待レベル、リーディングエッジの期待位相およびトレーディングエッジの期待位相を発生する。

比較部１８は、パターン発生部１４から発生された期待値と、被試験デバイス１００から試験信号に応じて出力された出力信号とを、周期毎に比較する。より詳しくは、比較部１８は、図３に示すように出力信号のリーディングエッジの位相にデータが変調されている場合、各周期において、期待位相より前において期待レベルより小さい第１比較レベルと出力信号とを比較し、期待位相より後において期待レベルより大きい第２比較レベルおよび期待レベルより小さい第３比較レベルと出力信号とを比較する。

ここで、比較部１８は、期待位相より前において第１比較レベルと出力信号とを比較するので、出力信号が期待位相より前において期待レベルより小さいことを検出することができる。さらに、比較部１８は、期待位相より後において第３比較レベルと出力信号とを比較するので、出力信号が期待位相より後において期待レベル以上であることを検出することができる。従って、比較部１８は、出力信号のリーディングエッジの位相が、第１比較レベルの比較タイミング以後且つ第３比較レベルの比較タイミング以前の位相である期待位相に略一致していることを検出することができる。

また、比較部１８は、期待位相より後において第２比較レベルと出力信号とを比較するとともに、期待位相より後において第３比較レベルと出力信号とを比較するので、出力信号のレベルが、第２比較レベル以下且つ第３比較レベル以上のレベルである期待レベルに略一致していることを検出することができる。そして、判定部２０は、比較部１８による比較結果に基づき、出力信号が期待値（期待レベルおよび期待位相）と一致しているか否かを判定する。より詳しくは、判定部２０は、各周期において、比較部１８による比較結果に基づき、出力信号のリーディングエッジが、期待位相より前において第１比較レベル以下であり、期待位相より後において第２比較レベル以下且つ第３比較レベル以上であることを条件として、当該出力信号が期待値と一致していると判定する。

なお、第１比較レベルおよび第３比較レベルは、期待レベルより小さく、且つ、出力信号が取り得る複数のレベルのうちの期待レベルより１つ下のレベルより、大きいことが好ましい。また、第１比較レベルの比較タイミングは、リーディングエッジの期待位相より前、且つ、リーディングエッジが取り得る複数の位相のうちの期待位相の直前の位相より、後であることが好ましい。比較部１８は、一例として、期待位相より後において、第１比較レベルと略同一である第３比較レベルと、出力信号とを比較してよい。これにより、比較部１８は、比較回路を共通化することができる。

また、第２比較レベルは、期待レベルより大きく、且つ、出力信号が取り得る複数のレベルのうちの期待レベルより１つ上のレベルより、小さいことが好ましい。また、第２比較レベルおよび第３比較レベルの比較タイミングは、リーディングエッジの期待位相より後、且つ、リーディングエッジが取り得る複数の位相のうちの期待位相の直後の位相より、前であることが好ましい。比較部１８は、一例として、期待位相より後の略同一タイミングにおいて、第２比較レベルおよび第３比較レベルと出力信号とを比較してよい。これにより、比較部１８は、比較タイミング回路を共通化することができる。

なお、本実施形態において、第１レベルが第２レベル以上（またはより大きい）と表した場合、基準レベル（例えばグランド）と第１レベルとの差の絶対値が、基準レベルと第２レベルとの差の絶対値以上（またはより大きい）であることを意味する。従って、出力信号が比較レベル以上であると表した場合、基準レベルと出力信号との差の絶対値が、基準レベルと比較レベルとの差の絶対値以上であることを意味する。同様に、第１レベルが第２レベル以下（またはより小さい）と表した場合、基準レベルと第１レベルとの差の絶対値が、基準レベルと第２レベルとの差の絶対値以下（またはより小さい）であることを意味する。

図４は、期待される出力信号のトレーディングエッジ波形の一例、および、出力信号（トレーディングエッジ）と期待値とを比較するための比較タイミングおよび比較レベルの一例を示す。図４に示すように出力信号のトレーディングエッジの位相にデータが変調されている場合、比較部１８は、各周期において、期待位相より後において期待レベルより小さい第４比較レベルと出力信号とを比較し、期待位相より前において期待レベルより大きい第５比較レベルおよび期待レベルより小さい第６比較レベルと出力信号とを比較する。

ここで、比較部１８は、期待位相より後において第４比較レベルと出力信号とを比較するので、出力信号が期待位相より後において期待レベルより小さいことを検出することができる。さらに、比較部１８は、期待位相より前において第６比較レベルと出力信号とを比較するので、出力信号が期待位相より前において期待レベル以上であることを検出することができる。従って、比較部１８は、出力信号のトレーディングエッジの位相が、第６比較レベルの比較タイミング以前且つ第４比較レベルの比較タイミング以後の位相である期待位相に略一致していることを検出することができる。

また、比較部１８は、期待位相より前において第５比較レベルと出力信号とを比較するとともに、期待位相より前において第６比較レベルと出力信号とを比較するので、出力信号のレベルが、第５比較レベル以下且つ第６比較レベル以上のレベルである期待レベルに略一致していることを検出することができる。そして、判定部２０は、各周期において、比較部１８による比較結果に基づき、出力信号のトレーディングエッジが、期待位相より後において第４比較レベル以下であり、期待位相より前において第５比較レベル以下且つ第６比較レベル以上であることを条件として、当該出力信号が期待値と一致していると判定する。

なお、比較部１８は、リーディングエッジにおいて出力信号と第２比較レベルと比較する場合、トレーディングエッジにおいて第５比較レベルと出力信号とを比較しなくてもよい。また、比較部１８は、トレーディングエッジにおいて第５比較レベルと出力信号とを比較する場合、リーディングエッジにおいて出力信号と第２比較レベルと比較しなくてもよい。

また、第４比較レベルおよび第６比較レベルは、期待レベルより小さく、且つ、出力信号が取り得る複数のレベルのうちの期待レベルより１つ下のレベルより、大きいことが好ましい。また、第４比較レベルの比較タイミングは、トレーディングエッジの期待位相より後、且つ、トレーディングエッジが取り得る複数の位相のうちの期待位相の直後の位相より、前であることが好ましい。比較部１８は、一例として、期待位相より前において、第４比較レベルと略同一である第６比較レベルと、出力信号とを比較してよい。これにより、比較部１８は、比較回路を共通化することができる。

また、第５比較レベルは、期待レベルより大きく、且つ、出力信号が取り得る複数のレベルのうちの期待レベルより１つ上のレベルより、小さいことが好ましい。また、第５比較レベルおよび第６比較レベルの比較タイミングは、トレーディングエッジの期待位相より前、且つ、トレーディングエッジが取り得る複数の位相のうちの期待位相の直前の位相より、後であることが好ましい。比較部１８は、一例として、期待位相より前の略同一タイミングにおいて、第５比較レベルおよび第６比較レベルと出力信号とを比較してよい。これにより、比較部１８は、比較タイミング回路を共通化することができる。

以上のような構成の試験装置１０によれば、振幅位相変調信号を出力する被試験デバイス１００を精度良く試験することができる。試験装置１０によれば、一例として、パルスのレベル、パルスのリーディングエッジの位相、および、パルスのトレーディングエッジの位相が所定周期毎に変化する振幅位相変調信号を出力する被試験デバイス１００を、試験することができる。

図５は、振幅位相変調信号が取り得るレベルおよび変化点の位相のそれぞれの組み合わせ毎に対応する、比較レベルおよび比較タイミングの一例を示す。比較部１８は、一例として、出力信号が取り得るレベルおよび変化点（リーディングエッジおよびトレーディングエッジ）の位相のそれぞれの組み合わせ毎に、第１〜第３比較レベル（第４〜第６比較レベル）および比較タイミングが予め設定されていてよい。

比較部１８は、一例として、変化点の位相が同一であって異なるレベルに対応する複数の第１比較レベル（または第４比較レベル）の比較タイミングが、略同一の位相に設定されていてよい。比較部１８は、一例として、変化点の位相が同一であって異なるレベルに対応する複数の第２比較レベル（または第５比較レベル）の比較タイミングが、略同一の位相に設定されていてよい。比較部１８は、一例として、変化点の位相が同一であって異なるレベルに対応する複数の第３比較レベル（または第６比較レベル）の比較タイミングが、略同一の位相に設定されていてよい。

また、比較部１８は、一例として、レベルが同一であって異なる位相に対応する複数の第１比較レベル（または第４比較レベル）が、略同一のレベルに設定されていてよい。比較部１８は、一例として、レベルが同一であって異なる位相に対応する複数の第２比較レベル（または第５比較レベル）が、略同一のレベルに設定されていてよい。比較部１８は、一例として、レベルが同一であって異なる位相に対応する複数の第３比較レベル（または第６比較レベル）が、略同一のレベルに設定されていてよい。このような比較部１８によれば、レベルの比較回路および比較タイミングの制御回路を共通化することができる。

図６は、隣接するレベルおよび隣接する変化点の位相同士で共通化した場合における、比較レベルおよび比較タイミングの一例を示す。比較部１８は、一例として、変化点の位相が同一であって上下に隣接する２つのレベルのうちの、上側のレベルに対応する第２比較レベル（または第５比較レベル）と、下側のレベルに対応する第３比較レベル（または第６比較レベル）とが、略同一のレベルに設定されていてよい。

また、比較部１８は、一例として、レベルが同一であって前後に隣接する２つの位相のうちの、前側の位相に対応する第３比較レベル（または第４比較レベル）の比較タイミングと、後側の位相に対応する第１比較レベル（第６比較レベル）の比較タイミングとが、略同一の位相に設定されていてよい。これにより、比較部１８によれば、更に回路を共通化することができる。

図７は、期待されるリーディングエッジの遅延を含む波形、および、出力信号（リーディングエッジ）と期待値とを比較するための比較タイミングおよび比較レベルの一例を示す。図８は、期待されるトレーディングエッジの遅延を含む波形、および、出力信号（トレーディングエッジ）と期待値とを比較するための比較タイミングおよび比較レベルの一例を示す。

図７に示すように出力信号のリーディングエッジの位相にデータが変調されている場合、比較部１８は、一例として、期待位相より後において、第１比較レベルより大きい第３比較レベルと出力信号とを比較してよい。さらに、比較部１８は、第３比較レベルと出力信号とを比較した後において、第２比較レベルと出力信号とを比較してよい。これにより、比較部１８によれば、リーディングエッジの立ち上がり（または立ち下がり）速度が遅いことにより出力信号波形が鈍る場合であっても、当該出力信号波形に応じた比較レベルを用いて出力信号を比較することができるので、精度の良い比較結果を得ることができる。

また、図８に示すように出力信号のトレーディングエッジの位相にデータが変調されている場合、比較部１８は、一例として、期待位相より前において、第４比較レベルより大きい第６比較レベルと出力信号とを比較してよい。さらに、比較部１８は、第６比較レベルと出力信号とを比較する前において、第５比較レベルと出力信号とを比較してよい。これにより、比較部１８によれば、トレーディングエッジの立ち下がり（または立ち上がり）速度が遅いことにより出力信号波形が鈍る場合であっても、当該出力信号波形に応じた比較レベルを用いて出力信号を比較することができるので、精度の良い比較結果を得ることができる。

図９は、本実施形態に係る比較部１８の構成の第１例を示す。第１例に係る比較部１８は、タイミング信号出力部３２と、第１〜第３のレベル比較回路３４−１〜３４−３と、第１〜第３の取込回路３６−１〜３６−３と、検出部３８とを有する。

タイミング信号出力部３２は、試験サイクルに応じた周期の基準信号、および、期待位相を入力する。タイミング信号出力部３２は、出力信号に同期したクロック信号を基準信号として入力してもよい。

タイミング信号出力部３２は、期待位相に対応する第１比較レベルと出力信号とを比較する第１比較タイミングを指定する第１タイミング信号を出力する。また、タイミング信号出力部３２は、期待位相に対応する第２比較レベルと出力信号とを比較する第２比較タイミングを指定する第２タイミング信号を出力する。更に、タイミング信号出力部３２は、期待位相に対応する第３比較レベルと出力信号とを比較する第３比較タイミングを指定する第３タイミング信号を出力する。タイミング信号出力部３２は、基準位相に基づき、第１〜第３タイミング信号を生成する。タイミング信号出力部３２は、一例として、基準信号を遅延素子により遅延して、第１〜第３タイミング信号を生成してよい。

第１のレベル比較回路３４−１は、出力信号が取り得る複数のレベルのそれぞれに対応する複数の第１比較レベルのそれぞれと、出力信号とを比較する。第１のレベル比較回路３４−１は、一例として、複数のレベルのそれぞれに対応して設けられ、それぞれが対応する第１比較レベルと出力信号とを比較する複数の第１のコンパレータ４２−１−１〜４２−１−ｎを含んでよい（ｎは２以上の整数。）。

第２のレベル比較回路３４−２は、出力信号が取り得る複数のレベルのそれぞれに対応する複数の第２比較レベルのそれぞれと、出力信号とを比較する。第２のレベル比較回路３４−２は、一例として、複数のレベルのそれぞれに対応して設けられ、それぞれが対応する第２比較レベルと出力信号とを比較する複数の第２のコンパレータ４２−２−１〜４２−２−ｎを含んでよい。

第３のレベル比較回路３４−３は、出力信号が取り得る複数のレベルのそれぞれに対応する複数の第３比較レベルのそれぞれと、出力信号とを比較する。第３のレベル比較回路３４−３は、一例として、複数のレベルのそれぞれに対応して設けられ、それぞれが対応する第３比較レベルと出力信号とを比較する複数の第３のコンパレータ４２−３−１〜４２−３−ｎを含んでよい。

第１の取込回路３６−１は、第１のレベル比較回路３４−１による複数の比較結果を、第１タイミング信号により指定された第１比較タイミングにおいて取り込む。第１の取込回路３６−１は、一例として、複数の第１のコンパレータ４２−１−１〜４２−１−ｎのそれぞれに対応して設けられた複数の第１のラッチ４４−１−１〜４４−１−ｎを含んでよい。複数の第１のラッチ４４−１−１〜４４−１−ｎのそれぞれは、対応する第１のコンパレータ４２−１−１〜４２−１−ｎによる比較結果を、第１タイミング信号により指定されたタイミングにおいて取り込む。

第２の取込回路３６−２は、第２のレベル比較回路３４−２による複数の比較結果を、第２タイミング信号により指定された第２比較タイミングにおいて取り込む。第２の取込回路３６−２は、一例として、複数の第２のコンパレータ４２−２−１〜４２−２−ｎのそれぞれに対応して設けられた複数の第２のラッチ４４−２−１〜４４−２−ｎを含んでよい。複数の第２のラッチ４４−２−１〜４４−２−ｎのそれぞれは、対応する第２のコンパレータ４２−２−１〜４２−２−ｎによる比較結果を、第２タイミング信号により指定されたタイミングにおいて取り込む。

第３の取込回路３６−３は、第３のレベル比較回路３４−３による複数の比較結果を、第３タイミング信号により指定された第３比較タイミングにおいて取り込む。第３の取込回路３６−３は、一例として、複数の第３のコンパレータ４２−３−１〜４２−３−ｎのそれぞれに対応して設けられた複数の第３のラッチ４４−３−１〜４４−３−ｎを含んでよい。複数の第３のラッチ４４−３−１〜４４−３−ｎのそれぞれは、対応する第３のコンパレータ４２−３−１〜４２−３−ｎによる比較結果を、第３タイミング信号により指定されたタイミングにおいて取り込む。

検出部３８は、第１〜第３の取込回路３６−１〜３６−３による複数の比較結果と、期待レベルとを入力し、出力信号のレベルおよび変化点の位相と、期待レベルおよび期待レベルとを比較した結果を出力する。検出部３８は、一例として、第１の取込回路３６−１により取り込まれた複数の比較結果のうちの期待レベルに対応した第１比較レベルと出力信号とを比較した比較結果が、出力信号が第１比較レベルより小さいと示していることを検出する。更に、検出部３８は、第２の取込回路３６−２により取り込まれた複数の比較結果のうちの期待レベルに対応した第２比較レベルと出力信号との比較結果が、出力信号が第２比較レベルより小さいと示していることを検出する。更に、検出部３８は、第３の取込回路３６−３により取り込まれた複数の比較結果のうちの期待レベルに対応した第３比較レベルと出力信号とを比較した全ての比較結果が、出力信号が第３比較レベルより大きいと示していることを検出する。

そして、判定部２０は、第１タイミング信号により指定されたタイミングにおいて出力信号が期待レベルより小さい第１比較レベル以下、第２タイミング信号により指定されたタイミングにおいて出力信号が期待レベルより小さい第２比較レベル以上、第３タイミング信号により指定されたタイミングにおいて出力信号が期待レベルより大きい第３比較レベル以下であることを条件として、当該出力信号が期待値と一致していると判定する。以上のような構成の第１例に係る比較部１８によれば、被試験デバイス１００から出力された振幅位相変調信号のレベルおよびリーディングエッジの位相と、期待値と比較することができる。

以上に代えて、タイミング信号出力部３２は、第１タイミング信号に代えて、期待位相に対応する第４比較レベルと出力信号とを比較する第４比較タイミングを指定する第４タイミング信号を出力してよい。また、タイミング信号出力部３２は、第２タイミング信号に代えて、期待位相に対応する第５比較レベルと出力信号とを比較する第５比較タイミングを指定する第４タイミング信号を出力してよい。また、タイミング信号出力部３２は、第６タイミング信号に代えて、期待位相に対応する第６比較レベルと出力信号とを比較する第６比較タイミングを指定する第６タイミング信号を出力してよい。

この場合において、第１のレベル比較回路３４−１は、第１比較レベルに代えて、第４比較レベルと出力信号とを比較する。第２のレベル比較回路３４−２は、第２比較レベルに代えて、第５比較レベルと出力信号とを比較する。第３のレベル比較回路３４−３は、第３比較レベルに代えて、第６比較レベルと出力信号とを比較する。

さらに、この場合において、第１の取込回路３６−１は、第１のレベル比較回路３４−１による複数の比較結果を、第４タイミング信号により指定された第４比較タイミングにおいて取り込む。また、第２の取込回路３６−２は、第２のレベル比較回路３４−２による複数の比較結果を、第５タイミング信号により指定された第５比較タイミングにおいて取り込む。また、第３の取込回路３６−３は、第３のレベル比較回路３４−３による複数の比較結果を、第６タイミング信号により指定された第６比較タイミングにおいて取り込む。

そして、この場合において、判定部２０は、第４タイミング信号により指定されたタイミングにおいて出力信号が期待レベルより小さい第４比較レベル以下、第５タイミング信号により指定されたタイミングにおいて出力信号が期待レベルより小さい第５比較レベル以上、第６タイミング信号により指定されたタイミングにおいて出力信号が期待レベルより大きい第６比較レベル以下であることを条件として、当該出力信号が期待値と一致していると判定する。以上のような構成の第１例に係る比較部１８によれば、被試験デバイス１００から出力された振幅位相変調信号のレベルおよびトレーディングエッジの位相と、期待値と比較することができる。

図１０は、第１例に係るタイミング信号出力部３２の構成の一例を示す。タイミング信号出力部３２は、一例として、基準遅延部４５と、第１可変遅延部４６と、第２可変遅延部４８と、第３可変遅延部５０と、基準遅延量発生部５１と、遅延量制御部５２とを含んでよい。

基準遅延部４５は、与えられた基準遅延量に応じて基準信号発生部から出力された基準信号を遅延する。基準遅延部４５は、一例として、外部から遅延量が設定可能であって、例えば基準信号発生部１２から出力された基準信号を遅延する可変遅延素子であってよい。

第１可変遅延部４６は、設定された遅延量に応じて基準信号を遅延した信号を、第１比較レベルと出力信号とを比較するタイミングを指定する第１タイミング信号として出力する。第２可変遅延部４８は、設定された遅延量に応じて基準信号を遅延した信号を、第２比較レベルと出力信号とを比較するタイミングを指定する第２タイミング信号として出力する。第３可変遅延部５０は、設定された遅延量に応じて基準信号を遅延した信号を、第３比較レベルと出力信号とを比較するタイミングを指定する第３タイミング信号として出力する。これら第１可変遅延部４６、第２可変遅延部４８および第３可変遅延部５０のそれぞれは、一例として、外部から遅延量が設定可能であって、基準遅延部４５により遅延された基準信号発生部１２から出力された基準信号を、更に遅延する可変遅延素子であってよい。

基準遅延量発生部５１は、パターン発生部１４により与えられた試験サイクル毎に、基準信号発生部１２により発生された基準信号の発生タイミングから、当該試験サイクルにおける基準位相までの遅延量を表す基準遅延量を出力する。遅延量制御部５２は、第１可変遅延部４６、第２可変遅延部４８および第３可変遅延部５０の遅延量を、パターン発生部１４から出力された期待位相に応じて設定する。より具体的には、遅延量制御部５２は、基準位相から第１比較レベルの比較タイミングまでの遅延量を第１可変遅延部４６に設定し、基準位相から第２比較レベルの比較タイミングまでの遅延量を第２可変遅延部４８に設定し、基準位相から第３比較レベルの比較タイミングまでの遅延量を第３可変遅延部５０に設定する。以上のような構成のタイミング信号出力部３２によれば、出力信号と、第１比較レベル、第２比較レベルおよび第３比較レベルのそれぞれと比較するタイミングを、簡易な回路により発生することができる。

図１１は、第１例に係るタイミング信号出力部３２の構成の他の一例を示す。なお、図１１に示すタイミング信号出力部３２は、図１０に示したタイミング信号出力部３２と略同一の構成および機能を採るので、以下相違点を除き説明を省略する。

タイミング信号出力部３２は、一例として、第１可変遅延部４６と、第２可変遅延部４８と、第３可変遅延部５０と、基準遅延量発生部５１と、遅延量制御部５２とを含んでよい。第１可変遅延部４６、第２可変遅延部４８および第３可変遅延部５０は、基準信号発生部１２から出力された基準信号を遅延する。

基準遅延量発生部５１は、パターン発生部１４により与えられた試験サイクル毎に、基準信号発生部１２により発生された基準信号の発生タイミングから、当該試験サイクルにおける基準位相までの遅延量を表す基準遅延量を出力する。基準遅延量発生部５１は、一例として、デジタルデータで表された基準遅延量を出力する。

遅延量制御部５２は、遅延量出力部５４と、第１加算部５６と、第２加算部５７と、第３加算部５８とを含む。遅延量出力部５４は、基準位相から第１比較レベルの比較タイミングまでの遅延量、基準位相から第２比較レベルの比較タイミングまでの遅延量、および、基準位相から第３比較レベルの比較タイミングまでの遅延量を出力する。遅延量制御部５２は、一例として、デジタルデータで表された遅延量を出力する。

第１加算部５６は、遅延量出力部５４から出力された基準位相から第１比較レベルの比較タイミングまでの遅延量と、基準遅延量発生部５１により出力された基準遅延量とを
加算する。そして、第１加算部５６は、加算した結果得られる遅延量を第１可変遅延部４６に設定する。

第２加算部５７は、遅延量出力部５４から出力された基準位相から第２比較レベルの比較タイミングまでの遅延量と、基準遅延量発生部５１により出力された基準遅延量とを加算する。そして、第１加算部５６は、加算した結果得られる遅延量を第２可変遅延部４８に設定する。

第３加算部５８は、遅延量出力部５４から出力された基準位相から第３比較レベルの比較タイミングまでの遅延量と、基準遅延量発生部５１により出力された基準遅延量とを加算する。そして、第１加算部５６は、加算した結果得られる遅延量を第３可変遅延部５０に設定する。以上のような構成のタイミング信号出力部３２によれば、出力信号と、第１比較レベル、第２比較レベルおよび第３比較レベルのそれぞれと比較するタイミングを、更に簡易な回路により発生することができる。

図１２は、本実施形態に係る比較部１８の構成の第２例を判定部２０とともに示す。図１３は、第２例に係る第１のタイミング信号出力部３２−１の構成の一例およびラッチ群７０の構成の一例を示す。

本例に係る比較部１８は、図９に示した比較部１８と略同一の構成および機能を採るので、図９に示した部材と略同一の構成および機能を採る部材については同一の符号を付け、以下相違点を除き説明を省略する。また、本例においては、パターン発生部１４は、期待レベルおよび期待位相を、比較部１８に代えて、判定部２０に供給する。比較部１８は、第１〜第３のタイミング信号出力部３２−１〜３２−３と、第１〜第３のレベル比較回路３４−１〜３４−３と、第１〜第３の取込回路３６−１〜３６−３と、検出部３８とを有する。

第１のタイミング信号出力部３２−１は、出力信号が取り得る複数の位相のそれぞれを期待位相とした場合における、第１比較レベルと出力信号とを比較するタイミングを指定する複数の第１タイミング信号を出力する。第１のタイミング信号出力部３２−１は、一例として、図１３に示すように、基準遅延量発生部５１と、遅延量制御部５２と、基準遅延部４５と、複数の遅延素子７２−１〜７２−ｍとを含んでよい。

複数の遅延素子７２−１〜７２−ｍは、出力信号が取り得る複数の位相に対応して設けられる。複数の遅延素子７２−１〜７２−ｍは、一例として、基準遅延部４５により遅延された基準信号を、設定された遅延量に応じて更に遅延する。複数の遅延素子７２−１〜７２−ｍのそれぞれは、遅延した基準信号を、出力信号の対応する位相における第１比較レベルと出力信号とを比較するタイミングを指定する第１タイミング信号として出力する。

遅延量制御部５２は、複数の遅延素子７２−１〜７２−ｍの遅延量を設定する。遅延量制御部５２は、パターン発生部１４から出力された試験サイクル等に応じて、遅延量を設定する。より具体的には、遅延量制御部５２は、複数の遅延素子７２−１〜７２−ｍに対して、基準位相から、対応する位相における第１比較レベルの比較タイミングまでの遅延量を設定する。

第２のタイミング信号出力部３２−２は、出力信号が取り得る複数の位相のそれぞれを期待位相とした場合における、第２比較レベルと出力信号とを比較するタイミングを指定する複数の第２タイミング信号を出力する。第２のタイミング信号出力部３２−２は、一例として、図１３に示す第１のタイミング信号出力部３２−１と同様の構成であってよい。

第３のタイミング信号出力部３２−３は、出力信号が取り得る複数の位相のそれぞれを期待位相とした場合における、第３比較レベルと出力信号とを比較するタイミングを指定する複数の第３タイミング信号を出力する。第３のタイミング信号出力部３２−３は、一例として、図１３に示す第１のタイミング信号出力部３２−１と同様の構成であってよい。

第１の取込回路３６−１は、第１のレベル比較回路３４−１内の複数のコンパレータ４２−１−１〜４２−１−ｎに対応して設けられた複数のラッチ群７０−１−１〜７０−１−ｎを含む。複数のラッチ群７０−１−１〜７０−１−ｎのそれぞれは、対応するコンパレータ４２−１による比較結果を、第１のタイミング信号出力部３２−１から出力された複数の第１タイミング信号により指定された複数のタイミングのそれぞれにおいて取り込む。

複数のラッチ群７０−１−１〜７０−１−ｎのそれぞれは、図１３に示すように、一例として、出力信号が取り得る複数の位相に対応して設けられた複数のラッチ７４−１〜７４−ｍを含んでよい。複数のラッチ７４−１〜７４−ｍのそれぞれは、対応するコンパレータ４２−１による比較結果を、タイミング信号出力部３２から出力された複数の第１タイミング信号のうち対応する第１タイミング信号により指定されたタイミングにおいて取り込む。そして、複数のラッチ７４−１〜７４−ｍのそれぞれは、取り込んだ比較結果を検出部３８に出力する。

第２の取込回路３６−２は、第２のレベル比較回路３４−２内の複数のコンパレータ４２−２−１〜４２−２−ｎに対応して設けられた複数のラッチ群７０−２−１〜７０−２−ｎを含む。複数のラッチ群７０−２−１〜７０−２−ｎのそれぞれは、対応するコンパレータ４２−２による比較結果を、第２のタイミング信号出力部３２−２から出力された複数の第２タイミング信号により指定された複数のタイミングのそれぞれにおいて取り込む。複数のラッチ群７０−２−１〜７０−２−ｎのそれぞれは、一例として、図１３に示した複数のラッチ群７０−１と同様の構成であってよい。

第３の取込回路３６−３は、第３のレベル比較回路３４−３内の複数のコンパレータ４２−３−１〜４２−３−ｎに対応して設けられた複数のラッチ群７０−３−１〜７０−３−ｎを含む。複数のラッチ群７０−３−１〜７０−３−ｎのそれぞれは、対応するコンパレータ４２−３による比較結果を、第３のタイミング信号出力部３２−３から出力された複数の第３タイミング信号により指定された複数のタイミングのそれぞれにおいて取り込む。複数のラッチ群７０−３−１〜７０−３−ｎのそれぞれは、一例として、図１３に示した複数のラッチ群７０−１と同様の構成であってよい。

検出部３８は、第１比較タイミングにおいて出力信号が第１比較レベル以下となり、第２比較タイミングにおいて出力信号が第２比較レベル以下且つ第３比較レベル以上となるレベルおよび変化点の位相を、第１の取込回路３６−１、第２の取込回路３６−２および第３の取込回路３６−３により取り込まれた複数のレベル比較結果に基づき検出する。すなわち、検出部３８は、入力された出力信号が有するレベル、および、入力された出力信号の変化点が有する位相を検出する。

そして、判定部２０は、比較部１８により検出されたレベルおよび変化点の位相が、パターン発生部１４から出力された期待レベルおよび期待位相と一致しているか否かを判定する。以上のような構成の第２例に係る比較部１８によれば、入力された出力信号が有するレベルおよびリーディングエッジの位相を検出し、検出したレベルおよびリーディングエッジの位相と期待値とを比較することができる。

図１４は、本実施形態に係る比較部１８の構成の第３例を判定部２０とともに示す。図１５は、図１４におけるタイミング信号出力部３２および取込回路３６の詳細な構成を示す。

本例に係る比較部１８は、図９に示した比較部１８と略同一の構成および機能を採るので、図９に示した部材と略同一の構成および機能を採る部材については同一の符号を付け、以下相違点を除き説明を省略する。また、本例においては、パターン発生部１４は、期待レベルおよび期待位相を、比較部１８に代えて、判定部２０に供給する。

また、本例に係る比較部１８は、レベルが同一であって異なる複数の位相に対応する第１比較レベルおよび第３比較レベルが互いに同一のレベルに設定されている。さらに、比較部１８は、レベルが同一であって異なる複数の位相に対応する第２比較レベルが、同一のレベルに設定されている。

比較部１８は、レベル比較回路３４と、取込部６０と、検出部３８とを有する。レベル比較回路３４は、出力信号が取り得る複数のレベルのそれぞれにおける対応するレベルより小さい第１比較レベルおよび対応するレベルより大きい第２比較レベルのそれぞれと、試験信号に応じて被試験デバイス１００から出力された出力信号とを比較する。そして、レベル比較回路３４は、出力信号が取り得る複数のレベルのそれぞれに対応する第１比較レベルおよび第２比較レベルのそれぞれと、出力信号との複数のレベル比較結果を出力する。

レベル比較回路３４は、一例として、出力信号が取り得る複数のレベルのそれぞれにおける第１比較レベルおよび第２比較レベルのそれぞれに対応して設けられた複数のコンパレータ４２−１〜４２−ｍを含んでよい（ｍは、２以上の整数。）。複数のコンパレータ４２−１〜４２−ｍは、それぞれが対応する第１比較レベルまたは第２比較レベルと出力信号とを比較する。

取込部６０は、出力信号が取り得る複数の位相のそれぞれにおける対応する位相より前の第１比較タイミングおよび対応する位相より後の第２比較タイミングのそれぞれにおいて、レベル比較回路３４により比較された複数のレベル比較結果を取り込む。取込部６０は、一例として、複数の取込回路３６−１〜３６−ｍと、複数のタイミング信号出力部３２−１〜３２−ｍとを含んでよい。

複数の取込回路３６−１〜３６−ｍは、複数のコンパレータ４２−１〜４２−ｍと一対一に対応して設けられる。複数の取込回路３６−１〜３６−ｍは、それぞれが対応するコンパレータ４２−１〜４２−ｍによるレベル比較結果を取り込む複数のラッチ４４−１〜４４−ｘを含む（ｘは２以上の整数。）。

複数のタイミング信号出力部３２−１〜３２−ｍは、複数の取込回路３６−１〜３６−ｍと一対一に対応して設けられる。複数のタイミング信号出力部３２−１〜３２−ｍは、それぞれが基準信号を順次に遅延する複数の遅延素子６２−１〜６２−ｘを含む。

各タイミング信号出力部３２の複数の遅延素子６２−１〜６２−ｘは、直列に接続され、予め設定された遅延量により基準信号を順次に遅延する。そして、各タイミング信号出力部３２の複数の遅延素子６２−１〜６２−ｘは、出力信号が取り得る複数の位相のそれぞれにおける第１比較タイミングおよび第２比較タイミングのそれぞれを指定する複数のタイミング信号を出力する。

さらに、各取込回路３６に含まれる複数のラッチ４４−１〜４４−ｘのそれぞれは、対応するタイミング信号により指定されたタイミングにおいて、対応するコンパレータ４２によるレベル比較結果を取り込む。そして、各取込回路３６は、ラッチ４４−１〜４４−ｘのそれぞれにより取り込んだレベル比較結果を、検出部３８に出力する。

検出部３８は、第１比較タイミングにおいて出力信号が第１比較レベル以下となり、第２比較タイミングにおいて出力信号が第２比較レベル以下且つ第１比較レベル以上となるレベルおよび変化点の位相を、取込部６０により取り込まれた複数のレベル比較結果に基づき検出する。すなわち、検出部３８は、入力された出力信号が有するレベル、および、入力された出力信号の変化点が有する位相を検出する。

さらに、検出部３８は、一例として、出力信号が取り得る複数の位相のそれぞれにおける第１比較タイミングおよび第２比較タイミングのそれぞれにおいて、被試験デバイス１００から出力された出力信号が、当該出力信号が取り得る複数のレベルのそれぞれにおける第２比較レベル以下且つ第１比較レベル以上の範囲に含まれないことを条件として、出力信号のレベルおよび変化点の位相が不定値であると検出してよい。これにより、検出部３８は、複数レベルのいずれにも出力信号のレベルが対応しない場合、および、複数位相のいずれにも出力信号の変化点の位相が対応しない場合、出力信号に変調された値が不定値であるとすることができる。

そして、判定部２０は、比較部１８により検出されたレベルおよび変化点の位相が、パターン発生部１４から出力された期待レベルおよび期待位相と一致しているか否かを判定する。以上のような構成の第３例に係る比較部１８によれば、入力された出力信号が有するレベルおよびリーディングエッジの位相を検出し、検出したレベルおよびリーディングエッジの位相と期待値とを比較することができる。

なお、複数のタイミング信号出力部３２−１〜３２−ｍのうちの第１タイミング信号出力部３２−１および第２タイミング信号出力部３２−２は、一例として、複数の遅延素子６２−１〜６２−ｘの少なくとも初段の遅延量が互いに異なっていてよい。複数のタイミング信号出力部３２−１〜３２−ｍは、一例として、対応するコンパレータ４２の比較レベルが大きいほど、複数の遅延素子６２−１〜６２−ｘにおける初段の遅延量が大きく設定されていてよい。これにより、複数のタイミング信号出力部３２−１〜３２−ｍは、変化点の立ち上がり（または立ち下がり）速度が遅いために波形が鈍る場合であっても、精度良く比較結果を取り込むことができる。

また、取込部６０は、複数のタイミング信号出力部３２−１〜３２−ｍに代えて、複数の取込回路３６−１〜３６−ｍに対して共通化された１つのタイミング信号出力部３２を含んでよい。共通化された１つのタイミング信号出力部３２は、出力信号が取り得る複数の位相のそれぞれにおける第１比較タイミングおよび第２比較タイミングを指定する複数のタイミング信号のそれぞれを、複数の取込回路３６−１〜取込回路３６−ｍに出力する。

以上に代えて、レベル比較回路３４は、出力信号が取り得る複数のレベルのそれぞれにおける対応するレベルより小さい第４比較レベルおよび対応するレベルより大きい第５比較レベルのそれぞれと、試験信号に応じて被試験デバイス１００から出力された出力信号とを比較した複数のレベル比較結果を出力してよい。この場合において、取込部６０は、第１比較タイミングおよび第２比較タイミングに代えて、出力信号が取り得る複数の位相のそれぞれにおける対応する位相より前の第５比較タイミングおよび対応する位相より後の第４比較タイミングのそれぞれにおいて、レベル比較回路３４により比較された複数のレベル比較結果を取り込む。

また、この場合において、検出部３８は、第４比較タイミングにおいて出力信号が第４比較レベル以下となり、第５比較タイミングにおいて出力信号が５比較レベル以下且つ第４比較レベル以上となるレベルおよび変化点の位相を、取込部６０により取り込まれた複数のレベル比較結果に基づき検出する。以上のような構成の第３例に係る比較部１８によれば、入力された出力信号が有するレベルおよびトレーディングエッジの位相を検出し、検出したレベルおよびトレーディングエッジの位相と期待値とを比較することができる。

また、試験装置１０は、試験対象となる被試験回路と共に同一の電子デバイスに設けられた試験回路であってもよい。当該試験回路は、電子デバイスのＢＩＳＴ回路等として実現され、被試験回路を試験することにより電子デバイスの診断等を行う。これにより、当該試験回路は、被試験回路となる回路が、電子デバイスが本来目的とする通常動作を行うことができるかどうかをチェックすることができる。

また、試験装置１０は、試験対象となる被試験回路と同一のボード又は同一の装置内に設けられた試験回路であってもよい。このような試験回路も、上述したように被試験回路が本来目的とする通常動作を行うことができるかどうかをチェックすることができる。

図１６は、本実施形態に係る復調装置２００の構成を示す。本実施形態に係る復調装置２００において、図１〜図１５に示した部材と略同一の構成および機能を採る部材については、同一の符号を付け、相違点を除き説明を省略する。

復調装置２００は、振幅位相変調信号を復調する装置であって、例えば、電子デバイス、モジュール、電子デバイス内の回路等である。また、復調装置２００は、一例として、半導体デバイスに実装されてよい。

復調装置２００は、基準信号発生部１２と、レベル比較回路３４と、取込部６０と、検出部３８と、データ出力部２１０とを備える。基準信号発生部１２は、出力信号のクロック信号を基準信号として出力する。基準信号発生部１２は、一例として、ＰＬＬ等により振幅位相変調信号からクロック信号を再生してもよい。

レベル比較回路３４は、振幅位相変調信号を入力する。レベル比較回路３４は、図１４に示したレベル比較回路３４と略同一の構成および機能を取る。また、取込部６０および検出部３８は、それぞれ図１４に示した取込部６０および検出部３８と略同一の構成および機能を取る。

データ出力部２１０は、検出部３８により検出されたレベルおよび変化点の位相に応じたデータを出力する。すなわち、データ出力部２１０は、振幅位相変調信号から復調された伝送データを出力する。以上のような構成の復調装置２００によれば、入力された振幅位相変調信号が有するレベルおよび位相を検出し、検出したレベルおよび位相に応じたデータを伝送データとして出力することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

Claims (24)

1. 伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する被試験デバイスを試験する試験装置であって、
   試験信号を前記被試験デバイスに出力する試験信号出力部と、
   前記試験信号に応じて前記被試験デバイスから出力されるべき前記出力信号のレベルの期待値である期待レベルおよび前記出力信号の変化点の位相の期待値である期待位相を発生するパターン発生部と、
   前記期待位相より前において前記期待レベルより小さい第１比較レベルと前記出力信号とを比較し、前記期待位相より後において前記期待レベルより大きい第２比較レベルおよび前記期待レベルより小さい第３比較レベルと前記出力信号とを比較する比較部と、
   前記出力信号が、前記期待位相より前において前記第１比較レベル以下であり、前記期待位相より後において前記第２比較レベル以下かつ前記第３比較レベル以上であることを条件として、当該出力信号が期待値と一致していると判定する判定部と
   を備える試験装置。
2. 前記比較部は、前記期待位相より後において、前記第１比較レベルと略同一である前記第３比較レベルと、前記出力信号とを比較する
   請求項１に記載の試験装置。
3. 前記比較部は、前記期待位相より後の略同一タイミングにおいて、前記第２比較レベルおよび前記第３比較レベルと前記出力信号とを比較する
   請求項１または２に記載の試験装置。
4. 前記比較部は、前記期待位相より後において、前記第１比較レベルより大きい前記第３比較レベルと前記出力信号とを比較する
   請求項１に記載の試験装置。
5. 前記比較部は、前記第３比較レベルと前記出力信号とを比較した後において、前記第２比較レベルと前記出力信号とを比較する
   請求項４に記載の試験装置。
6. 試験サイクルに応じた周期の基準信号を発生する基準信号発生部を更に備え、
   前記比較部は、
   設定された遅延量に応じて前記基準信号を遅延した信号を、前記第１比較レベルと前記出力信号とを比較するタイミングを指定する第１タイミング信号として出力する第１可変遅延部と、
   設定された遅延量に応じて前記基準信号を遅延した信号を、前記第２比較レベルと前記出力信号とを比較するタイミングを指定する第２タイミング信号として出力する第２可変遅延部と、
   設定された遅延量に応じて前記基準信号を遅延した信号を、前記第３比較レベルと前記出力信号とを比較するタイミングを指定する第３タイミング信号として出力する第３可変遅延部と、
   前記第１可変遅延部、前記第２可変遅延部および前記第３可変遅延部の遅延量を、前記期待位相に応じて設定する遅延量制御部と
   を有する
   請求項１から５の何れか一項に記載の試験装置。
7. 前記比較部は、
   試験サイクル毎に、前記基準信号発生部の基準信号の発生タイミングから基準位相までの遅延量を表す基準遅延量を出力する基準遅延量発生部と、
   前記基準遅延量に応じて前記基準信号発生部から出力された前記基準信号を遅延する基準遅延部と
   を更に有し、
   前記第１可変遅延部、前記第２可変遅延部および前記第３可変遅延部は、前記基準遅延部により遅延された前記基準信号を遅延し、
   前記遅延量制御部は、前記基準位相から第１比較レベルの比較タイミングまでの遅延量を前記第１可変遅延部に設定し、前記基準位相から第２比較レベルの比較タイミングまでの遅延量を前記第２可変遅延部に設定し、前記基準位相から第３比較レベルの比較タイミングまでの遅延量を前記第３可変遅延部に設定する
   請求項６に記載の試験装置。
8. 前記比較部は、
   前記出力信号が取り得る複数のレベルのそれぞれに対応して設けられ、それぞれが対応する第１比較レベルと出力信号とを比較する複数の第１のコンパレータと、
   前記複数の第１のコンパレータのそれぞれに対応して設けられ、対応する第１のコンパレータによる比較結果を、前記第１タイミング信号により指定されたタイミングにおいて取り込む複数の第１のラッチと、
   前記出力信号が取り得る複数のレベルのそれぞれに対応して設けられ、それぞれが対応する第２比較レベルと出力信号とを比較する複数の第２のコンパレータと、
   前記複数の第２のコンパレータのそれぞれに対応して設けられ、対応する第２のコンパレータによる比較結果を、前記第２タイミング信号により指定されたタイミングにおいて取り込む複数の第２のラッチと、
   前記出力信号が取り得る複数のレベルのそれぞれに対応して設けられ、それぞれが対応する第３比較レベルと出力信号とを比較する複数の第３のコンパレータと、
   前記複数の第３のコンパレータのそれぞれに対応して設けられ、対応する第３のコンパレータによる比較結果を、前記第３タイミング信号により指定されたタイミングにおいて取り込む複数の第３のラッチと
   を更に有する
   請求項７に記載の試験装置。
9. 前記基準位相から第１比較レベルの比較タイミングまでの遅延量、前記基準位相から第２比較レベルの比較タイミングまでの遅延量、および、前記基準位相から第３比較レベルの比較タイミングまでの遅延量を出力する遅延量出力部と、
   前記基準位相から第１比較レベルの比較タイミングまでの遅延量と前記基準遅延量とを加算した遅延量を前記第１可変遅延部に設定する第１加算部と、
   前記基準位相から第２比較レベルの比較タイミングまでの遅延量と前記基準遅延量とを加算した遅延量を前記第２可変遅延部に設定する第２加算部と、
   前記基準位相から第３比較レベルの比較タイミングまでの遅延量と前記基準遅延量とを加算した遅延量を前記第３可変遅延部に設定する第３加算部と
   を含む
   請求項７に記載の試験装置。
10. 前記比較部は、
    前記出力信号が取り得る複数のレベルのそれぞれに対応して設けられ、それぞれが対応する第１比較レベルと出力信号とを比較する複数の第１のコンパレータと、
    前記複数の第１のコンパレータのそれぞれに対応して設けられ、対応する第１のコンパレータによる比較結果を、前記第１タイミング信号により指定されたタイミングにおいて取り込む複数の第１のラッチと、
    前記出力信号が取り得る複数のレベルのそれぞれに対応して設けられ、それぞれが対応する第２比較レベルと出力信号とを比較する複数の第２のコンパレータと、
    前記複数の第２のコンパレータのそれぞれに対応して設けられ、対応する第２のコンパレータによる比較結果を、前記第２タイミング信号により指定されたタイミングにおいて取り込む複数の第２のラッチと、
    前記出力信号が取り得る複数のレベルのそれぞれに対応して設けられ、それぞれが対応する第３比較レベルと出力信号とを比較する複数の第３のコンパレータと、
    前記複数の第３のコンパレータのそれぞれに対応して設けられ、対応する第３のコンパレータによる比較結果を、前記第３タイミング信号により指定されたタイミングにおいて取り込む複数の第３のラッチと
    を更に有する
    請求項９に記載の試験装置。
11. 試験サイクルに応じた周期の基準信号を発生する基準信号発生部を更に備え、
    前記比較部は、
    前記基準信号を遅延素子により遅延して、前記出力信号が取り得る複数の位相のそれぞれを期待位相とした場合における、前記第１比較レベルと前記出力信号とを比較するタイミングを指定する複数の第１タイミング信号を出力する第１のタイミング信号出力部と、
    前記基準信号を遅延素子により遅延して、前記出力信号が取り得る複数の位相のそれぞれを期待位相とした場合における、前記第２比較レベルと前記出力信号とを比較するタイミングを指定する複数の第２タイミング信号を出力する第２のタイミング信号出力部と、
    前記基準信号を遅延素子により遅延して、前記出力信号が取り得る複数の位相のそれぞれを期待位相とした場合における、前記第３比較レベルと前記出力信号とを比較するタイミングを指定する複数の第３タイミング信号を出力する第３のタイミング信号出力部と、
    第１比較タイミングにおいて前記出力信号が前記第１比較レベル以下となり、第２比較タイミングにおいて前記出力信号が前記第２比較レベル以下かつ前記第３比較レベル以上となるレベルおよび前記変化点の位相を検出する検出部と
    を更に有し、
    前記判定部は、前記検出部により検出された前記レベルおよび前記変化点の位相が、前記期待レベルおよび前記期待位相と一致しているか否かを判定する
    請求項１に記載の試験装置。
12. 前記比較部は、
    前記出力信号が取り得る複数のレベルのそれぞれに対応して設けられ、それぞれが対応する第１比較レベルと出力信号とを比較する複数の第１のコンパレータと、
    前記複数の第１のコンパレータのそれぞれに対応して設けられ、対応する第１のコンパレータによる比較結果を前記複数の第１タイミング信号により指定された複数のタイミングのそれぞれにおいて取り込む複数のラッチ群を含む第１の取込回路と、
    前記出力信号が取り得る複数のレベルのそれぞれに対応して設けられ、それぞれが対応する第２比較レベルと出力信号とを比較する複数の第２のコンパレータと、
    前記複数の第２のコンパレータのそれぞれに対応して設けられ、対応する第２のコンパレータによる比較結果を前記複数の第２タイミング信号により指定された複数のタイミングのそれぞれにおいて取り込む複数のラッチ群を含む第２の取込回路と、
    前記出力信号が取り得る複数のレベルのそれぞれに対応して設けられ、それぞれが対応する第３比較レベルと出力信号とを比較する複数の第３のコンパレータと、
    前記複数の第３のコンパレータのそれぞれに対応して設けられ、対応する第３のコンパレータによる比較結果を前記複数の第３タイミング信号により指定された複数のタイミングのそれぞれにおいて取り込む複数のラッチ群を含む第３の取込回路と
    を更に有する
    請求項１１に記載の試験装置。
13. 前記比較部は、
    前記出力信号が取り得る複数のレベルのそれぞれにおける対応するレベルより小さい前記第１比較レベルおよび対応するレベルより大きい前記第２比較レベルのそれぞれと、前記試験信号に応じて前記被試験デバイスから出力された前記出力信号とを比較した複数のレベル比較結果を出力するレベル比較回路と、
    前記出力信号が取り得る複数の位相のそれぞれにおける対応する位相より前の第１比較タイミングおよび対応する位相より後の第２比較タイミングのそれぞれにおいて、前記レベル比較回路により比較された前記複数のレベル比較結果を取り込む取込部と、
    前記第１比較タイミングにおいて前記出力信号が前記第１比較レベル以下となり、前記第２比較タイミングにおいて前記出力信号が前記第２比較レベル以下かつ前記第１比較レベル以上となるレベルおよび前記変化点の位相を、前記取込部により取り込まれた前記複数のレベル比較結果に基づき検出する検出部と
    を有し、
    前記判定部は、前記検出部により検出された前記レベルおよび前記変化点の位相が、前記期待レベルおよび前記期待位相と一致しているか否かを判定する
    請求項１から５の何れか一項に記載の試験装置。
14. 試験サイクルに応じた周期の基準信号を発生する基準信号発生部を更に備え、
    前記レベル比較回路は、前記出力信号が取り得る複数のレベルのそれぞれにおける前記第１比較レベルおよび前記第２比較レベルのそれぞれに対応して設けられ、それぞれが対応する前記第１比較レベルまたは前記第２比較レベルと前記出力信号とを比較する複数のコンパレータを含み、
    前記取込部は、
    前記複数のコンパレータと一対一に対応して設けられ、それぞれが対応するコンパレータによるレベル比較結果を取り込む複数のラッチを含む複数の取込回路と、
    前記複数の取込回路と一対一に対応して設けられ、それぞれが前記基準信号を順次に遅延する複数の遅延素子を含む複数のタイミング信号出力部と
    を含み、
    各タイミング信号出力部の前記複数の遅延素子は、前記出力信号が取り得る複数の位相のそれぞれにおける前記第１比較タイミングおよび前記第２比較タイミングのそれぞれを指定する複数のタイミング信号を出力し、
    各取込回路に含まれる前記複数のラッチのそれぞれは、対応するタイミング信号により指定されたタイミングにおいて、対応する前記コンパレータによるレベル比較結果を取り込む
    請求項１３に記載の試験装置。
15. 前記複数のタイミング信号出力部のうちの第１タイミング信号出力部および第２タイミング信号出力部は、前記複数の遅延素子の少なくとも初段の遅延量が互いに異なる
    請求項１４に記載の試験装置。
16. 前記検出部は、
    前記出力信号が取り得る複数の位相のそれぞれにおける前記第１比較タイミングおよび前記第２比較タイミングのそれぞれにおいて、前記被試験デバイスから出力された前記出力信号が、当該出力信号が取り得る複数のレベルのそれぞれにおける前記第２比較レベル以下かつ前記第１比較レベル以上の範囲に含まれないことを条件として、前記出力信号のレベルおよび変化点の位相が不定値であると検出する
    請求項１３から１５のいずれか一項に記載の試験装置。
17. 伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する被試験デバイスを試験する試験装置であって、
    試験信号を前記被試験デバイスに出力する試験信号出力部と、
    前記試験信号に応じて前記被試験デバイスから出力されるべき前記出力信号のレベルの期待値である期待レベルおよび前記出力信号の変化点の位相の期待値である期待位相を発生するパターン発生部と、
    前記期待位相より前において前記期待レベルより大きい第５比較レベルおよび前記期待レベルより小さい第６比較レベルと前記出力信号とを比較し、前記期待位相より後において前記期待レベルより小さい第４比較レベルと前記出力信号とを比較する比較部と、
    前記出力信号が、前記期待位相より前において前記第５比較レベル以下かつ前記第６比較レベル以上であり、前記期待位相より後において前記第４比較レベル以下であることを条件として、当該出力信号が期待値と一致していると判定する判定部と
    を備える試験装置。
18. 伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を復調する復調装置であって、
    前記振幅位相変調信号が取り得る複数のレベルのそれぞれにおける対応するレベルより小さい第１比較レベルおよび対応するレベルより大きい第２比較レベルのそれぞれと、入力された前記振幅位相変調信号とを比較した複数のレベル比較結果を出力するレベル比較回路と、
    前記振幅位相変調信号が取り得る複数の位相のそれぞれにおける対応する位相より前の第１比較タイミングおよび対応する位相より後の第２比較タイミングのそれぞれにおいて、前記レベル比較回路により比較された前記複数のレベル比較結果を取り込む取込部と、
    前記第１比較タイミングにおいて前記振幅位相変調信号が前記第１比較レベル以下となり、前記第２比較タイミングにおいて前記振幅位相変調信号が前記第２比較レベル以下かつ前記第１比較レベル以上となるレベルおよび変化点の位相を、前記取込部により取り込まれた前記複数のレベル比較結果に基づき検出する検出部と、
    前記検出部により検出された前記レベルおよび変化点の位相に応じたデータを出力するデータ出力部と
    を備える復調装置。
19. 伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を復調する復調装置であって、
    前記振幅位相変調信号が取り得る複数のレベルのそれぞれにおける対応するレベルより小さい第４比較レベルおよび対応するレベルより大きい第５比較レベルのそれぞれと、入力された前記振幅位相変調信号とを比較した複数のレベル比較結果を出力するレベル比較回路と、
    前記振幅位相変調信号が取り得る複数の位相のそれぞれにおける対応する位相より後の第４比較タイミングおよび対応する位相より前の第５比較タイミングのそれぞれにおいて、前記レベル比較回路により比較された前記複数のレベル比較結果を取り込む取込部と、
    前記第４比較タイミングにおいて前記振幅位相変調信号が前記第４比較レベル以下となり、前記第５比較タイミングにおいて前記振幅位相変調信号が前記第５比較レベル以下かつ前記第４比較レベル以上となるレベルおよび変化点の位相を、前記取込部により取り込まれた前記複数のレベル比較結果に基づき検出する検出部と、
    前記検出部により検出された前記レベルおよび変化点の位相に応じたデータを出力するデータ出力部と
    を備える復調装置。
20. 伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する被試験デバイスを試験する試験方法であって、
    試験信号を前記被試験デバイスに出力し、
    前記試験信号に応じて前記被試験デバイスから出力されるべき前記出力信号のレベルの期待値である期待レベルおよび前記出力信号の変化点の位相の期待値である期待位相を発生し、
    前記期待位相より前において前記期待レベルより小さい第１比較レベルと前記出力信号とを比較し、前記期待位相より後において前記期待レベルより大きい第２比較レベルおよび前記期待レベルより小さい第３比較レベルと前記出力信号とを比較し、
    前記出力信号が、前記期待位相より前において前記第１比較レベル以下であり、前記期待位相より後において前記第２比較レベル以下かつ前記第３比較レベル以上であることを条件として、当該出力信号が期待値と一致していると判定する
    試験方法。
21. 伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する被試験デバイスを試験する試験方法であって、
    試験信号を前記被試験デバイスに出力し、
    前記試験信号に応じて前記被試験デバイスから出力されるべき前記出力信号のレベルの期待値である期待レベルおよび前記出力信号の変化点の位相の期待値である期待位相を発生し、
    前記期待位相より後において前記期待レベルより小さい第４比較レベルと前記出力信号とを比較し、前記期待位相より前において前記期待レベルより大きい第５比較レベルおよび前記期待レベルより小さい第６比較レベルと前記出力信号とを比較し、
    前記出力信号が、前記期待位相より後において前記第４比較レベル以下であり、前記期待位相より前において前記第５比較レベル以下かつ前記第６比較レベル以上であることを条件として、当該出力信号が期待値と一致していると判定する
    試験方法。
22. 伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を復調する復調方法であって、
    前記振幅位相変調信号が取り得る複数のレベルのそれぞれにおける対応するレベルより小さい第１比較レベルおよび対応するレベルより大きい第２比較レベルのそれぞれと、入力された前記振幅位相変調信号とを比較した複数のレベル比較結果を出力し、
    前記振幅位相変調信号が取り得る複数の位相のそれぞれにおける対応する位相より前の第１比較タイミングおよび対応する位相より後の第２比較タイミングのそれぞれにおいて、前記複数のレベル比較結果を取り込み、
    前記第１比較タイミングにおいて前記振幅位相変調信号が前記第１比較レベル以下となり、前記第２比較タイミングにおいて前記振幅位相変調信号が前記第２比較レベル以下かつ前記第１比較レベル以上となるレベルおよび変化点の位相を、取り込まれた前記複数のレベル比較結果に基づき検出し、
    検出された前記レベルおよび変化点の位相に応じたデータを出力する
    復調方法。
23. 伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を復調する復調方法であって、
    前記振幅位相変調信号が取り得る複数のレベルのそれぞれにおける対応するレベルより小さい第４比較レベルおよび対応するレベルより大きい第５比較レベルのそれぞれと、入力された前記振幅位相変調信号とを比較した複数のレベル比較結果を出力し、
    前記振幅位相変調信号が取り得る複数の位相のそれぞれにおける対応する位相より後の第４比較タイミングおよび対応する位相より前の第５比較タイミングのそれぞれにおいて、前記複数のレベル比較結果を取り込み、
    前記第４比較タイミングにおいて前記振幅位相変調信号が前記第４比較レベル以下となり、前記第５比較タイミングにおいて前記振幅位相変調信号が前記第５比較レベル以下かつ前記第４比較レベル以上となるレベルおよび変化点の位相を、取り込まれた前記複数のレベル比較結果に基づき検出し、
    検出された前記レベルおよび変化点の位相に応じたデータを出力する
    復調方法。
24. 電子デバイスであって、
    伝送データに応じて複数レベル及び複数位相から選択されたレベルおよび変化点の位相を有する振幅位相変調信号を、出力信号として出力する被試験回路と、
    前記被試験回路を試験する試験回路とを備え、
    前記試験回路は、
    試験信号を前記被試験回路に出力する試験信号出力部と、
    前記試験信号に応じて前記被試験回路から出力されるべき前記出力信号のレベルの期待値である期待レベルおよび前記出力信号の変化点の位相の期待値である期待位相を発生するパターン発生部と、
    前記期待位相より前において前記期待レベルより小さい第１比較レベルと前記出力信号とを比較し、前記期待位相より後において前記期待レベルより大きい第２比較レベルおよび前記期待レベルより小さい第３比較レベルと前記出力信号とを比較する比較部と、
    前記出力信号が、前記期待位相より前において前記第１比較レベル以下であり、前記期待位相より後において前記第２比較レベル以下かつ前記第３比較レベル以上であることを条件として、当該出力信号が期待値と一致していると判定する判定部と
    を有する電子デバイス。

Images