JP2007515816A - 任意のテスト信号を使用するデジタルデータ信号のテスト - Google Patents

任意のテスト信号を使用するデジタルデータ信号のテスト Download PDF

Info

Publication number
JP2007515816A
JP2007515816A JP2005507530A JP2005507530A JP2007515816A JP 2007515816 A JP2007515816 A JP 2007515816A JP 2005507530 A JP2005507530 A JP 2005507530A JP 2005507530 A JP2005507530 A JP 2005507530A JP 2007515816 A JP2007515816 A JP 2007515816A
Authority
JP
Japan
Prior art keywords
signal
digital data
value
data signal
derived
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005507530A
Other languages
English (en)
Inventor
モル,ヨアヒム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2007515816A publication Critical patent/JP2007515816A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31708Analysis of signal quality
    • G01R31/3171BER [Bit Error Rate] test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16Spectrum analysis; Fourier analysis
    • G01R23/20Measurement of non-linear distortion
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26Measuring noise figure; Measuring signal-to-noise ratio
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203Details of error rate determination, e.g. BER, FER or WER

Abstract

デジタルデータ信号(20)をテストするために、サンプリングポイントにおいてデジタルデータ信号(20)から導出された値(60A)が、分析ユニット(80)内で任意のテスト信号の対応する値と比較される。この比較は、導出された値が任意のテスト信号の対応する値と実質的に一致しない場合はエラーと解釈され(80)、デジタルデータ信号のビットエラーレートが決定される。

Description

本発明はデジタルデータ信号のテストに関する。
デジタル信号の遷移挙動を特徴づける、すなわち論理ゼロから論理1への遷移または論理1から論理ゼロへの遷移を特徴づけることは、デジタル回路の設計および製造においてますます重要になっている。被測定物(DUT)をテストするために、通常、1つまたは複数の刺激信号をDUTに供給し、刺激信号に対する1つまたは複数の応答信号を検出し、(たとえば、検出された応答信号を期待される応答信号と比較することによって)分析する。
デジタル回路の標準的な特徴付けでは、いわゆるビットエラーレート(BER)、すなわち、関連するデジタル信号の総数に対するエラーのあるデジタル信号(ビット)の比を決定する必要がある。アナライザの掃引遅延(sweep over delay)および閾値を使用して生成された2次元グラフィカル表現としていわゆるBERアイダイアグラムを決定するために、本願の出願人であるアジレントテクノロジーズ社によるアジレント(登録商標)E4875Aユーザソフトウェア及び測定ソフトウェアを含むアジレント(登録商標)81250ParBERTプラットフォームなどのビットエラーレートテスタ(BERT)が提供されている。結果として、複数のサンプリングポイントに対して、BER値がサンプリングポイントに依存するアイパターンが得られる。
各サンプリングポイントは、絶対時間または相対時間と、応答信号に対して比較される閾値によって決定される(絶対時間や相対時間は、たとえばクロック信号の対応する遷移に対するものであり、クロック信号は、通常は刺激信号を生成するためのシステムクロック、あるいは、システムクロック信号または応答信号から導出されるクロック信号である)。BERアイダイアグラムは、アイの中のサンプリングポイントの位置に依存してBER値を予想することができる情報を提供する。ジッタ、レベルノイズ(level noise)、位相マージン、品質因子(Qファクター)などのパラメータはBERアイダイアグラムから計算できる。
EP−A−1241483、係属中の欧州特許出願02017334.0と欧州特許出願02017333.2、及び、係属中の国際特許出願PCT/EP/0350307(これの出願は全て本出願の出願人による)は、BERテストの種々の態様を開示している。尚、これらの教示は参照により本明細書に組み込まれるものとする。
本発明の目的はデジタルデータ信号のテスト手段を提供することである。この目的は1または複数の独立請求項に記載された発明によって達成される。好ましい実施形態は、1つまたは複数の従属請求項に示されている。
本発明は1つまたは複数の適切なソフトウェアプログラムによって部分的または完全に具体化することができ、またはサポートすることができる。このプログラムを任意の種類のデータ記憶媒体に記憶することができ、または任意の種類のデータ記憶媒体によって提供することができ、また、任意の適切なデータ処理ユニット内において、またはそのユニットによって実行することができる。好ましくは、ソフトウェアプログラムまたはルーチンは、測定シーケンスを制御し、アイダイアグラム、または、たとえば立ち上がり時間、立ち下り時間、信号レベル、ジッタなどアイダイアグラムの所定のパラメータを計算するために適用される。
本発明の他の目的および多くの付随する利点は、添付の図面及び以下の詳細な説明からより容易かつより十分に理解されるであろう。実質的にまたは機能的に等しいかまたは同様な特徴には同じ参照符号を付している。
「本発明による好適な実施形態のより詳細な説明」
図1において、デジタルテスト信号20(たとえばDUTから提供される)を分析するための信号分析ユニット10は、テスト信号20を受信するサンプリング経路30と、サンプリング経路30の出力を受信して、連携して分析するように構成された分析ユニット80とを備える。
サンプリング経路30は、テスト信号20を閾値Vthに対して比較し、比較結果として比較信号50Aを提供するためのコンパレータ50を備える。コンパレータ50は、テスト信号が閾値より大きな場合には第1の値(好ましくはHIGH信号)、テスト信号が閾値より小さな場合には第2の値(好ましくはLOW信号)を比較信号50Aとして提供する。
サンプリングデバイス60は、複数の連続するタイミングマークを含むタイミング信号70と共に比較信号50Aを入力として受信する。サンプリングデバイス60は1つまたは複数の(及び、好ましくは各々の)タイミングマークに対する比較信号の値を導出するように構成される。サンプリングデバイス60は、それぞれのタイミングマーク(複数可)に対する比較信号50Aの導出された値(複数可)を表すサンプリング信号60Aを出力として提供する。
ついで、サンプリング信号60Aと任意のテスト信号を比較するための分析ユニット80によって、サンプリング信号60Aに対してさらなる分析を行う(直接でもよいし、さらに処理した後でもよい)。この任意のテスト信号をメモリ90に記憶することができる。さらに、分析ユニット80は、(たとえば、後で分析するために)サンプリング信号60Aを別のメモリ95(同じメモリ90でもよい)に記憶することができる。
オプションとして、デマルチプレクサ65とディバイダ75を分析ユニット80の入力の前に結合して、受信した信号のデータレートを低減してもよい。しばしば、BERロジックは、たとえばFPGAなどの低速デジタル回路内に実施されるので、高速データストリームはいくつかのそれより低速の信号に分解される。この手順はデマルチプレクスまたはデシリアライズと呼ばれ、デマルチプレクサ65で行なわれる。ディバイダ75はデマルチプレクサ65を制御し、より低速のクロック(Clk/n:1/nに分周されたクロック)を分析ユニット80に送る。
図1の例では、タイミング信号70はクロック信号CLKから導出される。クロック信号CLKからのタイミングマークを含むそれぞれのタイミング信号(複数可)を生成するために、1つまたは複数の適切なタイミングユニットを設けてもよい。この例では、タイミングユニット110がクロック信号CLKからタイミング信号を生成する。クロック信号CLKは、たとえば、内部クロック信号、外部クロック信号、テスト信号20から導出することができる(たとえば、当該技術分野において周知のクロックデータ回復方式を使用する)。タイミングユニット110は、受信したクロック信号内の遷移(好ましくは、立ち上がりエッジと立ち下りエッジのいずれか)からタイミングマークを導出し、さらに、タイミングマークを対応する遷移に対して制御可能に遅延させることにより、受信したクロック信号における対応する遷移に関してタイミングマークを修正できるようにすることもできる。
分析ユニット80はサンプリング信号60Aとタイミング信号70を受信する。分析ユニット80はサンプリング信号60Aの連携分析(または、タイミング信号70との連携分析)を提供し、これに関して、閾値Vthと共にタイミング信号70に関する知識を使用する。
閾値Vthを変えることにより、サンプリングデバイス60は可能な各閾値においてサンプリングすることができる。この場合、クロック信号CLKの対応する遷移に対するタイミングマークの相対的な時間(たとえば遅延時間)を変えることにより、さらに、テスト信号20を時間軸に沿って分析できるようになる。したがって、たとえば、テスト信号20のアイダイアグラムを決定することができる。
従って、サンプリングされた各値は、閾値Vthによって表されるサンプリングポイントと、デジタルデータ信号20のタイミングポイントに対応する。シングルエンド信号については、閾値Vthは典型的にはデジタルデータ信号20の電圧レベルに関連する。差分信号については、閾値Vthは、デジタルデータ信号20の通常の信号と、その通常の信号に対して相補的であるデジタルデータ信号20の相補信号との間の差としての差分信号に関連付けることができる。この場合、コンパレータ50は、通常の信号を、入力において受信したデジタルデータ信号20の相補信号と比較する。
タイミングポイントは、相対的タイミングポイントであってもよく、ある期間のある固定値に関連付けることができるが、好ましくは、デジタルデータ信号20の期間の変動をカバーするために、期間の現在の値に関連付けられる。
ここまでは、図1の実施形態は、実質的に、当該技術分野において周知であり、かつ、前述の文書に開示された標準的なビットエラーレートテスタ(BERT)を表す。しかしながら、これらの従来技術のBERTでは、通常は、ビットエラーレート(BER)の値は、サンプリング信号60Aを、エラーがないことが期待されるテスト信号20を表す期待信号に対して比較することによって決定する。対照的に、本発明による分析ユニット80はサンプリング信号60Aを任意のテスト信号と比較し、それから、BERの値を決定したり、さらなる分析結果を得ることができる。サンプリング信号60Aの値が任意のテスト信号の対応する値と実質的に一致しない場合、分析ユニット80は任意のテスト信号との比較結果をエラーとして解釈する。
このような任意のテスト信号は任意の種類の信号とすることができる。この任意のテスト信号(またはこの任意の種類の信号)は、デジタルデータ信号20とは別個で(または独立しており)、かつ、それと相互に関連しておらず、または、デジタルデータ信号20とは別個である(または独立している)か、それに相互に関連しておらず、または、デジタルデータ信号20のデータ内容に関連しておらず、または、デジタルデータ信号20と決定論的(または因果的)な関係がない。もっとも簡単な場合は、任意のテスト信号は、たとえば、(論理HIGH(高)信号または論理LOW(低)信号、または任意の他の論理レベルといった)固定論理値などの任意のテスト値であってもよい。また、任意のテスト信号は、擬似ランダムバイナリシーケンス(PRBS)や、論理値が交番する信号(たとえば論理HIGH信号と論理LOW信号の間で交番する信号)といった任意の種類の交番信号などのより複雑な信号であってもよい。
簡単にするために、以下では、任意のテスト信号(以下、任意テスト信号ともいう)を固定論理値のものとし、したがって、分析ユニット80は、サンプリング信号60Aを1つの論理値(HIGHまたはLOW、すなわち、高または低)に対して比較する、ということに基づいて説明を行う。しかしながら、もちろん、本発明による比較分析には、他のより複雑な任意テスト信号を提供することもできる。任意テスト信号として論理値が交番する信号の例では、たとえば交番する論理値ごとに個別に分析を実行することができる。
この例では、任意テスト信号を固定論理LOWにすると、サンプリング信号60Aは常に論理LOWと比較される。したがって分析ユニット80は、サンプリング信号60Aの論理LOWからのずれをエラーと解釈する。
ついで、分析ユニット80は各サンプリングポイントについて、ビット数当たりの、任意テスト信号に対して比較することによって検出されたエラーの比を表すBER値を決定することができる。こうして決定されたBER値は、期待されるエラーのない信号に対して比較することによって決定されたBER値とは異なることに注意されたい。これは、後者の場合、デジタルデータ信号20の内容が分析において考慮されているが、前者の場合(すなわち本発明の場合)、任意テスト信号はデジタルデータ信号20の内容とはまったく関係がないためである。これらのBER値をよりよく区別するために、以下では、任意テスト信号と比較することにより決定されたBER値を任意ビットエラーレート(ABER)と記す。
分析ユニット80はABER値を決定するために、デジタルデータ信号20のシーケンスにおいて、シーケンス内のビット数、シーケンス内で検出されたエラーの数、シーケンス内でエラーが検出されなかったビットとしてのエラーのないビットの数のうちの2つをカウントする。ABER値を決定することの詳細内容はBERを決定することに対応し、それは、当該技術分野では周知であるので本明細書では繰り返さない。
図2は、複数のサンプリングポイントの各々について決定されたABER値の例を示す。各サンプリングポイントは相対的な時間スケールのそれぞれの値tと電圧スケールのそれぞれのVによって決定される。ABERのそれぞれの値をグレースケールを使用して表している。ABERを決定するための本発明による方式は従来のビットエラーレートテスタによるBERの決定とはまったく異なるが、図2に示されるABERアイダイアグラムは、従来のBERアイダイアグラムに似ていることが理解されるであろう。
分析ユニット80は、さらに、決定されたABER値を分析することにより、それぞれのサンプリングポイントにおけるデジタルデータ信号20の発生(出現)の指標を導出することができる。しかしこのような分析を、分析ユニット80に結合された異なるユニット(たとえば外部ユニット)によって提供することもできる。分析は、好ましくは、たとえば、閾値にわたって、決定されたABER値の推移の差分をとること(または、閾値に対する、決定されたABER値の推移を識別すること、あるいは、閾値に対して、決定された一連のABER値の差分をとること)によってなされる。このような指標は発生(出現)頻度(または発生回数)、または、発生(または出現)分布、または、発生(または出現)確率であってよい。
図3Aは、閾値Vに対する、相対的な時間スケールのある固定値txにおいて決定されたABER値の推移(経過)を示す例である。図3Aの例では、固定値txは図2の時間軸のほぼ中央になるであろう。
図3Bは、図3Aの固定値txにおける決定されたABER値の推移(または一連のABER値)の差分を閾値Vにわたってとった例(または、閾値Vに対する一連のABER値の差分をとった例)を示す。y軸は、それぞれのサンプリングポイント(各々、値txと、x軸のそれぞれの閾値Vによって表される)におけるデジタルデータ信号20の発生の指標を示す。図3Bの例では、発生の指標は発生頻度(発生回数)となる。
分析ユニット80は、異なるサンプリングポイントについて、導出された発生の指標を図的に(すなわち、グラフィックで)表わすために、受信または決定された情報をさらに処理することができる。しかしこのような処理を、分析ユニット80に結合された異なるユニット(たとえば外部ユニット)により提供することもできる。グラフィック表現は、たとえば、アイダイアグラムなどにおける、それぞれのサンプリングポイント(たとえば、タイミングポイントや信号レベルの閾値または電圧)に対する、導出された指標の絶対分布または相対分布とすることができる。この表現は決定された指標のそれぞれの値を示すことができるが、値を値の範囲に分割し、特定のタイプの表現(たとえば、色および/または濃淡)をそれぞれの値の範囲に割り当てることによって、この表現をより良く理解することができる。
図4は、図3Bに示すような複数の図を異なるtの値について描いた例を示す。ここで、発生頻度は、それぞれの値の範囲に適用されたグレースケールで表されている(明るい灰色から黒までのうち明るい灰色は発生頻度が最も高いことを表し、黒は発生頻度が最も低いことを表す。背景色は発生が検出されない領域を表す白である)。したがって、図4は、図2の例示的な曲線の発生頻度を表す。この表現は、実質的にはオシロスコープを使用することによって利用できる表現に対応する。
たとえば図3Aに見られるように、アイの中央のABER値は一定とは限らない。この挙動は、同じサンプリングポイントで測定を繰り返すことによっても観察されうる。これは、あるテスト間隔から別のテスト間隔までにテスト信号内で1とゼロの比の変動があるためである。アイの中央で発生が生じないことを示す図4のようなアイダイアグラムを得るために、発生頻度(発生回数)が少ない、低い発生確率を有するサンプリングポイントを強制的にゼロにすることができる。これは、図4の例に対してなされている。
本発明の1例によるデジタルテスト信号を分析するための信号分析ユニットを示す図である。 複数のサンプリングポイントについて決定されたABER値の1例を示す図である。 閾値Vに対する、相対的な時間スケールのある固定値txにおいて決定されたABER値の経過の1例を示す図である。 図3Aの固定値txにおいて決定されたABER値の経過の差分を、閾値Vにわたって(すなわち、閾値を変化させて)とった1例を示す図である。 図3Bに示す図を異なるtの値について示した1例を示す図である。

Claims (29)

  1. 1つまたは複数の異なるサンプリングポイントの各々について、前記サンプリングポイントにおいてサンプリングされた各値(60A)を、任意のテスト信号の対応する値と比較する(80)ことによって、デジタルデータ信号(20)のビットエラーレートの値を決定するステップを含む、デジタルデータ信号(20)をテストするための方法。
  2. a)サンプリングポイントにおけるデジタルデータ信号(20)から導出された値(60A)を、任意のテスト信号の対応する値と比較するステップ(80)と、
    b)前記導出された値が前記任意のテスト信号の対応する値に実質的に一致しない場合は、前記ステップa)の比較結果をエラーとして解釈するステップ(80)
    とを含む、デジタルデータ信号(20)をテストするための方法。
  3. c)1つまたは複数の異なるサンプリングポイントの各々について、ビット数当たりの、前記ステップb)にしたがって検出されたエラーの比を表すビットエラーレートの値を決定するステップをさらに含む、請求項1または2に記載の方法。
  4. 前記ステップc)は、前記デジタルデータ信号(20)のシーケンスにおいて、
    前記シーケンス内のビット数、
    前記シーケンス内で前記ステップc)にしたがって検出されたエラーの数、
    前記ステップc)に従って前記シーケンス内でエラーが検出されなかったビットとしてのエラーのないビット数
    のうち、少なくとも1つ、好ましくは2つの数、をカウントするステップを含む、請求項3に記載の方法。
  5. d)それぞれのサンプリングポイントにおける、または、複数のそれぞれのサンプリングポイントの間における、前記デジタルデータ信号(20)の発生の指標を導出するために、決定されたビットエラーレートの値を分析するステップをさらに含む、請求項1〜4のいずれかに記載の方法。
  6. 前記指標を導出するステップは、決定されたビットエラーレートの値の推移の差分を、前記それぞれのサンプリングポイントの1つの特性、好ましくは閾値にわたってとるステップを含む、請求項5に記載の方法。
  7. 前記指標は、発生回数、発生分布、発生確率のうち少なくとも1つである、請求項5または6に記載の方法。
  8. e)異なるサンプリングポイントについて、導出された発生の指標を図的に表すステップをさらに含む、請求項5〜7のいずれかに記載の方法。
  9. 前記図的に表すステップは、
    それぞれのサンプリングポイントに対して、導出された指標の絶対分布または相対分布を図的に表すステップと、
    導出された指標をアイダイアグラムに図的に表すステップと、
    それぞれの閾値とそれぞれのタイミングポイントに対して、導出された指標の絶対分布または相対分布を図的に表すステップと、
    それぞれの信号レベルの電圧とそれぞれのタイミングポイントに対して、導出された指標の絶対分布または相対分布を図的に表すステップ
    の少なくとも1つのステップを含む、請求項8に記載の方法。
  10. 前記ステップa)からb)が複数の異なるサンプリングポイントについて繰り返される、請求項2〜9のいずれかに記載の方法。
  11. 前記ステップa)からb)は複数の異なる関連するサンプリングポイントについて繰り返され、各関連するサンプリングポイントは前記デジタルデータ信号(20)に対応する期間に関するタイミングポイントを表す、請求項2〜10のいずれかに記載の方法。
  12. 前記ステップa)は、前記サンプリングポイントにおいて前記デジタルデータ信号(20)から前記値(60A)を導出するステップ(50、60)を含む、請求項2〜11のいずれかに記載の方法。
  13. 前記ステップa)において、前記値(60A)は、好ましくはデジタルサンプリングによって、前記サンプリングポイントにおいて前記デジタルデータ信号(20)の値をサンプリングすること(50、60)によって導出される、請求項2〜12のいずれかに記載の方法。
  14. 前記ステップa)において、前記値は、
    前記デジタルデータ信号(20)を前記サンプリングポイントの閾値(Vth)と比較(50)して、これに対応して比較器出力信号(50A)を提供し、
    前記サンプリングポイントのタイミングポイントにおける前記比較器出力信号(50A)の値を、前記サンプリングポイントにおける前記デジタルデータ信号(20)から導出された値(60A)としてサンプリングする(60)
    ことによって導出される、請求項2〜13のいずれかに記載の方法。
  15. 前記比較するステップ(50)は、
    前記デジタルデータ信号(20)を前記閾値と直接比較する(50)ことと、
    前記デジタルデータ信号(20)の通常の信号を、前記通常の信号に対して相補的である前記デジタルデータ信号(20)の相補信号と比較する(50)こと
    のうち少なくとも1つを含む、請求項14に記載の方法。
  16. 前記閾値(Vth)が前記デジタルデータ信号(20)の電圧レベルに関連することと、
    前記閾値(Vth)が、前記デジタルデータ信号(20)の通常の信号と、前記通常の信号に対して相補的である前記デジタルデータ信号(20)の相補信号との間の差としての差分信号に関連することと
    のうちの少なくとも1つの特徴を有する、請求項1〜15のいずれかに記載の方法。
  17. 前記タイミングポイントが前記デジタルデータ信号(20)に対応する期間に関連付けられることと、
    前記タイミングポイントが前記デジタルデータ信号(20)のテスト時に存在する期間の現在の値に関連付けられることと、
    前記タイミングポイントがある期間のある固定値に関連付けられることと、
    前記タイミングポイントが前記デジタルデータ信号(20)のテスト期間に実質的に対応する期間のある固定値に関連付けられることと、
    前記タイミングポイントが前記デジタルデータ信号(20)の期間の変動と共に変わる期間の現在の値に関連付けられること
    とのうちの少なくとも1つの特徴を有する、請求項1〜16のいずれかに記載の方法。
  18. 前記任意のテスト信号は、
    前記デジタルデータ信号(20)とは別個の信号、
    前記デジタルデータ信号(20)のデータ内容と関連のない信号、
    前記デジタルデータ信号(20)と相互に関連しない信号、
    前記デジタルデータ信号(20)と決定論的な関係がない信号、
    前記デジタルデータ信号(20)とは独立した信号、
    任意のテスト値、
    好ましくは論理HIGH信号と論理LOW信号のうち1つである固定論理値、
    前記デジタルデータ信号(20)の1つの論理レベル、
    擬似ランダムバイナリシーケンスPRBS、
    交番する信号、
    好ましくは論理HIGH信号と論理LOW信号の間で交番する、交番する論理値を有する信号
    のうち少なくとも1つである、請求項1〜17のいずれかに記載の方法。
  19. 前記デジタルデータ信号(20)は論理値が交番する信号であり、前記ステップc)は前記交番する論理値の各値について個別に実行される、請求項3〜18のいずれかに記載の方法。
  20. 前記各サンプリングポイントは、
    閾値(Vth)と、
    前記デジタルデータ信号(20)内のタイミングポイント
    のうち少なくとも1つの特性によって表される、請求項1〜19のいずれかに記載の方法。
  21. 好ましくはデータ記憶媒体に記憶され、コンピュータなどのデータ処理システム上で実行されると請求項1〜20のいずれかに記載の方法を実行するソフトウェアプログラムまたは製品。
  22. 1つまたは複数の異なるサンプリングポイントの各々について、サンプリングポイントにおいてサンプリングされた各値を任意のテスト信号の対応する値と比較することにより、デジタルデータ信号(20)のビットエラーレートの値を決定するように構成されたビットエラーレートユニット(80)を備える、デジタルデータ信号(20)をテストするためのシステム。
  23. サンプリングポイントにおけるデジタルデータ信号(20)から導出された値を任意のテスト信号の対応する値と比較するように構成されたコンパレータ(80)と、
    前記導出された値が前記任意のテスト信号の対応する値と実質的に一致しない場合は、前記ステップa)での比較結果をエラーとして解釈するように構成されたエラー検出器(80)
    を備える、デジタルデータ信号(20)をテストするためのシステム。
  24. 1つまたは複数の異なるサンプリングポイントの各々について、ビット数当たりの、前記エラー検出器が検出したエラーの比を表すビットエラーレートの値を決定するように構成されたビットエラーレートユニット(80)をさらに備える、請求項22または23に記載のシステム。
  25. 前記ビットエラーレートユニット(80)は、前記デジタルデータ信号(20)のシーケンスにおいて、
    前記シーケンス内のビット数と、
    前記シーケンス内で前記エラー検出器が検出したエラーの数と、
    前記エラー検出器がエラーを検出しなかったビットとしての前記シーケンス内のエラーのないビットの数
    のうちの少なくとも1つ、好ましくは2つ、をカウントするように構成されたカウンタを備える、請求項24に記載のシステム。
  26. それぞれのサンプリングポイントにおいて前記デジタルデータ信号(20)の発生の指標を導出するために、ビットエラーレートの決定された値を分析するように構成された分析ユニット(80)をさらに備える、請求項22〜25のいずれかに記載のシステム。
  27. 前記分析ユニットは、
    前記決定されたビットエラーレートの値の推移の差分を、それぞれのサンプリングポイントの1つの特性、好ましくは前記閾値にわたってとるように構成された差分器(または微分器80)を備える、請求項26に記載のシステム。
  28. 前記指標は、発生頻度、発生分布、発生確率のうちの少なくとも1つである、請求項26または27に記載のシステム。
  29. 異なるサンプリングポイントに対して、導出された発生の指標を図的に表すように構成されたグラフィックスユニットをさらに備える、請求項26〜28のいずれかに記載のシステム。
JP2005507530A 2003-08-06 2003-08-06 任意のテスト信号を使用するデジタルデータ信号のテスト Pending JP2007515816A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2003/050365 WO2005015248A1 (en) 2003-08-06 2003-08-06 Digital data signal testing using arbitrary test signal

Publications (1)

Publication Number Publication Date
JP2007515816A true JP2007515816A (ja) 2007-06-14

Family

ID=34129910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005507530A Pending JP2007515816A (ja) 2003-08-06 2003-08-06 任意のテスト信号を使用するデジタルデータ信号のテスト

Country Status (4)

Country Link
EP (1) EP1654548A1 (ja)
JP (1) JP2007515816A (ja)
AU (1) AU2003266412A1 (ja)
WO (1) WO2005015248A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218946A (ja) * 2008-03-11 2009-09-24 Hitachi Ltd 信号再生回路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272756B2 (en) 2005-05-03 2007-09-18 Agere Systems Inc. Exploitive test pattern apparatus and method
US7447965B2 (en) 2005-05-03 2008-11-04 Agere Systems Inc. Offset test pattern apparatus and method
US10171127B2 (en) 2017-05-19 2019-01-01 Rohde & Schwarz Gmbh & Co. Kg Method, system and computer program for synchronizing pseudorandom binary sequence modules

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1241483B1 (en) * 2001-03-16 2004-05-19 Agilent Technologies, Inc. (a Delaware corporation) Bit error rate measurement
US6961317B2 (en) * 2001-09-28 2005-11-01 Agilent Technologies, Inc. Identifying and synchronizing permuted channels in a parallel channel bit error rate tester

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218946A (ja) * 2008-03-11 2009-09-24 Hitachi Ltd 信号再生回路

Also Published As

Publication number Publication date
WO2005015248A1 (en) 2005-02-17
AU2003266412A1 (en) 2005-02-25
EP1654548A1 (en) 2006-05-10

Similar Documents

Publication Publication Date Title
US8374227B2 (en) Digital signal analysis with evaluation of selected signal bits
US6694462B1 (en) Capturing and evaluating high speed data streams
US7656181B2 (en) Apparatus and method for testing circuit characteristics by using eye mask
US20100308856A1 (en) Test apparatus and test method
JP5577035B2 (ja) ローカルに順序付けられたストロービング
EP1241483B1 (en) Bit error rate measurement
US20050075810A1 (en) Spectral jitter analysis allowing jitter modulation waveform analysis
JP2006053140A (ja) 2値サンプリング計測値からのアナログ波形情報
JP2006292749A (ja) ランダムジッタ成分とデターミニスティックジッタ成分の分離
US7069488B2 (en) Signal sampling with sampling and reference paths
JP2007515816A (ja) 任意のテスト信号を使用するデジタルデータ信号のテスト
US20070250279A1 (en) Digital data signal analysis by evaluating sampled values in conjunction with signal bit values
US7610520B2 (en) Digital data signal testing using arbitrary test signal
US6721676B1 (en) Testing of semiconductor device and a fabrication process of a semiconductor device including a testing process
JP2004289388A (ja) アイマスクの範囲外に存在する多値データ信号のエラーを決定する方法及びその装置
JPWO2007091413A1 (ja) 変化点検出回路、ジッタ測定装置、及び試験装置
EP1845385B1 (en) Time interval analysis of digital data
US20040022337A1 (en) Signal sampling with clock recovery
US11624781B2 (en) Noise-compensated jitter measurement instrument and methods
JP2014130095A (ja) 試験装置および試験方法
JP2008267882A (ja) サンプリングされた値を信号ビット値との関連において評価することによるデジタルデータ信号の分析
US20060190793A1 (en) Establishing a reference bit in a bit pattern
JP2002267726A (ja) 信号のレベル判定方法およびその装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020