JP5041070B2 - 受信装置、伝送装置及び伝送方法 - Google Patents

受信装置、伝送装置及び伝送方法 Download PDF

Info

Publication number
JP5041070B2
JP5041070B2 JP2010541939A JP2010541939A JP5041070B2 JP 5041070 B2 JP5041070 B2 JP 5041070B2 JP 2010541939 A JP2010541939 A JP 2010541939A JP 2010541939 A JP2010541939 A JP 2010541939A JP 5041070 B2 JP5041070 B2 JP 5041070B2
Authority
JP
Japan
Prior art keywords
signal
threshold voltage
circuit
receiving
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010541939A
Other languages
English (en)
Other versions
JPWO2010067448A1 (ja
Inventor
雅紀 日下田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2010067448A1 publication Critical patent/JPWO2010067448A1/ja
Application granted granted Critical
Publication of JP5041070B2 publication Critical patent/JP5041070B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534Transition or edge detectors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

この発明は、データ、そのデータに同期するクロックを電圧信号として出力し、その電圧信号をレシーバで検知する受信装置、伝送装置及び伝送方法に関する。
近年、データ伝送方式では、あるデータに対して2本の信号線を使って互いに逆位相の信号を流し、これら1対の電圧の振幅の差分がデータとなるように送受信する差動伝送方式が主流である。例えば、図10に例示するように、差動伝送技術を含む伝送システムでは、CPUとNorth Bridgeとの間での伝送や、North Bridgeとクロスバスイッチとの間での伝送など、主としてLSIチップ間の伝送に使用されるものである。
このような差動伝送方式では、図11に示すように、データ送信部に差動信号を送信してデータを出力するデータドライバを持ち、データ受信部に差動信号を受信してデータを取り出すためのデータレシーバを持つ。また、データ受信部には受信したクロック位相をデータに対して適切な位置に調整するための位相調整回路を持つ。
従来の伝送システムの全体図を図11に示す。同図に示すように、従来の方式では、伝送データおよびデータに同期するクロックがデータ送信部のクロックドライバから電圧信号として出力され、データ受信部のクロックレシーバで検知される。クロックレシーバがクロックを受信すると、クロック位相を後述する再トレーニング動作により決定される位相に調整し、これを受信クロックとしてデータレシーバに入力する。データレシーバでは、入力されたクロックの周期で電圧値を0/1データとして取り込み、回路内部に出力する。
また、データ送信部およびデータ受信部は、一定の頻度で、データ受信部で受信したクロックのエッジ位置が受信データに対して、例えばセットアップ値及びホールド値の要求を満たすような適切な位置になるように既知のデータパターンを用いて位相を調整する再トレーニング動作を行う。図12および図13に再トレーニング動作のフローチャートとタイミングチャートを示す。再トレーニングは、データ送信部およびデータ受信部それぞれの再トレーニング制御部で制御される。
再トレーニング制御部は、通常動作中にタイマーで時間を計測し一定時間経過時に再トレーニング指示信号をアサートする。ここで、タイマーは、データ送信部とデータ受信部で同期しており、データ送信部およびデータ受信部が同じタイミングで再トレーニング動作に移行する。再トレーニング時には、データ受信部の位相調整回路でクロック位相を変更してデータ受信を試み、正しくデータパターンを受けられる位置にクロック位相を固定する。
データレシーバでのデータ受信の様子を図14に示す。受信データは、同図上側に示される波形のように、連続して上下する電圧変化として現れる。この電圧変化に対し、同図下側に示す受信クロックが0から1へと変化する点でデータ取り込みが行われ、データが「0」または「1」に確定する。
この際、データの0/1を決定する基準値は、データレシーバの閾値電圧(Vref)によって決まる。受信した電圧の変化に対して受信クロックの位相が適切に調整されていれば、受信電圧が閾値を通過して十分安定した領域でデータ取り込みが行われ、正しいデータが出力される。
データレシーバでデータ受信に失敗する場合の様子を図15に示す。データ取り込み点が電圧変化の閾値通過点付近に寄っているとデータレシーバはデータ受信に失敗し、誤った値を出力する。
特開2006−50102号公報 国際公開第2004/088913号パンフレット
上記した従来の伝送方式では、クロックとデータの位相関係を検出する手段がなく、正しくデータを受信しているかどうかを確認できないという課題があった。また、受信用クロックの位相調整に失敗してデータ取り込み位置が不適切にデータ端に寄っているような場合に、これを検知できないという課題があった。
そこで、この発明は、上述した従来技術の課題を解決するためになされたものであり、データ受信回路について、データ取り込み位置がデータ端に接近した場合にこれを検知することを目的とする。
上述した課題を解決し、目的を達成するため、この装置は、異なる受信能力を持つ複数のデータレシーバを保持し、各データレシーバを用いてデータを受信し、各データレシーバから出力される出力信号が同一の出力信号であるかを比較することを特徴とする。
開示の装置は、データ受信回路について、データ取り込み位置がデータ端に接近した場合にこれを検知することができるという効果を奏する。
図1は、実施例1に係るデータ伝送装置の原理を説明するための図である。 図2は、実施例1に係るデータ伝送装置の構成を示すブロック図である。 図3は、データ受信動作(正常時)について説明するための図である。 図4は、データ受信動作(アラーム通知時)について説明するための図である。 図5は、再トレーニング動作タイミングについて説明するための図である。 図6は、実施例1に係るデータ伝送装置の再トレーニング処理の手順を説明するためのフローチャートである。 図7は、実施例1に係るデータ伝送装置の比較処理の手順を説明するためのフローチャートである。 図8は、実施例2に係るデータ伝送装置の構成を示すブロック図である。 図9は、閾値電圧切替え動作タイミングについて説明するための図である。 図10は、差動伝送方式が適用される伝送システムの一例を示す図である。 図11は、従来技術を用いたデータ伝送装置の構成を示す図である。 図12は、従来技術の再トレーニング動作を説明するための図である。 図13は、従来技術の再トレーニング動作タイミングを説明するための図である。 図14は、従来技術のデータ受信動作(正常時)を説明するための図である。 図15は、従来技術のデータ受信動作(失敗時)を説明するための図である。
符号の説明
1、1a データ伝送装置
10 データ送信部
11 データドライバ
12 クロックドライバ
13 送信部再トレーニング制御部
20 データ受信部
21a〜21d データレシーバ
22 比較部
23 アラーム信号生成部
24 受信部再トレーニング制御部
25 位相調整部
26 クロックレシーバ
27 データ処理部
28 閾値電圧選択部
以下に添付図面を参照して、開示の受信装置、伝送装置及び伝送方法の実施例を詳細に説明する。
以下の実施例では、実施例1に係るデータ伝送装置の原理、データ伝送装置の構成および処理の流れを順に説明し、最後に実施例1による効果を説明する。
[実施例1に係るデータ伝送装置の原理]
まず、図1を用いて、実施例1に係るデータ伝送装置の原理を説明する。図1は、実施例1に係るデータ伝送装置の原理を説明するための図である。
実施例1のデータ伝送装置1では、伝送データおよびデータに同期するクロックを電圧信号としてデータ受信部20に出力するデータ送信部10と、データ送信部10から送信された伝送データおよびデータに同期するクロックを受信するデータ受信部20を有することを概要とする。
このような構成のもと、データ伝送装置1は、図1に示すように、通常の受信回路として使用するデータレシーバ「1」の他に、通常よりも高い閾値電圧を持つレシーバ「2」、通常よりも低い閾値電圧を持つレシーバ「3」をデータ受信部20に並列に設け、データレシーバ「1」〜「3」の3個全てによりデータ受信してこれらの出力を比較する。
そして、データ伝送装置1は、3個のデータレシーバが同じ値を出力する場合には、十分位相に余裕があると判断し通常動作を続ける。一方、データ伝送装置1は、閾値電圧の高いもの、または、閾値電圧の低いもののどちらかが他の2つと異なる値を返した場合には、クロックエッジ−データエッジ間の位相差が少ないと判断して、警告を発するアラーム信号を通知する。
具体的には、データ伝送装置1は、各データレシーバが出力する値を比較部22が比較し、データレシーバ21a〜21cから受信した出力信号を比較し、全ての出力信号が0または1であるか判定する。その結果、データ伝送装置1の比較部22は、3個のレシーバの出力信号が全て「0」または全て「1」のいずれかでない場合に、警告に係るアラーム信号が「1」となる。
このように、データ伝送装置1は、受信データのエッジとクロックのエッジが接近した場合に、これを検出することができ、データ受信に失敗する前に動作停止してデータ化けを防ぐことが可能である。また、位相調整を再実行して適切な受信状態をするなどの制御ができ、データ伝送時の信頼性が向上する。
[データ伝送装置の構成]
次に、図2〜図6を用いて、図1に示したデータ伝送装置1の構成を説明する。図2は、実施例1に係るデータ伝送装置1の構成を示すブロック図である。図3は、データ受信動作(正常時)について説明するための図である。図4は、データ受信動作(アラーム通知時)について説明するための図である。図5は、再トレーニング動作タイミングについて説明するための図である。図6は、実施例1に係るデータ伝送装置の再トレーニング処理の手順を説明するためのフローチャートである。
同図に示すように、このデータ伝送装置1は、データ送信部10およびデータ受信部20を有し、信号線を介してデータ送信部10とデータ受信部20とが接続される。以下にこれらの各部の処理を説明する。
データ送信部10は、伝送データおよびデータに同期するクロックを電圧信号としてデータ受信部20に出力するが、特に、データドライバ11、クロックドライバ12および送信部再トレーニング制御部13を有する。
データドライバ11は、送信しようとする伝送データを差動信号に変換し、一対の信号線に出力する。そして、データドライバ11は、伝送データをデータ受信部20のデータレシーバ21a〜21cに送信する。
クロックドライバ12は、伝送データに同期するクロック信号を差動信号に変換し、1対の信号線に出力する。そして、クロックドライバ12は、クロック信号をデータ受信部20のクロックレシーバ26に送信する。
送信部再トレーニング制御部13は、一定時間ごとに再トレーニング指示信号を出力し、再トレーニング動作の開始または終了を制御する。
データ受信部20は、データ送信部20から送信された伝送データおよびデータに同期するクロックを受信するが、特に、データレシーバ21a〜21c、比較部22、アラーム信号生成部23、受信部再トレーニング制御部24、位相調整部25、クロックレシーバ26、データ処理部27を有する。
データレシーバ21a〜21cは、それぞれ異なる受信能力を持つデータレシーバであって、データドライバから送信される伝送データを受信する。具体的には、データレシーバ21a〜21cは、1対の信号線に表れる電圧変化の差分を取り、データとして復元する。この際、データレシーバ21a〜21cには、後述するクロックレシーバ26によって受信されたクロック信号を位相調整部25が伝送データに対して適切な位相に調整したクロックと、電圧値を0/1に変換する基準電圧(閾値電圧)とを入力する必要がある。
ここで、各データレシーバ21a〜21cの閾値電圧について、それぞれ説明する。データレシーバ21aは、データ受信のために適切に調整される閾値電圧(従来技術で入力するものと同様の閾値電圧)Vrefで駆動してデータ受信を行う。また、データレシーバ21bは、データレシーバ21aの閾値電圧よりもわずかに高い閾値電圧VHで駆動してデータ受信を行う。また、データレシーバ21cは、データレシーバ21aの閾値電圧よりもわずかに低い閾値電圧VLで駆動してデータ受信を行う。
ここで、図3および図4を用いて、各データレシーバのデータ受信時の動作について説明する。図3に示すように、各データレシーバ21a〜21cは、正常なデータ受信状態では、どのデータレシーバも閾値電圧を超えて安定した電圧を検知し、同じ値を出力する。この状態では、後述するアラーム信号生成部23は、「0」を出力する。
一方、図4に示すように、各データレシーバ21a〜21cは、クロックがデータ端に寄っている場合には、データレシーバ21bまたは21cが閾値電圧をまたいでデータを取り込むため、他2つのデータレシーバとは異なる値を比較部22に出力する。この状態では、アラーム信号生成部23は、「1」を出力し、クロックがデータ端付近にいることを検知できる。
その後、各データレシーバ21a〜21cは、データの復元を行った後、復元されたデータを比較部22に対して入力する。また、データレシーバ21aは、復元されたデータをデータ処理部27に対しても入力する。
比較部22は、各データレシーバから出力される出力信号が同一の出力信号であるかを比較する。具体的には、比較部22は、データレシーバ21a〜21cから受信した出力信号を比較し、全ての出力信号が0または1であるか判定して、判定結果をアラーム信号生成部23に通知する。
アラーム信号生成部23は、各データレシーバから出力される出力信号が同一の出力信号でない場合には、警告としてのアラーム信号を生成する。具体的には、アラーム信号生成部23は、比較部22から判定結果を受信し、データレシーバ21a〜21cの出力信号が全て0または1であると判定された場合には、送信部再トレーニング制御部23および受信部再トレーニング制御部24に「0」を入力する。
また、アラーム信号生成部23は、データレシーバ21a〜21cの出力信号が全て0または1でないと判定された場合には、送信部再トレーニング制御部23および受信部再トレーニング制御部24に「1」(つまり、アラーム信号)を入力する。
つまり、アラーム信号生成部23がアラーム信号として「1」を出力すると、データ送信部10およびデータ受信部20それぞれの再トレーニング制御部13、24は、通常の再トレーニングの周期に関係なく緊急の再トレーニングを即時に実行する。このプロセスによって、データ受信に失敗し回路が誤動作する危険を事前に検知し、対処として再トレーニングを行うことでこれを回避することが可能になる。
受信部再トレーニング制御部24は、一定時間ごとに再トレーニング指示信号を位相調整部25に出力し、再トレーニング動作の開始または終了を制御する。また、受信部再トレーニング制御部24は、アラーム信号生成部23からのアラーム信号を受信した場合にも、緊急の再トレーニングを実行するように制御する。
ここで、図5を用いて、アラーム信号による制御を含めた再トレーニング動作のタイミングについて説明する。同図に示すように、データ送信部10およびデータ受信部20の再トレーニング制御部13、24は、通常時は従来技術と同様にタイマーで時間計測して一定時間ごとに再トレーニングを行うが、アラーム生成部23からのアラーム信号を受信すると、時間に関係なく再トレーニングを実行する。再トレーニング制御部13、24は、トレーニング完了後、タイマーを初期化して一定時間ごとの再トレーニング処理に戻る。
位相調整部25は、受信したクロックのエッジ位置が受信データの中央に合うように、クロック位相を調整する。具体的には、位相調整部25は、クロックレシーバ26から出力されたクロックのクロック位相を、セットアップ値及びホールド値の要求を満たすように、クロックのエッジ位置が例えば受信データの中央に合うように調整し、各データレシーバ21a〜21cにそれぞれ入力する。
クロックレシーバ26は、1対の信号線に表れる電圧変化の差分を取り、クロックとして復元する。データ処理部27は、データレシーバ21aの出力を用いて、演算処理やデータを記憶する処理などを行う。
[データ伝送装置による処理]
次に、図6および図7を用いて、実施例1に係るデータ伝送装置1による処理を説明する。図6は、実施例1に係るデータ伝送装置の再トレーニング処理の手順を説明するためのフローチャートである。図7は、実施例1に係るデータ伝送装置の比較処理の手順を説明するためのフローチャートである。
図6に示すように、データ伝送装置1は、最初にタイマーの値をMAX値に設定し(ステップS101)、設定された値からタイマーを1ずつ減算していく(ステップS102)。そして、データ伝送装置1は、各データレシーバから出力される出力信号が同一の出力信号であるかを比較する比較処理(後に図7を用いて詳述)を行う(ステップS103)。その後、データ伝送装置1は、比較処理の結果、アラーム信号生成部23からアラーム信号「1」が出力されると(ステップS104否定)、時間に関係なく再トレーニングを実行する(ステップS106)。
また、データ伝送装置1は、アラーム信号生成部23からアラーム信号「0」が出力された場合には(ステップS104肯定)、タイマーが0であるか判定する(ステップS105)。その結果、データ伝送装置1は、タイマーが0でない場合には(ステップS105否定)、S102に戻って、タイマーの値を減算する処理を繰り返す。
また、データ伝送装置1は、タイマーが0である場合には(ステップS105肯定)、一定時間が経過したこととして、再トレーニングを実行する(ステップS106)。その後、データ伝送装置1は、タイマーの値をMAX値に戻して(ステップS107)、S102に戻り上記処理を繰り返す。
続いて、図7を用いて、データ伝送装置1の比較処理について説明する。同図に示すように、データ伝送装置1は、各データレシーバ21a〜21cがデータドライバ11から送信される伝送データを受信すると(ステップS201)、各データレシーバから出力される出力信号が同一の出力信号であるかを比較する(ステップS202)。
その結果、データ伝送装置1は、各データレシーバから出力される出力信号が同一の出力信号でない場合には(ステップS203否定)、アラーム信号生成部23からアラーム信号「1」が出力される(ステップS204)。また、データ伝送装置1は、各データレシーバから出力される出力信号が同一の出力信号である場合には(ステップS203肯定)、アラーム信号「1」を出力せずに、処理を終了する。
[実施例1の効果]
上述してきたように、データ伝送装置1は、異なる受信能力を持つ複数のデータレシーバ21a〜21cを保持し、各データレシーバ21a〜21cを用いてデータを受信し、各データレシーバ21a〜21cから出力される出力信号が同一の出力信号であるかを比較する。このため、データ受信回路について、データ取り込み位置がデータ端に接近した場合にこれを検知することが可能である。
また、実施例1によれば、データ伝送装置1は、各データレシーバ21a〜21cから出力信号が同一の出力信号でない場合には、警告としてのアラーム信号を生成し、アラーム信号が生成された場合には、位相を調整する再トレーニングを実行する。このため、受信データのエッジとクロックのエッジが接近した場合に、位相調整を再実行して適切な受信状態をするなどの制御ができ、データ伝送時の信頼性を向上することが可能である。さらに、検知結果をアラーム信号として制御に使用することで、データ受信失敗による誤動作を未然に防止することが可能となる。
異なる受信能力を持つ複数のデータレシーバ21a〜21cとして、所定の閾値電圧で駆動するデータレシーバ21aと、所定の閾値電圧よりも高い閾値電圧で駆動するデータレシーバ21bと、所定の閾値電圧よりも低い閾値電圧で駆動するデータレシーバ21cとを用いてデータを受信する。このため、データ受信回路について、データ取り込み位置がデータ端に接近した場合にこれを適切に検知することが可能である。
ところで、上記の実施例1では、データレシーバの閾値電圧を固定する場合を説明したが、本実施例はこれに限定されるものではなく、データレシーバの閾値電圧を選択的に設定するようにしてもよい。
そこで、以下の実施例2では、データレシーバを2つ有し、データレシーバの閾値電圧を選択的に設定する場合として、図8および図9を用いて、実施例2におけるデータ伝送装置1aの構成および処理について説明する。図8は、実施例2に係るデータ伝送装置の構成を示すブロック図である。図9は、閾値電圧切替え動作タイミングについて説明するための図である。
図8に示すように、データ伝送装置1aでは、データレシーバ21dの閾値電圧を選択して設定する閾値電圧選択部28を新たに有する。また、データ伝送装置1aでは、データ受信部20のデータレシーバを2個とし、データレシーバ21aに従来技術相当のデータ受信に適した閾値電圧を設定し、データレシーバ21dにデータレシーバ21aよりもわずかに高い閾値電圧またはわずかに低い閾値電圧のいずれかを選択して設定する。
また、データ伝送装置1aでは、データレシーバ21a、21dの後段に設けられた比較部22が各データレシーバ21a、21dの出力信号を比較し、値が異なる場合には、アラーム信号生成部23がアラーム信号を出力する。上記以外の点については、実施例1と同等である。
データレシーバ21dは、データレシーバ21aの閾値電圧よりもわずかに高い閾値電圧VH、または、わずかに低い閾値電圧VLのいずれかで駆動してデータ受信を行う。閾値電圧選択部28は、データレシーバ21dに設定する閾値電圧として、閾値電圧VHまたは閾値電圧VLのいずれかを選択する。
アラーム信号生成部23は、実施例1と同様に、各データレシーバから出力される出力信号が同一の出力信号でない場合には、アラーム信号を生成するとともに、実施例2では、データレシーバ21dの閾値電圧切替え時には、誤動作を防ぐためにアラーム信号生成処理をOFFにする処理を行う。
ここで、図9を用いて、データレシーバ21dの閾値電圧設定に関する動作タイミングを説明する。同図に例示するように、再トレーニング完了から次回開始までの間、データレシーバ21dは、前半に閾値電圧としてVHを、後半にVLを選択して動作する。これにより、データレシーバ21dでは、実施例1のデータレシーバ21b、21cによる検出動作を1つのデータレシーバで巡回して行うことができる。
なお、この方式では、どの時点においてもVHまたはVLどちらか一方でしか検出を行わないため、データの立上り/立下りのいずれかでしかチェックを行っていないことになり、検出性能は低下する。しかし、本来アラーム通知から実際にデータ受信に失敗して誤動作を起こすまでは時間的に余裕があるため、本実施例の手法でも実用には問題ない。
このように、実施例2によれば、データ伝送装置1aは、異なる受信能力を持つ複数のデータレシーバとして、所定の閾値電圧で駆動するデータレシーバ21aと、所定の閾値電圧よりも高い閾値電圧または所定の閾値電圧よりも低い閾値電圧のいずれかが選択して設定されるデータレシーバ21dとを用いてデータを受信する。このため、データ伝送装置1aは、データレシーバを減らすことで、データ受信部の回路素子の物量を削減することが可能である。特に、送受信するデータ線が1本ではなく複数本ある場合には、この削減効果はより大きい。
さて、これまで本実施例について説明したが、開示の受信装置、伝送装置及び伝送方法は上述した実施例以外にも、種々の異なる形態にて実施されてよいものである。そこで、以下では実施例3として本発明に含まれる他の実施例を説明する。
システム構成等
また、図示した各装置の各構成要素は機能概念的なものであり、必ずしも物理的に図示の如く構成されていることを要しない。すなわち、各装置の分散・統合の具体的形態は図示のものに限られず、その全部または一部を、各種の負荷や使用状況などに応じて、任意の単位で機能的または物理的に分散・統合して構成することができる。例えば、比較部22とアラーム信号生成部23を統合してもよい。さらに、各装置にて行なわれる各処理機能は、その全部または任意の一部が、CPUおよび当該CPUにて解析実行されるプログラムにて実現され、あるいは、ワイヤードロジックによるハードウェアとして実現され得る。
また、本実施例において説明した各処理のうち、自動的におこなわれるものとして説明した処理の全部または一部を手動的におこなうこともでき、あるいは、手動的におこなわれるものとして説明した処理の全部または一部を公知の方法で自動的におこなうこともできる。この他、上記文書中や図面中で示した処理手順、制御手順、具体的名称、各種のデータやパラメータを含む情報については、特記する場合を除いて任意に変更することができる。

Claims (11)

  1. 第1の信号を受信し、当該第1の信号が所定の閾値電圧を超えたか否かを示す第2の信号を出力する第1の受信回路と、
    前記第1の受信回路と同じタイミングで前記第1の信号を受信し、当該第1の信号が前記所定の閾値電圧とは異なる閾値電圧を超えたか否かを示す第3の信号を出力する第2の受信回路と、
    前記第1の受信回路が出力する第2の信号と前記第2の受信回路が出力する第3の信号を比較する比較回路と、
    前記比較回路による比較結果に応じて、前記第1及び第2の受信回路とが前記第1の信号を受信するタイミングを調整する調整回路と
    を有することを特徴とする受信装置。
  2. 調整回路は、前記比較回路による比較の結果、前記第1の受信回路が出力する第2の信号と前記第2の受信回路が出力する第3の信号が同一ではない場合には、記第1及び第2の受信回路が前記第1の信号を受信するタイミングを調整するとを特徴とする請求項1記載の受信装置。
  3. 前記第1の受信回路は、所定の閾値電圧で駆動される受信回路であり、
    前記第2の受信回路は、前記所定の閾値電圧よりも高い閾値電圧で駆動される受信回路であることを特徴とする請求項1又は2記載の受信装置。
  4. 前記第1の受信回路は、所定の閾値電圧で駆動される受信回路であり、
    前記第2の受信回路は、前記所定の閾値電圧よりも低い閾値電圧で駆動される受信回路であることを特徴とする請求項1又は2記載の受信装置。
  5. 前記第1の受信回路は、所定の閾値電圧で駆動される受信回路であり、
    前記第2の受信回路は、前記所定の閾値電圧よりも高い閾値電圧で駆動される受信回路又は前記所定の閾値電圧よりも低い閾値電圧で駆動される受信回路が選択されて、前記第1の信号を受信して前記第3の信号を出力する特徴とする請求項1又は2記載の受信装置。
  6. 第1の信号を送信する送信装置と、伝送路を介して前記第1の信号を受信する受信装置を有する伝送装置において、
    前記送信装置は、
    前記第1の信号を送信する送信回路を有し、
    前記受信装置は、
    前記第1の信号を受信し、当該第1の信号が所定の閾値電圧を超えたか否かを示す第2の信号を出力する第1の受信回路と、
    前記第1の受信回路と同じタイミングで前記第1の信号を受信し、当該第1の信号が前記所定の閾値電圧とは異なる閾値電圧を超えたか否かを示す第3の信号を出力する第2の受信回路と、
    前記第1の受信回路が出力する第2の信号と前記第2の受信回路が出力する第3の信号を比較する比較回路と、
    前記比較回路による比較結果に応じて、前記第1及び第2の受信回路とが前記第1の信号を受信するタイミングを調整する調整回路とを有することを特徴とする伝送装置。
  7. 前記伝送装置において、調整回路は、前記比較回路による比較の結果、前記第1の受信回路が出力する第2の信号と前記第2の受信回路が出力する第3の信号が同一ではない場合には、記第1及び第2の受信回路が前記第1の信号を受信するタイミングを調整するとを特徴とすることを特徴とする請求項6記載の伝送装置。
  8. 前記受信装置において、
    前記第1の受信回路は、所定の閾値電圧で駆動される受信回路であり、
    前記第2の受信回路は、前記所定の閾値電圧よりも高い閾値電圧で駆動される受信回路であることを特徴とする請求項6又は7記載の伝送装置。
  9. 前記受信装置において、
    前記第1の受信回路は、所定の閾値電圧で駆動される受信回路であり、
    前記第2の受信回路は、前記所定の閾値電圧よりも低い閾値電圧で駆動される受信回路であることを特徴とする請求項6又は7記載の伝送装置。
  10. 前記受信装置において、
    前記第1の受信回路は、所定の閾値電圧で駆動される受信回路であり、
    前記第2の受信回路は、前記所定の閾値電圧よりも高い閾値電圧で駆動される受信回路又は前記所定の閾値電圧よりも低い閾値電圧で駆動される受信回路が選択されて、前記第1の信号を受信して前記第3の信号を出力する特徴とする請求項6又は7記載の伝送装置。
  11. 第1の信号を送信する送信装置と、伝送路を介して前記第1の信号を受信する受信装置を有する伝送装置の伝送方法において、
    前記送信装置が有する送信回路が、前記第1の信号を送信するステップと、
    前記受信装置が有する第1の受信回路が、前記第1の信号を受信し、当該第1の信号が所定の閾値電圧を超えたか否かを示す第2の信号を出力するステップと、
    前記受信装置が有する第2の受信回路が、前記第1の受信回路と同じタイミングで前記第1の信号を受信し、当該第1の信号が前記所定の閾値電圧とは異なる閾値電圧を超えたか否かを示す第3の信号を出力するステップと、
    前記受信装置が有する比較回路が、前記第1の受信回路が出力する第2の信号と前記第2の受信回路が出力する第3の信号を比較するステップと、
    前記受信装置が有する調整回路が、前記比較回路による比較結果に応じて、前記第1及び第2の受信回路とが前記第1の信号を受信するタイミングを調整する調整ステップを有することを特徴とする伝送方法。
JP2010541939A 2008-12-11 2008-12-11 受信装置、伝送装置及び伝送方法 Expired - Fee Related JP5041070B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/072567 WO2010067448A1 (ja) 2008-12-11 2008-12-11 受信装置、伝送装置及び伝送方法

Publications (2)

Publication Number Publication Date
JPWO2010067448A1 JPWO2010067448A1 (ja) 2012-05-17
JP5041070B2 true JP5041070B2 (ja) 2012-10-03

Family

ID=42242459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010541939A Expired - Fee Related JP5041070B2 (ja) 2008-12-11 2008-12-11 受信装置、伝送装置及び伝送方法

Country Status (4)

Country Link
US (1) US8391436B2 (ja)
EP (1) EP2375621A4 (ja)
JP (1) JP5041070B2 (ja)
WO (1) WO2010067448A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10305671B2 (en) * 2015-05-21 2019-05-28 Cirrus Logic, Inc. Synchronous differential signaling protocol
US9602317B1 (en) * 2015-10-12 2017-03-21 Qualcomm Incorporated Apparatus and method for combining currents from passive equalizer in sense amplifier
US10447461B2 (en) * 2015-12-01 2019-10-15 Infineon Technologies Austria Ag Accessing data via different clocks
US9742549B1 (en) * 2016-09-29 2017-08-22 Analog Devices Global Apparatus and methods for asynchronous clock mapping
US10305495B2 (en) * 2016-10-06 2019-05-28 Analog Devices, Inc. Phase control of clock signal based on feedback
EP3809610B1 (en) * 2018-07-11 2024-03-27 Huawei Technologies Co., Ltd. Signal generation device, method, and system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08265375A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd 識別回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823360A (en) * 1988-02-12 1989-04-18 Northern Telecom Limited Binary data regenerator with adaptive threshold level
DE19717643C2 (de) * 1997-04-25 1999-02-25 Siemens Ag Verfahren und Anordnung zur Regelung der Entscheiderschwelle und des Abtastzeitpunktes eines Datenregenerators
JP3221401B2 (ja) * 1998-06-15 2001-10-22 日本電気株式会社 光信号監視方法及び装置
US6178213B1 (en) * 1998-08-25 2001-01-23 Vitesse Semiconductor Corporation Adaptive data recovery system and methods
JP3652995B2 (ja) * 2001-03-16 2005-05-25 日本電気株式会社 クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム
WO2004088913A1 (ja) * 2003-03-31 2004-10-14 Fujitsu Limited 位相比較回路及びクロックリカバリ回路
US7406135B2 (en) * 2004-06-22 2008-07-29 International Business Machines Corporation Reducing power consumption in signal detection
JP4456432B2 (ja) 2004-08-02 2010-04-28 富士通株式会社 基準信号を用いて同期伝送を行う装置および方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08265375A (ja) * 1995-03-20 1996-10-11 Fujitsu Ltd 識別回路

Also Published As

Publication number Publication date
WO2010067448A1 (ja) 2010-06-17
US8391436B2 (en) 2013-03-05
EP2375621A4 (en) 2012-05-02
EP2375621A1 (en) 2011-10-12
US20110228827A1 (en) 2011-09-22
JPWO2010067448A1 (ja) 2012-05-17

Similar Documents

Publication Publication Date Title
JP5041070B2 (ja) 受信装置、伝送装置及び伝送方法
JP4641900B2 (ja) 半導体装置及びテスト方法
US6370200B1 (en) Delay adjusting device and method for plural transmission lines
US20090024888A1 (en) Semiconductor device
JP5835464B2 (ja) 情報処理装置及び情報処理装置制御方法
US7902918B2 (en) Demodulation apparatus, test apparatus and electronic device
US20020130695A1 (en) System and method for dynamically controlling an integrated circuit's clock
US9632139B2 (en) IO pad circuitry with safety monitoring and control for integrated circuits
JP2007110755A (ja) A/d変換装置
JP2007233573A (ja) 電子制御装置
JP2008288926A (ja) 電子機器
US8908782B2 (en) Method and apparatus for checking asynchronous transmission of control signals
US9274170B2 (en) Semiconductor device
US11140002B2 (en) Method for switching off a communication and corresponding communication system
TWI511011B (zh) 用於偵測觸控面板雜訊以及執行訊號控制的方法及控制器
JP4067729B2 (ja) アナログ・マルチプレクサの故障検出装置
JP4556488B2 (ja) resync装置
JP2010256091A (ja) 調整装置、調整方法および試験装置
US20110001739A1 (en) Display apparatus and method of testing the same
JP4542829B2 (ja) 二重系自動切替装置
KR100630747B1 (ko) 반도체 메모리 장치 및 그 구동방법
WO2010087009A1 (ja) 電子デバイス、試験装置および試験方法
US9582109B2 (en) Method for detecting touch panel noise and performing signal control and associated controller
KR101464134B1 (ko) 직렬 인터페이스로 입력되는 신호를 위한 잡음 감지 장치 및 그 잡음 감지 방법
US20040239376A1 (en) Continuously retraining sampler and method of use thereof

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120625

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees