JP3652995B2 - クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム - Google Patents
クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム Download PDFInfo
- Publication number
- JP3652995B2 JP3652995B2 JP2001076455A JP2001076455A JP3652995B2 JP 3652995 B2 JP3652995 B2 JP 3652995B2 JP 2001076455 A JP2001076455 A JP 2001076455A JP 2001076455 A JP2001076455 A JP 2001076455A JP 3652995 B2 JP3652995 B2 JP 3652995B2
- Authority
- JP
- Japan
- Prior art keywords
- level
- identification
- input data
- data signal
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/063—Setting decision thresholds using feedback techniques only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/60—Receivers
- H04B10/66—Non-coherent receivers, e.g. using direct detection
- H04B10/69—Electrical arrangements in the receiver
- H04B10/695—Arrangements for optimizing the decision element in the receiver, e.g. by using automatic threshold control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Description
【０００１】
【発明の属する技術分野】
本発明は、識別電圧付与機能付きクロックデータ再生回路において、クロックデータ再生回路に最適な識別電圧を与える制御回路と識別電圧制御方法及び識別電圧制御プログラムに関する。
【０００２】
【従来の技術】
昨今の、光アンプやＷＤＭ（波長多重伝送）を含む光伝送系においては、従来の光伝送系に比べて、光受信波形を劣化させる要因が増えてきた。例として、光ファイバアンプが発生するASE（amplified spontaneous emission）に起因する雑音の累積、光ファイバ内の光信号パワーの増大によりその影響が顕著になった光ファイバの分散や非線形効果による波形劣化、波長多重伝送における隣接チャネルからのクロストーク等が上げられる。
【０００３】
送信直後の光受信波形は、図１９に示すように、光入力データ信号を１又は０に確実に識別できる領域、アイ開口部が大きいが、600ｋｍ伝送後の光受信波形は、図２５に示すように、アイ開口部が非常に小さくなる。
【０００４】
このような光受信波形の劣化があっても、受信回路の識別回路は、最適な識別を行うことが要求される。光受信波形のアイ開口部は、受光電力によって異なるので、光受信波形の１又は０を識別する識別位置の最適値は、受光電力によって異なるものであるが、従来の光伝送路では、光受信波形の劣化に対して識別位置の余裕が比較的あり、製品出荷時にメーカにより調整された値に固定されていても、実用上あまり問題とならなかった。
【０００５】
【発明が解決しようとする課題】
しかしながら、光アンプやＷＤＭ（波長多重伝送）を含む光伝送系では、上述のように光受信波形を劣化させる要因が増えたため、従来のように識別位置を固定された識別回路では、エラーレート特性の曲がり（フロア）が生じ、伝送路品質を確保することが困難となる（図２６上）。
【０００６】
また、このような状況に鑑み、ハードウェア的に識別位置を最適に制御する識別回路が種々考えられているが、演算処理されるため回路パラメータの設計を緻密に行う必要があり、また、あまりきめこまかい制御ができないという欠点があった。
【０００７】
本発明の目的は、このような欠点を克服するため、識別電圧制御回路にデジタル演算処理を用いることにより、各受光レベルで識別位置を最適に制御することができ、識別点が固定されていた従来の識別回路に比べてエラーレート特性が改善され、フロアーを生じることがなくなる識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案することにある。
【０００８】
本発明の第２の目的は、アイ開口部の内縁を検出することにより、中央識別点を最適位置に制御することができる識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案することにある。
【０００９】
本発明の第３の目的は、エラーカウント部の計測結果をもとに計測時間を調整しているので、計測精度を上げることができ、また、悪い状態からすばやく脱出することができる識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案することにある。
【００１０】
本発明の第４の目的は、計測したエラーの数に応じて、計測時間を変更するので、いたずらに大規模なカウンタを用いる必要がない識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案することにある。
【００１３】
請求項１の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００１４】
請求項２の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００１５】
請求項３の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００１６】
請求項４の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させる過程を含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００１９】
請求項５の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動し、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００２０】
請求項６の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００２１】
請求項７の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００２２】
請求項８の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００２５】
請求項９の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動し、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００２６】
請求項１０の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００２７】
請求項１１の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００２８】
請求項１２の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００３１】
請求項１３の本発明は、コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする。
【００３２】
請求項１４の本発明は、コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする。
【００３３】
請求項１５の本発明は、コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする。
【００３４】
請求項１６の本発明は、コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ過程を含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする。
【００３７】
請求項１７の本発明は、光入力信号を電気信号に変換して入力データ信号として出力する光／電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動し、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００３８】
請求項１８の本発明は、光入力信号を電気信号に変換して入力データ信号として出力する光／電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００３９】
請求項１９の本発明は、光入力信号を電気信号に変換して入力データ信号として出力する光／電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００４０】
請求項２０の本発明は、光入力信号を電気信号に変換して入力データ信号として出力する光／電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００４１】
請求項２１の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数に応じた電圧を生成するＤ／Ａ変換部と、前記エラー数に応じた電圧に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点に対応する電圧を、各識別点の幅を変化させながら出力する演算部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００４２】
請求項２２の本発明の識別電圧制御回路は、前記演算部は、Ｈレベルエラー数に対応する電圧とＬレベルエラー数に対応する電圧の差電圧に比例する電圧を中央識別点に対応する電圧として与える第１の演算増幅器と、ＨＬレベルエラー数に対応する電圧に逆比例した電圧を上識別点に対応する電圧とし、ＨＬレベルエラー数に対応する電圧に比例した電圧を下識別点に対応する電圧として与える第２の演算増幅器を備えることを特徴とする。
【００４３】
請求項２３の本発明の識別電圧制御回路は、前記演算部は、前記Ｈレベル近傍の上識別点に対応する電圧とＬレベル近傍の下識別点に対応する電圧を任意の分圧比で分圧して前記中央識別点に対応する電圧を出力する分圧器を備えることを特徴とする。
【００４４】
請求項２４の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数に応じた電圧を生成するＤ／Ａ変換部と、前記エラー数に応じた電圧に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点に対応する電圧を、各識別点の幅を変化させながら、前記上下各識別点及び中央識別点の間隔保持をしたままで３識別点を同時に動かして出力する演算部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００５５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００５６】
図１は、本発明の第１の実施の形態による識別電圧付加機能付きＣＤＲの識別電圧制御回路の構成を示すブロック図である。
【００５７】
図１において、１００は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するＣＤＲ（clock and data recovery：クロックデータ再生回路）に識別電圧を付与する機能が追加された識別電圧付加機能付きＣＤＲであり、１０は、識別電圧付与機能付きＣＤＲ１００において、制御アルゴリズムによりＣＤＲに最適な識別電圧を与える識別電圧制御回路である。
【００５８】
識別電圧付加機能付きＣＤＲ１００は、従来から提供されているものであり、その構成例を図２に示す。この識別電圧付加機能付きＣＤＲ１００においては、エラーの検出は、隣り合う識別点における識別結果の一致不一致を排他論理和で判定し、不一致であればエラーパルスを出力する。
【００５９】
識別電圧制御回路１０は、エラーカウント部２０、演算処理回路３１を有する演算処理部３０、計測時間設定部４０、Ｄ／Ａ変換部５０とで構成される。
【００６０】
エラーカウント部２０は、Ｈレベルエラーカウンタ２１とＬレベルエラーカウンタ２２とを備えており、識別電圧付加機能付きＣＤＲ１００からの、Ｈレベル近傍のエラーパルス（以下Ｈレベルエラーパルス）とＬレベル近傍のエラーパルス（以下Ｌレベルエラーパルス）を各々Ｈレベルエラーカウンタ２１とＬレベルエラーカウンタ２２で計数する。
【００６１】
演算処理部３０の演算処理回路３１は、Ｈレベルエラーパルス数とＬレベルエラーパルスに応じて、以下の過程を実行する。
（１）Ｈレベル近傍の識別点（上識別点）と中央識別点又は、Ｌレベル近傍の識別点（下識別点）幅を変化させる過程
（２）上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程
（３）計数したエラーの数に応じて、計数時間を変化させる過程を１つ又は複数組み合わせて実行する。
【００６２】
計測時間設定部４０は、Ｈレベルエラーパルス数とＬレベルエラーパルス数に応じて、エラーカウント部の計数時間を最適な計測時間に設定する。
【００６３】
Ｄ／Ａ変換部５０は、演算処理部から出力される上識別点電圧Ｖｍと中央識別点電圧Ｖthと下識別点電圧Ｖｓをそれぞれアナログ電圧に変換する。このＤ／Ａ変換部５０は、上識別点電圧Ｖｍをアナログ電圧に変換するＤ／Ａ変換回路５１と、中央識別点Ｖthアナログ電圧に変換するＤ／Ａ変換回路５２と、下識別点Ｖｓアナログ電圧に変換するＤ／Ａ変換回路５３とを備える。
【００６４】
なお、上記の構成では、識別電圧制御回路を識別電圧付加機能付きＣＤＲ１００と別回路として説明したが、識別電圧制御回路を識別電圧付加機能付きＣＤＲ１００に内蔵する構成とすることも勿論可能である。
【００６５】
図２を参照して、識別電圧付加機能付きＣＤＲ１００の構成について簡単に説明する。
【００６６】
図２において、識別電圧付加機能付きＣＤＲ１００は、入力した入力データ信号のＨレベル近傍の上識別点、中央レベル近傍の中央識別点及びＬレベル近傍の下識別点を識別する３値識別回路１０１と、レベル変動を検出して検出結果を上記識別電圧制御回路１０に出力するレベル変動検出回路１０２と、ＰＬＬ回路１０３とを備えて構成される。
【００６７】
ここで、３値識別回路１０１は、比較器１１０ａ、１１０ｂ、１１０ｃとフリップフロップ１２０ａ、１２０ｂ、１２０ｃとで構成され、レベル変動検出回路１０２は、排他的論理和回路１３０ａ、１３０ｂとで構成される。
【００６８】
また、図３に、本発明による識別電圧制御回路１０を適用した光受信装置の構成を示す。この光受信装置２００は、光データ信号を受信して電気信号に変換し入力データ信号として出力する光／電気変換回路２１０、上述した識別電圧付加機能付きＣＤＲ１００と識別電圧制御回路１０とで構成されており、識別電圧付加機能付きＣＤＲ１００から識別されたデータ信号が出力されるものである。
【００６９】
図４から図１０を用いて本発明の実施の形態による識別電圧制御回路の動作について説明する。
【００７０】
図４は、本発明の特徴である上記識別電圧制御回路１０の演算処理部３０における制御アルゴリズムの基本的考え方を示す図、図５は、本発明の制御アルゴリズムを用いたフローチャートの一例である。また、図６から図９は、それぞれ図５のフローチャート各過程におけるアイ開口部と上識別点電圧Ｖｍと中央識別点Ｖthと下識別点Ｖｓとの位置関係を示す図である。なお、中央識別点電圧Ｖｔｈの値については、入力する光データ信号のレベルやデータ品質に応じて、すなわち識別電圧付加機能付きＣＤＲ１００を使用するシステムに応じて任意に調整して設定するものとする。
【００７１】
ここで、
Ｈレベルエラー数：Ｃｍ
Ｌレベルエラー数：Ｃｓ
最大計測値：Ｃmax（Ｃmax＞Ｃmin＞０）
最小計測値：Ｃmin（Ｃmin＞＝０）
Ｈレベル識別点電圧：Ｖｍ
Ｌレベル識別点電圧：Ｖｓ
中央識別点電圧：Ｖth（Ｖｍ＞Ｖth＞Ｖｓ）
エラー計測時間：Ｔsamp
と定義する。
【００７２】
初期状態における上識別点電圧Ｖｍと中央識別点電圧Ｖｔｈと下識別点電圧Ｖｓの各位置が、図６のようになっていると仮定する。すなわち、３点はアイ開口部内部にあるが、中央識別点電圧Ｖthは最適位置から若干上にずれている。
【００７３】
この状態において、Ｈレベルエラー数ＣｍとＬレベルエラー数Ｃｓを計数すると、Ｃｍ＜Ｃmin、Ｃｓ＜Ｃminとなるので、ステップ４０１の一番目の判定がＹ（Ｙｅｓ）となり、アイ開口部の縁を検出するため、ＶｍをΔＶｍだけ上にあげ、かつＶｓをΔＶｓだけ下に下げる（各識別点の幅を広げる）操作を行う（ステップ４０２）。この操作により、図７の状態になる。
【００７４】
このとき、Ｈレベルエラー数Ｃｍ、Ｌレベルエラー数Ｃｓとも最小計測値Ｃminを下回っているので、計測時間内に計数するエラーパルスの数を増やして計測精度を上げるために計測時間ＴsampをΔＴsampだけ長くする（ステップ４０３）。
【００７５】
次に、図７において、上識別点電圧Ｖｍと下識別点電圧Ｖｓはアイ開口部の外側にずれているので、Ｈレベルエラー数ＣｍとＬレベルエラー数Ｃｓを計数すると、Ｃmax＞Ｃｍ＞Ｃｓ＞Ｃminとなる。この結果、ステップ４０１の一番目の判定とステップ４０４の２番目の判定はＮ（Ｎｏ）となり、ステップ４０７の３番目の判定がＹ（Ｙｅｓ）となり、上識別点電圧Ｖｍと中央識別点電圧Ｖthと下識別点電圧Ｖｓを３点同時にΔＶthだけだけ下げる制御を行うことにより（ステップ４０８）、図８の状態になる。
【００７６】
このときも、Ｈレベルエラー数Ｃｍ、Ｌレベルエラー数Ｃｓは、最大計測値Ｃmaxを上回っていないので計測精度を上げるために計測時間ＴsampをΔＴsampだけ長くする（ステップ４０９）。
【００７７】
図８では、中央識別点電圧Ｖthは最適位置近傍あるが、まだ、上識別点電圧Ｖｍと下識別点電圧Ｖｓはアイ開口部の縁を検出しているとは言えない。このときのＨレベルエラー数ＣｍとＬレベルエラー数Ｃｓの計数結果は、Ｃmax＞Ｃｍ＝Ｃｓ＞Ｃminとなり、図５のフローチャートでは、ステップ４０１の一番目からステップ４１０の４番目の判定が全てＮ（Ｎｏ）となり、アイ開口部の縁を検出するため、上識別点電圧ＶｍをΔＶｍだけ下げ、かつ下識別点電圧ＶｓをΔＶｓだけ上げる（各識別点の幅を縮める）（ステップ４１３）。
【００７８】
また同様に計測精度を上げるために計測時間ＴsampをΔＴsampだけ長くする（ステップ４１４）。
【００７９】
以上の操作を繰り返し行うことで、上識別点電圧Ｖｍと下識別点電圧Ｖｓでのエラー計測数が、Ｃmax＞Ｃｍ＝Ｃｓ≒Ｃminを満足する状態における中央識別点電圧Ｖthが最適識別点となる（図９）。
【００８０】
図５において、Ｈレベルエラー数Ｃｍ、Ｌレベルエラー数Ｃｓのいずれかが最大計測値Ｃmaxを越えた場合は（ステップ４０４でＹｅｓ）、上識別点電圧ＶｍをΔＶｍだけ下げ、かつ下識別点電圧ＶｓをΔＶｓだけ上げる（各識別点の幅を縮める）とともに（ステップ４０５）、計測時間ＴsampをΔＴsampだけ短くする（ステップ４０６）。これにより、悪い状態からすばやく脱出することができ、またカウンタのオーバーフローを防ぐことができる。
【００８１】
以上のような動作により、本実施の形態によれば、中央識別点電圧Ｖthが最適識別点となることで、図２６に示すように、識別点固定の場合に比べてエラーレートの改善が図られるものである。
【００８２】
図４における、識別点の制御とエラー計測時間の制御はそれぞれに単独で行ってもよいし、複数同時に行ってもよい。
【００８３】
すなわち、上識別点電圧ＶｍをΔＶｍだけ下げ、かつ下識別点電圧ＶｓをΔＶｓだけ上げる（各識別点の幅を縮める）制御と、上識別点電圧Ｖｍと中央識別点電圧Ｖthと下識別点Ｖｓを３点同時にΔＶthだけ下げる制御を同時に行ってもよい。
【００８４】
例えば、図５においてＨレベルエラー数Ｃｍ、Ｌレベルエラー数Ｃｓのいずれかが最大計測値Ｃmaxを越えた場合は、上識別点電圧ＶｍをΔＶｍだけ下げ、かつ下識別点電圧ＶｓをΔＶｓだけ上げる（各識別点の幅を縮める）とともに、計測時間ＴsampをΔＴsampだけ短くする制御に加え、上識別点電圧Ｖｍと中央識別点電圧Ｖthと下識別点電圧Ｖｓを３点同時にΔＶthだけ下げる制御を同時に行ったほうが、悪い状態からより早く脱出することができるであろう。
【００８５】
また、計測結果において、Ｈレベルエラー数ＣｍとＬレベルエラー数Ｃｓが、Ｃmax＞Ｃｍ＞Ｃｓ＞Ｃminを満たす場合は、計測数としては適切な値であるので、計測時間Ｔsampをかえないようにしてもよい。
【００８６】
図５において一番目の判定と２番目の判定は逆の順番でもよい。同様に３番目と４番目の判定の順序が入れ替わってもよい。
【００８７】
また、一番目の判定（ステップ４０１）、と３番目、４番目の判定（ステップ４０７、４１０）（又は４番目、３番目の判定）、２番目の判定（ステップ４０４）の順序で実行してもよい。あるいは、２番目の判定（ステップ４０４）、と３番目又は４番目の判定（ステップ４０７、４１０）（又は４番目、３番目の判定）、一番目の判定の順序で実行してもよい。
【００８８】
また、ΔＶｍとΔＶｓは等しくてもよいし等しくなくてもよい。ΔＶｍとΔＶｓを等しい値に設定した場合は、中央識別点Ｖthは、上識別点電圧Ｖｍと下識別点Ｖｓの中間に位置することになる。
【００８９】
上記説明において、ΔＶｍ、ΔＶｓ、ΔＶｔｈの値は、制御の精度をどの程度に設定するかによって変化することは言うまでもない。例えば、一般的な例では、入力データ信号の１／１０〜１／１０００の範囲で設定する。さらに、計測時間Ｔｓａｍｐ及びΔＴｓａｍｐの値についても、制御の精度をどの程度に設定するかによって変化する。一例として、計測時間Ｔｓａｍｐは、光受信装置が動作するエラーレートの最低値（例えば、ＢＥＲ＝１０−２〜１０−３）を計測できる時間から、ほぼエラーフリーとみなされるエラーレート（例えば、ＢＥＲ＝１０−１２〜１０−１５）を計測できる時間までの範囲で可変される。加えて、ΔＴｓａｍｐは、一例として、上述した時間的範囲のさらに１／１０〜１／１０００程度の刻みで設定する。
【００９０】
次に、本発明の第２の実施の形態について説明する。図１０は、本発明の第２の実施の形態による識別電圧制御回路の構成を示す図、図１１は第２の実施の形態における制御アルゴリズムの基本的考え方を示す図、図１２は、第２の実施の形態における制御アルゴリズムを用いたフローチャートの一例である。
【００９１】
この、第２の実施の形態では、上述した第１の実施の形態をさらに簡略化したものであり、第１の実施の形態における上下各識別点電圧Ｖｍ、Ｖｓ及び中央識別点電圧Ｖｔｈの間隔保持をしたままで３識別点を同時に動かす過程を省略した構成としている。その他の上下各識別点電圧Ｖｍ、Ｖｓを移動するステップ及びエラー計測時間Ｔｓａｍｐを変更するステップについては、図５の対応するステップと同じである。
【００９２】
この第２の実施の形態による識別電圧制御回路１０では、中央識別点電圧Ｖｔｈは、演算処理部３０により上下識別点Ｖｍ、Ｖｓの間の任意に定められた点に設定される。アナログ電圧に変換後、分圧回路６０を用いることにより、上下識別点電圧Ｖｍ、Ｖｓの間の任意定められた点に設定する構成としている。
【００９３】
次に、本発明の第３の実施の形態について説明する。図１３は、本発明の第３の実施の形態による識別電圧制御回路の構成を示す図、図１４は第３の実施の形態における制御アルゴリズムの基本的考え方を示す図、図１５は、第３の実施の形態における制御アルゴリズムを用いたフローチャートの一例である。
【００９４】
この第３の実施の形態では、第１の実施の形態による識別電圧制御回路１０において、計測時間設定部４０ａに固定の計測時間が設定されており、エラーカウント部２０における計数時間を固定し、エラー計測時間Ｔｓａｍｐの変更を行わない構成としている。
【００９５】
次に、本発明の第４の実施の形態について説明する。図１６は、本発明の第４の実施の形態による識別電圧制御回路の構成を示す図、図１７は第４の実施の形態における制御アルゴリズムの基本的考え方を示す図、図１８は、第４の実施の形態における制御アルゴリズムを用いたフローチャートの一例である。
【００９６】
この第４の実施の形態では、第２の実施の形態による識別電圧制御回路１０の構成に加えて、エラーカウント部２０における計数時間を固定し、エラー計測時間Ｔｓａｍｐの変更を行わない構成としている。
【００９７】
なお、第１から第４の実施の形態による識別電圧制御回路１０における制御は、制御回路の各機能をハードウェア的に実現することは勿論として、各機能を備えるコンピュータプログラムである識別電圧制御プログラムを、コンピュータ処理装置のメモリにロードされることで実現することができる。この識別電圧制御プログラムは、磁気ディスク、半導体メモリその他の記録媒体６００に格納される。そして、その記録媒体からコンピュータ処理装置にロードされ、コンピュータ処理装置の動作を制御することにより、上述した識別電圧制御回路１０の各機能を実現する。
【００９８】
上記の実施の形態では、識別電圧制御回路１０をデジタル回路で実現した形態を説明したが、以下の第５から第７の実施の形態では、同様の機能を備える識別電圧制御回路をアナログ回路によって実現した形態を示す。
【００９９】
まず、識別電圧制御回路をアナログ回路によって実現した第５の実施の形態について説明する。図２０は、本発明の第５実施の形態による識別電圧制御回路の構成を示す図、図２１は第５の実施の形態における制御アルゴリズムの基本的考え方を示す図である。この第５の実施の形態では、上識別点電圧Ｖｍ、下識別点電圧Ｖｓ、中央識別点電圧Ｖｔｈの間隔が最適な位置になるようにアナログ的に制御するものである。
【０１００】
この第５の実施の形態による識別電圧制御回路１０Ａは、ＨレベルエラーパルスとＬレベルエラーパルスをそのレベルエラーの数に応じた直流電圧に変換するＤ／Ａ変換部５０Ａと、演算部３０Ａとで構成される。また、演算部３０Ａは、演算増幅器３０１Ａ、３０２Ａとで構成され、Ｄ／Ａ変換部５０Ａは、平均値検出回路５０１Ａ〜５０３Ａ及び論理和回路５０４Ａとで構成される。
【０１０１】
以下、上記識別電圧制御回路１０Ａの動作について、図２１を参照して説明する。Ｄ／Ａ変換部５０Ａでは、平均値検出回路５０１ＡにおいてＨレベルのエラーパルスの数に応じた直流電圧（Ｈレベルエラー電圧Ｃｍ）と、平均値検出回路５０２ＡにおいてＬレベルのエラーパルスの数に応じた直流電圧（Ｌレベルエラー電圧Ｃｓ）と、ＨレベルとＬレベルのエラーパルスの論理和のエラーパルスの数に応じた直流電圧（ＨＬレベルエラー電圧Ｃ）とに変換して出力する。
【０１０２】
演算部３０Ａでは、演算増幅器３０１ＡがＨレベルエラー電圧ＣｍとＬレベルエラー電圧Ｃｓの差電圧に比例する電圧を中央識別点電圧Ｖｔｈとして与え、演算増幅器３０２ＡがＨＬレベルエラー電圧Ｃに逆比例した電圧を上識別点電圧Ｖｍとして、ＨＬレベルエラー電圧Ｃに比例した電圧を下識別点電圧Ｖｓとして与える処理が行われる。これらの処理は同時に行われる。
【０１０３】
すなわち、上記において、Ｈレベルエラー数＞Ｌレベルエラー数の場合、Ｈレベルエラー電圧Ｃｍ＞Ｌレベルエラー電圧Ｃｓとなって中央識別点電圧Ｖｔｈが下がると同時に、ＨＬレベルエラー電圧Ｃも発生するので、上識別点電圧Ｖｍが下がり、かつ下識別点電圧Ｖｓが上がる。この結果、各識別点の間隔が狭くなる。
【０１０４】
また、各識別点の間隔制御において、間隔を広げる速度と狭める速度に差をつけたい場合には、ＨレベルとＬレベルのエラーパルスの論理和のエラーパルスの数に応じた直流電圧に変換する過程において、充電時定数と放電時定数に差を設ければよい。
【０１０５】
上記の第５の実施の形態では、ＨレベルとＬレベルのエラー数の計測結果に応じて、上識別点電圧Ｖｍ、下識別点電圧Ｖｓ及び中央識別点電圧Ｖｔｈの３つの識別点の間隔が制御され、各識別点を最適な位置に調整することが可能となる。
【０１０６】
次に、識別電圧制御回路をアナログ回路によって実現した第６の実施の形態について説明する。図２２は、本発明の第６の実施の形態による識別電圧制御回路の構成を示す図である。この第６の実施の形態では、上識別点電圧Ｖｍ、下識別点電圧Ｖｓ、中央識別点電圧Ｖｔｈの間隔がを制御し、かつ各識別点の間隔を保持したまま３つの識別点を移動することにより、各識別点が最適な位置になるようにアナログ的に制御するものである。
【０１０７】
この第６の実施の形態による識別電圧制御回路１０Ｂは、ＨレベルエラーパルスとＬレベルエラーパルスをそのレベルエラーの数に応じた直流電圧に変換するＤ／Ａ変換部５０Ｂと、演算部３０Ｂとで構成される。また、演算部３０Ｂは、演算増幅器３０１Ｂ、３０２Ｂ、３０３Ｂとで構成され、Ｄ／Ａ変換部５０Ａは、平均値検出回路５０１Ｂ〜５０３Ｂ及び論理和回路５０４Ｂとで構成される。ここで、演算部３０Ｂ以外の構成は上記第５の実施の形態と同じである。
【０１０８】
演算部３０Ｂでは、演算増幅器３０１ＢがＨレベルエラー電圧ＣｍとＬレベルエラー電圧Ｃｓの差電圧に比例する電圧を中央識別点電圧Ｖｔｈとして与え、演算増幅器３０２ＢがＨＬレベルエラー電圧Ｃと中央識別点電圧Ｖｔｈの差電圧に比例した電圧を上識別点電圧Ｖｍとして与え、演算増幅器３０３ＢがＨＬレベルエラー電圧Ｃと、Ｈレベルエラー電圧ＣｍとＬレベルエラー電圧Ｃｓの差電圧に逆比例する電圧との差電圧に比例した電圧を下識別点電圧Ｖｓとして与える処理が行われる。
【０１０９】
上記ような構成により、中央識別点電圧Ｖｔｈが上下に変化した場合には、上識別点電圧Ｖｍと下識別点電圧Ｖｓがそれに連動して上下に変化する。これにより、上記の第６の実施の形態では、ＨレベルとＬレベルのエラー数の計測結果に応じて、上識別点電圧Ｖｍ、下識別点電圧Ｖｓ及び中央識別点電圧Ｖｔｈの３つの識別点の間隔の制御がなされると共に、各識別点の間隔を保ちつつ３つの識別点を移動する制御がなされ、各識別点を最適な位置に調整することが可能となる。
【０１１０】
最後に、識別電圧制御回路をアナログ回路によって実現した第７の実施の形態について説明する。図２３は、本発明の第７実施の形態による識別電圧制御回路の構成を示す図、図２４は第７の実施の形態における制御アルゴリズムの基本的考え方を示す図である。この第７の実施の形態では、上識別点電圧Ｖｍ、下識別点電圧Ｖｓ、中央識別点電圧Ｖｔｈの間隔が最適な位置になるようにアナログ的に制御するものである。
【０１１１】
この第７の実施の形態による識別電圧制御回路１０Ｃは、ＨレベルエラーパルスとＬレベルエラーパルスをそのレベルエラーの数に応じた直流電圧に変換するＤ／Ａ変換部５０Ｃと、演算部３０Ｃとで構成される。また、演算部３０Ｃは、演算増幅器３０１Ｃ、３０２Ｃと分圧器３０３Ｃとで構成され、Ｄ／Ａ変換部５０Ａは、平均値検出回路５０１Ｃと５０２Ｃとで構成される。
【０１１２】
この識別電圧制御回路１０Ｃでは、上識別点電圧Ｖｍと下識別点電圧Ｖｓの間隔制御のみを行い、中央点識別電圧Ｖｔｈについては、上識別点電圧Ｖｍと下識別点電圧Ｖｓを分圧器３０３Ｃによって比例配分することで与えている。この分圧器３０３Ｃの分圧比にについては任意に設定することが可能である。
【０１１３】
上記第７の実施の形態によれば、Ｈレベルエラー電圧Ｃｍが発生すると、上識別点電圧Ｖｍが下がるように制御され、Ｌレベルエラー電圧Ｃｓが発生すると下識別点電圧Ｖｓが上がるように制御される。これにより、上識別点電圧Ｖｍ、下識別点電圧Ｖｓ、中央識別点電圧Ｖｔｈの間隔が最適な位置になるように制御される。
【０１１４】
なお、上記第５から第７の実施の形態においても、第１の実施の形態と同様に、Ｈレベルエラー電圧ＣｍとＬレベルエラー電圧Ｃｓの大きさによって、計測時間を設定するような構成とすることも可能である。
【０１１５】
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【０１１６】
【発明の効果】
以上説明したように本発明の識別電圧付与機能付きＣＤＲの識別電圧制御回路と識別電圧制御方法によれば、以下のような効果が達成される。
【０１１７】
第１に、各受光レベルで識別位置を最適に制御することができるので、識別点が固定されていた従来の識別回路に比べてエラーレート特性が改善され、フロアーを生じることがなくなる。
【０１１８】
第２に、アイ開口部の内縁を検出するので識別点Ｖthを最適位置に制御することができる。
【０１１９】
第３に、エラーカウント部の計測結果をもとに、計測時間を調整しているので、計測精度を上げることができ、また、悪い状態からすばやく脱出することができる。
【０１２０】
第４に、計測したエラーの数に応じて、計測時間を変更するので、いたずらに大規模なカウンタを用いる必要がない。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態による識別電圧付加機能付きＣＤＲの識別電圧制御回路の構成を示すブロック図である。
【図２】 本発明の第１の実施の形態における識別電圧付加機能付きＣＤＲの構成を示すブロック図である。
【図３】 本発明の本発明による識別電圧制御回路を適用した光受信装置の構成を示すブロック図である。
【図４】 本発明の第１の実施の形態による識別電圧制御回路の演算処理部における制御アルゴリズムの基本的考え方を示す図である。
【図５】 本発明の第１の実施の形態による識別電圧制御回路の動作を説明するフローチャートである。
【図６】 図５のフローチャート各過程におけるアイ開口部と上識別点電圧と中央識別点と下識別点Ｖとの位置関係を示す図である。
【図７】 図５のフローチャート各過程におけるアイ開口部と上識別点電圧と中央識別点と下識別点Ｖとの位置関係を示す図である。
【図８】 図５のフローチャート各過程におけるアイ開口部と上識別点電圧と中央識別点と下識別点Ｖとの位置関係を示す図である。
【図９】 図５のフローチャート各過程におけるアイ開口部と上識別点電圧と中央識別点と下識別点Ｖとの位置関係を示す図である。
【図１０】 本発明の第２の実施の形態による識別電圧付加機能付きＣＤＲの識別電圧制御回路の構成を示すブロック図である。
【図１１】 本発明の第２の実施の形態による識別電圧制御回路の演算処理部における制御アルゴリズムの基本的考え方を示す図である。
【図１２】 本発明の第２の実施の形態による識別電圧制御回路の動作を説明するフローチャートである。
【図１３】 本発明の第３の実施の形態による識別電圧付加機能付きＣＤＲの識別電圧制御回路の構成を示すブロック図である。
【図１４】 本発明の第３の実施の形態による識別電圧制御回路の演算処理部における制御アルゴリズムの基本的考え方を示す図である。
【図１５】 本発明の第３の実施の形態による識別電圧制御回路の動作を説明するフローチャートである。
【図１６】 本発明の第４の実施の形態による識別電圧付加機能付きＣＤＲの識別電圧制御回路の構成を示すブロック図である。
【図１７】 本発明の第４の実施の形態による識別電圧制御回路の演算処理部における制御アルゴリズムの基本的考え方を示す図である。
【図１８】 本発明の第４の実施の形態による識別電圧制御回路の動作を説明するフローチャートである。
【図１９】 送信後の光受信波形の例を示す図である。
【図２０】 本発明の第５実施の形態によるアナログ的な識別電圧制御回路の構成を示すブロック図である。
【図２１】 第５の実施の形態における制御アルゴリズムの基本的考え方を示す図である。
【図２２】 本発明の第６の実施の形態によるアナログ的な識別電圧制御回路の構成を示すブロック図である。
【図２３】 本発明の第７の実施の形態によるアナログ的な識別電圧制御回路の構成を示すブロック図である。
【図２４】 第７の実施の形態における制御アルゴリズムの基本的考え方を示す図である。
【図２５】 送信後の光受信波形の例を示す図である。
【図２６】 エラーレートの改善効果を示す図である。
【符号の説明】
１０、１０Ａ、１０Ｂ、１０Ｃ 識別電圧制御回路
２０ エラーカウント部
３０ 演算処理部
４０ 計測時間設定部
５０、５０Ａ、５０Ｂ、５０Ｃ Ｄ／Ａ変換部
１００ 識別電圧付加機能付きＣＤＲ
２００ 光受信装置
２１０ 光／電気変換回路
３０Ａ、３０Ｂ、３０Ｃ 演算部
３０１Ａ、３０２Ａ、３０１Ｂ、３０２Ｂ、３０３Ｂ、３０１Ｃ、３０２Ｃ 演算増幅器
５０１Ａ、５０２Ａ、５０３Ａ、５０１Ｂ、５０２Ｂ、５０３Ｂ、５０１Ｃ、５０２Ｃ 平均値検出回路
５０４Ａ、５０４Ｂ 論理和回路
３０３Ｃ 分圧器
【発明の属する技術分野】
本発明は、識別電圧付与機能付きクロックデータ再生回路において、クロックデータ再生回路に最適な識別電圧を与える制御回路と識別電圧制御方法及び識別電圧制御プログラムに関する。
【０００２】
【従来の技術】
昨今の、光アンプやＷＤＭ（波長多重伝送）を含む光伝送系においては、従来の光伝送系に比べて、光受信波形を劣化させる要因が増えてきた。例として、光ファイバアンプが発生するASE（amplified spontaneous emission）に起因する雑音の累積、光ファイバ内の光信号パワーの増大によりその影響が顕著になった光ファイバの分散や非線形効果による波形劣化、波長多重伝送における隣接チャネルからのクロストーク等が上げられる。
【０００３】
送信直後の光受信波形は、図１９に示すように、光入力データ信号を１又は０に確実に識別できる領域、アイ開口部が大きいが、600ｋｍ伝送後の光受信波形は、図２５に示すように、アイ開口部が非常に小さくなる。
【０００４】
このような光受信波形の劣化があっても、受信回路の識別回路は、最適な識別を行うことが要求される。光受信波形のアイ開口部は、受光電力によって異なるので、光受信波形の１又は０を識別する識別位置の最適値は、受光電力によって異なるものであるが、従来の光伝送路では、光受信波形の劣化に対して識別位置の余裕が比較的あり、製品出荷時にメーカにより調整された値に固定されていても、実用上あまり問題とならなかった。
【０００５】
【発明が解決しようとする課題】
しかしながら、光アンプやＷＤＭ（波長多重伝送）を含む光伝送系では、上述のように光受信波形を劣化させる要因が増えたため、従来のように識別位置を固定された識別回路では、エラーレート特性の曲がり（フロア）が生じ、伝送路品質を確保することが困難となる（図２６上）。
【０００６】
また、このような状況に鑑み、ハードウェア的に識別位置を最適に制御する識別回路が種々考えられているが、演算処理されるため回路パラメータの設計を緻密に行う必要があり、また、あまりきめこまかい制御ができないという欠点があった。
【０００７】
本発明の目的は、このような欠点を克服するため、識別電圧制御回路にデジタル演算処理を用いることにより、各受光レベルで識別位置を最適に制御することができ、識別点が固定されていた従来の識別回路に比べてエラーレート特性が改善され、フロアーを生じることがなくなる識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案することにある。
【０００８】
本発明の第２の目的は、アイ開口部の内縁を検出することにより、中央識別点を最適位置に制御することができる識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案することにある。
【０００９】
本発明の第３の目的は、エラーカウント部の計測結果をもとに計測時間を調整しているので、計測精度を上げることができ、また、悪い状態からすばやく脱出することができる識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案することにある。
【００１０】
本発明の第４の目的は、計測したエラーの数に応じて、計測時間を変更するので、いたずらに大規模なカウンタを用いる必要がない識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案することにある。
【００１３】
請求項１の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００１４】
請求項２の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００１５】
請求項３の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００１６】
請求項４の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させる過程を含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００１９】
請求項５の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動し、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００２０】
請求項６の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００２１】
請求項７の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００２２】
請求項８の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００２５】
請求項９の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動し、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００２６】
請求項１０の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００２７】
請求項１１の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００２８】
請求項１２の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００３１】
請求項１３の本発明は、コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする。
【００３２】
請求項１４の本発明は、コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする。
【００３３】
請求項１５の本発明は、コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程とを含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする。
【００３４】
請求項１６の本発明は、コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ過程を含み、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする。
【００３７】
請求項１７の本発明は、光入力信号を電気信号に変換して入力データ信号として出力する光／電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動し、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００３８】
請求項１８の本発明は、光入力信号を電気信号に変換して入力データ信号として出力する光／電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００３９】
請求項１９の本発明は、光入力信号を電気信号に変換して入力データ信号として出力する光／電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００４０】
請求項２０の本発明は、光入力信号を電気信号に変換して入力データ信号として出力する光／電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させる演算処理部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする。
【００４１】
請求項２１の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数に応じた電圧を生成するＤ／Ａ変換部と、前記エラー数に応じた電圧に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点に対応する電圧を、各識別点の幅を変化させながら出力する演算部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００４２】
請求項２２の本発明の識別電圧制御回路は、前記演算部は、Ｈレベルエラー数に対応する電圧とＬレベルエラー数に対応する電圧の差電圧に比例する電圧を中央識別点に対応する電圧として与える第１の演算増幅器と、ＨＬレベルエラー数に対応する電圧に逆比例した電圧を上識別点に対応する電圧とし、ＨＬレベルエラー数に対応する電圧に比例した電圧を下識別点に対応する電圧として与える第２の演算増幅器を備えることを特徴とする。
【００４３】
請求項２３の本発明の識別電圧制御回路は、前記演算部は、前記Ｈレベル近傍の上識別点に対応する電圧とＬレベル近傍の下識別点に対応する電圧を任意の分圧比で分圧して前記中央識別点に対応する電圧を出力する分圧器を備えることを特徴とする。
【００４４】
請求項２４の本発明は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数に応じた電圧を生成するＤ／Ａ変換部と、前記エラー数に応じた電圧に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点に対応する電圧を、各識別点の幅を変化させながら、前記上下各識別点及び中央識別点の間隔保持をしたままで３識別点を同時に動かして出力する演算部とを備え、前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする。
【００５５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００５６】
図１は、本発明の第１の実施の形態による識別電圧付加機能付きＣＤＲの識別電圧制御回路の構成を示すブロック図である。
【００５７】
図１において、１００は、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するＣＤＲ（clock and data recovery：クロックデータ再生回路）に識別電圧を付与する機能が追加された識別電圧付加機能付きＣＤＲであり、１０は、識別電圧付与機能付きＣＤＲ１００において、制御アルゴリズムによりＣＤＲに最適な識別電圧を与える識別電圧制御回路である。
【００５８】
識別電圧付加機能付きＣＤＲ１００は、従来から提供されているものであり、その構成例を図２に示す。この識別電圧付加機能付きＣＤＲ１００においては、エラーの検出は、隣り合う識別点における識別結果の一致不一致を排他論理和で判定し、不一致であればエラーパルスを出力する。
【００５９】
識別電圧制御回路１０は、エラーカウント部２０、演算処理回路３１を有する演算処理部３０、計測時間設定部４０、Ｄ／Ａ変換部５０とで構成される。
【００６０】
エラーカウント部２０は、Ｈレベルエラーカウンタ２１とＬレベルエラーカウンタ２２とを備えており、識別電圧付加機能付きＣＤＲ１００からの、Ｈレベル近傍のエラーパルス（以下Ｈレベルエラーパルス）とＬレベル近傍のエラーパルス（以下Ｌレベルエラーパルス）を各々Ｈレベルエラーカウンタ２１とＬレベルエラーカウンタ２２で計数する。
【００６１】
演算処理部３０の演算処理回路３１は、Ｈレベルエラーパルス数とＬレベルエラーパルスに応じて、以下の過程を実行する。
（１）Ｈレベル近傍の識別点（上識別点）と中央識別点又は、Ｌレベル近傍の識別点（下識別点）幅を変化させる過程
（２）上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程
（３）計数したエラーの数に応じて、計数時間を変化させる過程を１つ又は複数組み合わせて実行する。
【００６２】
計測時間設定部４０は、Ｈレベルエラーパルス数とＬレベルエラーパルス数に応じて、エラーカウント部の計数時間を最適な計測時間に設定する。
【００６３】
Ｄ／Ａ変換部５０は、演算処理部から出力される上識別点電圧Ｖｍと中央識別点電圧Ｖthと下識別点電圧Ｖｓをそれぞれアナログ電圧に変換する。このＤ／Ａ変換部５０は、上識別点電圧Ｖｍをアナログ電圧に変換するＤ／Ａ変換回路５１と、中央識別点Ｖthアナログ電圧に変換するＤ／Ａ変換回路５２と、下識別点Ｖｓアナログ電圧に変換するＤ／Ａ変換回路５３とを備える。
【００６４】
なお、上記の構成では、識別電圧制御回路を識別電圧付加機能付きＣＤＲ１００と別回路として説明したが、識別電圧制御回路を識別電圧付加機能付きＣＤＲ１００に内蔵する構成とすることも勿論可能である。
【００６５】
図２を参照して、識別電圧付加機能付きＣＤＲ１００の構成について簡単に説明する。
【００６６】
図２において、識別電圧付加機能付きＣＤＲ１００は、入力した入力データ信号のＨレベル近傍の上識別点、中央レベル近傍の中央識別点及びＬレベル近傍の下識別点を識別する３値識別回路１０１と、レベル変動を検出して検出結果を上記識別電圧制御回路１０に出力するレベル変動検出回路１０２と、ＰＬＬ回路１０３とを備えて構成される。
【００６７】
ここで、３値識別回路１０１は、比較器１１０ａ、１１０ｂ、１１０ｃとフリップフロップ１２０ａ、１２０ｂ、１２０ｃとで構成され、レベル変動検出回路１０２は、排他的論理和回路１３０ａ、１３０ｂとで構成される。
【００６８】
また、図３に、本発明による識別電圧制御回路１０を適用した光受信装置の構成を示す。この光受信装置２００は、光データ信号を受信して電気信号に変換し入力データ信号として出力する光／電気変換回路２１０、上述した識別電圧付加機能付きＣＤＲ１００と識別電圧制御回路１０とで構成されており、識別電圧付加機能付きＣＤＲ１００から識別されたデータ信号が出力されるものである。
【００６９】
図４から図１０を用いて本発明の実施の形態による識別電圧制御回路の動作について説明する。
【００７０】
図４は、本発明の特徴である上記識別電圧制御回路１０の演算処理部３０における制御アルゴリズムの基本的考え方を示す図、図５は、本発明の制御アルゴリズムを用いたフローチャートの一例である。また、図６から図９は、それぞれ図５のフローチャート各過程におけるアイ開口部と上識別点電圧Ｖｍと中央識別点Ｖthと下識別点Ｖｓとの位置関係を示す図である。なお、中央識別点電圧Ｖｔｈの値については、入力する光データ信号のレベルやデータ品質に応じて、すなわち識別電圧付加機能付きＣＤＲ１００を使用するシステムに応じて任意に調整して設定するものとする。
【００７１】
ここで、
Ｈレベルエラー数：Ｃｍ
Ｌレベルエラー数：Ｃｓ
最大計測値：Ｃmax（Ｃmax＞Ｃmin＞０）
最小計測値：Ｃmin（Ｃmin＞＝０）
Ｈレベル識別点電圧：Ｖｍ
Ｌレベル識別点電圧：Ｖｓ
中央識別点電圧：Ｖth（Ｖｍ＞Ｖth＞Ｖｓ）
エラー計測時間：Ｔsamp
と定義する。
【００７２】
初期状態における上識別点電圧Ｖｍと中央識別点電圧Ｖｔｈと下識別点電圧Ｖｓの各位置が、図６のようになっていると仮定する。すなわち、３点はアイ開口部内部にあるが、中央識別点電圧Ｖthは最適位置から若干上にずれている。
【００７３】
この状態において、Ｈレベルエラー数ＣｍとＬレベルエラー数Ｃｓを計数すると、Ｃｍ＜Ｃmin、Ｃｓ＜Ｃminとなるので、ステップ４０１の一番目の判定がＹ（Ｙｅｓ）となり、アイ開口部の縁を検出するため、ＶｍをΔＶｍだけ上にあげ、かつＶｓをΔＶｓだけ下に下げる（各識別点の幅を広げる）操作を行う（ステップ４０２）。この操作により、図７の状態になる。
【００７４】
このとき、Ｈレベルエラー数Ｃｍ、Ｌレベルエラー数Ｃｓとも最小計測値Ｃminを下回っているので、計測時間内に計数するエラーパルスの数を増やして計測精度を上げるために計測時間ＴsampをΔＴsampだけ長くする（ステップ４０３）。
【００７５】
次に、図７において、上識別点電圧Ｖｍと下識別点電圧Ｖｓはアイ開口部の外側にずれているので、Ｈレベルエラー数ＣｍとＬレベルエラー数Ｃｓを計数すると、Ｃmax＞Ｃｍ＞Ｃｓ＞Ｃminとなる。この結果、ステップ４０１の一番目の判定とステップ４０４の２番目の判定はＮ（Ｎｏ）となり、ステップ４０７の３番目の判定がＹ（Ｙｅｓ）となり、上識別点電圧Ｖｍと中央識別点電圧Ｖthと下識別点電圧Ｖｓを３点同時にΔＶthだけだけ下げる制御を行うことにより（ステップ４０８）、図８の状態になる。
【００７６】
このときも、Ｈレベルエラー数Ｃｍ、Ｌレベルエラー数Ｃｓは、最大計測値Ｃmaxを上回っていないので計測精度を上げるために計測時間ＴsampをΔＴsampだけ長くする（ステップ４０９）。
【００７７】
図８では、中央識別点電圧Ｖthは最適位置近傍あるが、まだ、上識別点電圧Ｖｍと下識別点電圧Ｖｓはアイ開口部の縁を検出しているとは言えない。このときのＨレベルエラー数ＣｍとＬレベルエラー数Ｃｓの計数結果は、Ｃmax＞Ｃｍ＝Ｃｓ＞Ｃminとなり、図５のフローチャートでは、ステップ４０１の一番目からステップ４１０の４番目の判定が全てＮ（Ｎｏ）となり、アイ開口部の縁を検出するため、上識別点電圧ＶｍをΔＶｍだけ下げ、かつ下識別点電圧ＶｓをΔＶｓだけ上げる（各識別点の幅を縮める）（ステップ４１３）。
【００７８】
また同様に計測精度を上げるために計測時間ＴsampをΔＴsampだけ長くする（ステップ４１４）。
【００７９】
以上の操作を繰り返し行うことで、上識別点電圧Ｖｍと下識別点電圧Ｖｓでのエラー計測数が、Ｃmax＞Ｃｍ＝Ｃｓ≒Ｃminを満足する状態における中央識別点電圧Ｖthが最適識別点となる（図９）。
【００８０】
図５において、Ｈレベルエラー数Ｃｍ、Ｌレベルエラー数Ｃｓのいずれかが最大計測値Ｃmaxを越えた場合は（ステップ４０４でＹｅｓ）、上識別点電圧ＶｍをΔＶｍだけ下げ、かつ下識別点電圧ＶｓをΔＶｓだけ上げる（各識別点の幅を縮める）とともに（ステップ４０５）、計測時間ＴsampをΔＴsampだけ短くする（ステップ４０６）。これにより、悪い状態からすばやく脱出することができ、またカウンタのオーバーフローを防ぐことができる。
【００８１】
以上のような動作により、本実施の形態によれば、中央識別点電圧Ｖthが最適識別点となることで、図２６に示すように、識別点固定の場合に比べてエラーレートの改善が図られるものである。
【００８２】
図４における、識別点の制御とエラー計測時間の制御はそれぞれに単独で行ってもよいし、複数同時に行ってもよい。
【００８３】
すなわち、上識別点電圧ＶｍをΔＶｍだけ下げ、かつ下識別点電圧ＶｓをΔＶｓだけ上げる（各識別点の幅を縮める）制御と、上識別点電圧Ｖｍと中央識別点電圧Ｖthと下識別点Ｖｓを３点同時にΔＶthだけ下げる制御を同時に行ってもよい。
【００８４】
例えば、図５においてＨレベルエラー数Ｃｍ、Ｌレベルエラー数Ｃｓのいずれかが最大計測値Ｃmaxを越えた場合は、上識別点電圧ＶｍをΔＶｍだけ下げ、かつ下識別点電圧ＶｓをΔＶｓだけ上げる（各識別点の幅を縮める）とともに、計測時間ＴsampをΔＴsampだけ短くする制御に加え、上識別点電圧Ｖｍと中央識別点電圧Ｖthと下識別点電圧Ｖｓを３点同時にΔＶthだけ下げる制御を同時に行ったほうが、悪い状態からより早く脱出することができるであろう。
【００８５】
また、計測結果において、Ｈレベルエラー数ＣｍとＬレベルエラー数Ｃｓが、Ｃmax＞Ｃｍ＞Ｃｓ＞Ｃminを満たす場合は、計測数としては適切な値であるので、計測時間Ｔsampをかえないようにしてもよい。
【００８６】
図５において一番目の判定と２番目の判定は逆の順番でもよい。同様に３番目と４番目の判定の順序が入れ替わってもよい。
【００８７】
また、一番目の判定（ステップ４０１）、と３番目、４番目の判定（ステップ４０７、４１０）（又は４番目、３番目の判定）、２番目の判定（ステップ４０４）の順序で実行してもよい。あるいは、２番目の判定（ステップ４０４）、と３番目又は４番目の判定（ステップ４０７、４１０）（又は４番目、３番目の判定）、一番目の判定の順序で実行してもよい。
【００８８】
また、ΔＶｍとΔＶｓは等しくてもよいし等しくなくてもよい。ΔＶｍとΔＶｓを等しい値に設定した場合は、中央識別点Ｖthは、上識別点電圧Ｖｍと下識別点Ｖｓの中間に位置することになる。
【００８９】
上記説明において、ΔＶｍ、ΔＶｓ、ΔＶｔｈの値は、制御の精度をどの程度に設定するかによって変化することは言うまでもない。例えば、一般的な例では、入力データ信号の１／１０〜１／１０００の範囲で設定する。さらに、計測時間Ｔｓａｍｐ及びΔＴｓａｍｐの値についても、制御の精度をどの程度に設定するかによって変化する。一例として、計測時間Ｔｓａｍｐは、光受信装置が動作するエラーレートの最低値（例えば、ＢＥＲ＝１０−２〜１０−３）を計測できる時間から、ほぼエラーフリーとみなされるエラーレート（例えば、ＢＥＲ＝１０−１２〜１０−１５）を計測できる時間までの範囲で可変される。加えて、ΔＴｓａｍｐは、一例として、上述した時間的範囲のさらに１／１０〜１／１０００程度の刻みで設定する。
【００９０】
次に、本発明の第２の実施の形態について説明する。図１０は、本発明の第２の実施の形態による識別電圧制御回路の構成を示す図、図１１は第２の実施の形態における制御アルゴリズムの基本的考え方を示す図、図１２は、第２の実施の形態における制御アルゴリズムを用いたフローチャートの一例である。
【００９１】
この、第２の実施の形態では、上述した第１の実施の形態をさらに簡略化したものであり、第１の実施の形態における上下各識別点電圧Ｖｍ、Ｖｓ及び中央識別点電圧Ｖｔｈの間隔保持をしたままで３識別点を同時に動かす過程を省略した構成としている。その他の上下各識別点電圧Ｖｍ、Ｖｓを移動するステップ及びエラー計測時間Ｔｓａｍｐを変更するステップについては、図５の対応するステップと同じである。
【００９２】
この第２の実施の形態による識別電圧制御回路１０では、中央識別点電圧Ｖｔｈは、演算処理部３０により上下識別点Ｖｍ、Ｖｓの間の任意に定められた点に設定される。アナログ電圧に変換後、分圧回路６０を用いることにより、上下識別点電圧Ｖｍ、Ｖｓの間の任意定められた点に設定する構成としている。
【００９３】
次に、本発明の第３の実施の形態について説明する。図１３は、本発明の第３の実施の形態による識別電圧制御回路の構成を示す図、図１４は第３の実施の形態における制御アルゴリズムの基本的考え方を示す図、図１５は、第３の実施の形態における制御アルゴリズムを用いたフローチャートの一例である。
【００９４】
この第３の実施の形態では、第１の実施の形態による識別電圧制御回路１０において、計測時間設定部４０ａに固定の計測時間が設定されており、エラーカウント部２０における計数時間を固定し、エラー計測時間Ｔｓａｍｐの変更を行わない構成としている。
【００９５】
次に、本発明の第４の実施の形態について説明する。図１６は、本発明の第４の実施の形態による識別電圧制御回路の構成を示す図、図１７は第４の実施の形態における制御アルゴリズムの基本的考え方を示す図、図１８は、第４の実施の形態における制御アルゴリズムを用いたフローチャートの一例である。
【００９６】
この第４の実施の形態では、第２の実施の形態による識別電圧制御回路１０の構成に加えて、エラーカウント部２０における計数時間を固定し、エラー計測時間Ｔｓａｍｐの変更を行わない構成としている。
【００９７】
なお、第１から第４の実施の形態による識別電圧制御回路１０における制御は、制御回路の各機能をハードウェア的に実現することは勿論として、各機能を備えるコンピュータプログラムである識別電圧制御プログラムを、コンピュータ処理装置のメモリにロードされることで実現することができる。この識別電圧制御プログラムは、磁気ディスク、半導体メモリその他の記録媒体６００に格納される。そして、その記録媒体からコンピュータ処理装置にロードされ、コンピュータ処理装置の動作を制御することにより、上述した識別電圧制御回路１０の各機能を実現する。
【００９８】
上記の実施の形態では、識別電圧制御回路１０をデジタル回路で実現した形態を説明したが、以下の第５から第７の実施の形態では、同様の機能を備える識別電圧制御回路をアナログ回路によって実現した形態を示す。
【００９９】
まず、識別電圧制御回路をアナログ回路によって実現した第５の実施の形態について説明する。図２０は、本発明の第５実施の形態による識別電圧制御回路の構成を示す図、図２１は第５の実施の形態における制御アルゴリズムの基本的考え方を示す図である。この第５の実施の形態では、上識別点電圧Ｖｍ、下識別点電圧Ｖｓ、中央識別点電圧Ｖｔｈの間隔が最適な位置になるようにアナログ的に制御するものである。
【０１００】
この第５の実施の形態による識別電圧制御回路１０Ａは、ＨレベルエラーパルスとＬレベルエラーパルスをそのレベルエラーの数に応じた直流電圧に変換するＤ／Ａ変換部５０Ａと、演算部３０Ａとで構成される。また、演算部３０Ａは、演算増幅器３０１Ａ、３０２Ａとで構成され、Ｄ／Ａ変換部５０Ａは、平均値検出回路５０１Ａ〜５０３Ａ及び論理和回路５０４Ａとで構成される。
【０１０１】
以下、上記識別電圧制御回路１０Ａの動作について、図２１を参照して説明する。Ｄ／Ａ変換部５０Ａでは、平均値検出回路５０１ＡにおいてＨレベルのエラーパルスの数に応じた直流電圧（Ｈレベルエラー電圧Ｃｍ）と、平均値検出回路５０２ＡにおいてＬレベルのエラーパルスの数に応じた直流電圧（Ｌレベルエラー電圧Ｃｓ）と、ＨレベルとＬレベルのエラーパルスの論理和のエラーパルスの数に応じた直流電圧（ＨＬレベルエラー電圧Ｃ）とに変換して出力する。
【０１０２】
演算部３０Ａでは、演算増幅器３０１ＡがＨレベルエラー電圧ＣｍとＬレベルエラー電圧Ｃｓの差電圧に比例する電圧を中央識別点電圧Ｖｔｈとして与え、演算増幅器３０２ＡがＨＬレベルエラー電圧Ｃに逆比例した電圧を上識別点電圧Ｖｍとして、ＨＬレベルエラー電圧Ｃに比例した電圧を下識別点電圧Ｖｓとして与える処理が行われる。これらの処理は同時に行われる。
【０１０３】
すなわち、上記において、Ｈレベルエラー数＞Ｌレベルエラー数の場合、Ｈレベルエラー電圧Ｃｍ＞Ｌレベルエラー電圧Ｃｓとなって中央識別点電圧Ｖｔｈが下がると同時に、ＨＬレベルエラー電圧Ｃも発生するので、上識別点電圧Ｖｍが下がり、かつ下識別点電圧Ｖｓが上がる。この結果、各識別点の間隔が狭くなる。
【０１０４】
また、各識別点の間隔制御において、間隔を広げる速度と狭める速度に差をつけたい場合には、ＨレベルとＬレベルのエラーパルスの論理和のエラーパルスの数に応じた直流電圧に変換する過程において、充電時定数と放電時定数に差を設ければよい。
【０１０５】
上記の第５の実施の形態では、ＨレベルとＬレベルのエラー数の計測結果に応じて、上識別点電圧Ｖｍ、下識別点電圧Ｖｓ及び中央識別点電圧Ｖｔｈの３つの識別点の間隔が制御され、各識別点を最適な位置に調整することが可能となる。
【０１０６】
次に、識別電圧制御回路をアナログ回路によって実現した第６の実施の形態について説明する。図２２は、本発明の第６の実施の形態による識別電圧制御回路の構成を示す図である。この第６の実施の形態では、上識別点電圧Ｖｍ、下識別点電圧Ｖｓ、中央識別点電圧Ｖｔｈの間隔がを制御し、かつ各識別点の間隔を保持したまま３つの識別点を移動することにより、各識別点が最適な位置になるようにアナログ的に制御するものである。
【０１０７】
この第６の実施の形態による識別電圧制御回路１０Ｂは、ＨレベルエラーパルスとＬレベルエラーパルスをそのレベルエラーの数に応じた直流電圧に変換するＤ／Ａ変換部５０Ｂと、演算部３０Ｂとで構成される。また、演算部３０Ｂは、演算増幅器３０１Ｂ、３０２Ｂ、３０３Ｂとで構成され、Ｄ／Ａ変換部５０Ａは、平均値検出回路５０１Ｂ〜５０３Ｂ及び論理和回路５０４Ｂとで構成される。ここで、演算部３０Ｂ以外の構成は上記第５の実施の形態と同じである。
【０１０８】
演算部３０Ｂでは、演算増幅器３０１ＢがＨレベルエラー電圧ＣｍとＬレベルエラー電圧Ｃｓの差電圧に比例する電圧を中央識別点電圧Ｖｔｈとして与え、演算増幅器３０２ＢがＨＬレベルエラー電圧Ｃと中央識別点電圧Ｖｔｈの差電圧に比例した電圧を上識別点電圧Ｖｍとして与え、演算増幅器３０３ＢがＨＬレベルエラー電圧Ｃと、Ｈレベルエラー電圧ＣｍとＬレベルエラー電圧Ｃｓの差電圧に逆比例する電圧との差電圧に比例した電圧を下識別点電圧Ｖｓとして与える処理が行われる。
【０１０９】
上記ような構成により、中央識別点電圧Ｖｔｈが上下に変化した場合には、上識別点電圧Ｖｍと下識別点電圧Ｖｓがそれに連動して上下に変化する。これにより、上記の第６の実施の形態では、ＨレベルとＬレベルのエラー数の計測結果に応じて、上識別点電圧Ｖｍ、下識別点電圧Ｖｓ及び中央識別点電圧Ｖｔｈの３つの識別点の間隔の制御がなされると共に、各識別点の間隔を保ちつつ３つの識別点を移動する制御がなされ、各識別点を最適な位置に調整することが可能となる。
【０１１０】
最後に、識別電圧制御回路をアナログ回路によって実現した第７の実施の形態について説明する。図２３は、本発明の第７実施の形態による識別電圧制御回路の構成を示す図、図２４は第７の実施の形態における制御アルゴリズムの基本的考え方を示す図である。この第７の実施の形態では、上識別点電圧Ｖｍ、下識別点電圧Ｖｓ、中央識別点電圧Ｖｔｈの間隔が最適な位置になるようにアナログ的に制御するものである。
【０１１１】
この第７の実施の形態による識別電圧制御回路１０Ｃは、ＨレベルエラーパルスとＬレベルエラーパルスをそのレベルエラーの数に応じた直流電圧に変換するＤ／Ａ変換部５０Ｃと、演算部３０Ｃとで構成される。また、演算部３０Ｃは、演算増幅器３０１Ｃ、３０２Ｃと分圧器３０３Ｃとで構成され、Ｄ／Ａ変換部５０Ａは、平均値検出回路５０１Ｃと５０２Ｃとで構成される。
【０１１２】
この識別電圧制御回路１０Ｃでは、上識別点電圧Ｖｍと下識別点電圧Ｖｓの間隔制御のみを行い、中央点識別電圧Ｖｔｈについては、上識別点電圧Ｖｍと下識別点電圧Ｖｓを分圧器３０３Ｃによって比例配分することで与えている。この分圧器３０３Ｃの分圧比にについては任意に設定することが可能である。
【０１１３】
上記第７の実施の形態によれば、Ｈレベルエラー電圧Ｃｍが発生すると、上識別点電圧Ｖｍが下がるように制御され、Ｌレベルエラー電圧Ｃｓが発生すると下識別点電圧Ｖｓが上がるように制御される。これにより、上識別点電圧Ｖｍ、下識別点電圧Ｖｓ、中央識別点電圧Ｖｔｈの間隔が最適な位置になるように制御される。
【０１１４】
なお、上記第５から第７の実施の形態においても、第１の実施の形態と同様に、Ｈレベルエラー電圧ＣｍとＬレベルエラー電圧Ｃｓの大きさによって、計測時間を設定するような構成とすることも可能である。
【０１１５】
以上好ましい実施の形態及び実施例をあげて本発明を説明したが、本発明は必ずしも上記実施の形態及び実施例に限定されるものではなく、その技術的思想の範囲内において様々に変形して実施することができる。
【０１１６】
【発明の効果】
以上説明したように本発明の識別電圧付与機能付きＣＤＲの識別電圧制御回路と識別電圧制御方法によれば、以下のような効果が達成される。
【０１１７】
第１に、各受光レベルで識別位置を最適に制御することができるので、識別点が固定されていた従来の識別回路に比べてエラーレート特性が改善され、フロアーを生じることがなくなる。
【０１１８】
第２に、アイ開口部の内縁を検出するので識別点Ｖthを最適位置に制御することができる。
【０１１９】
第３に、エラーカウント部の計測結果をもとに、計測時間を調整しているので、計測精度を上げることができ、また、悪い状態からすばやく脱出することができる。
【０１２０】
第４に、計測したエラーの数に応じて、計測時間を変更するので、いたずらに大規模なカウンタを用いる必要がない。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態による識別電圧付加機能付きＣＤＲの識別電圧制御回路の構成を示すブロック図である。
【図２】 本発明の第１の実施の形態における識別電圧付加機能付きＣＤＲの構成を示すブロック図である。
【図３】 本発明の本発明による識別電圧制御回路を適用した光受信装置の構成を示すブロック図である。
【図４】 本発明の第１の実施の形態による識別電圧制御回路の演算処理部における制御アルゴリズムの基本的考え方を示す図である。
【図５】 本発明の第１の実施の形態による識別電圧制御回路の動作を説明するフローチャートである。
【図６】 図５のフローチャート各過程におけるアイ開口部と上識別点電圧と中央識別点と下識別点Ｖとの位置関係を示す図である。
【図７】 図５のフローチャート各過程におけるアイ開口部と上識別点電圧と中央識別点と下識別点Ｖとの位置関係を示す図である。
【図８】 図５のフローチャート各過程におけるアイ開口部と上識別点電圧と中央識別点と下識別点Ｖとの位置関係を示す図である。
【図９】 図５のフローチャート各過程におけるアイ開口部と上識別点電圧と中央識別点と下識別点Ｖとの位置関係を示す図である。
【図１０】 本発明の第２の実施の形態による識別電圧付加機能付きＣＤＲの識別電圧制御回路の構成を示すブロック図である。
【図１１】 本発明の第２の実施の形態による識別電圧制御回路の演算処理部における制御アルゴリズムの基本的考え方を示す図である。
【図１２】 本発明の第２の実施の形態による識別電圧制御回路の動作を説明するフローチャートである。
【図１３】 本発明の第３の実施の形態による識別電圧付加機能付きＣＤＲの識別電圧制御回路の構成を示すブロック図である。
【図１４】 本発明の第３の実施の形態による識別電圧制御回路の演算処理部における制御アルゴリズムの基本的考え方を示す図である。
【図１５】 本発明の第３の実施の形態による識別電圧制御回路の動作を説明するフローチャートである。
【図１６】 本発明の第４の実施の形態による識別電圧付加機能付きＣＤＲの識別電圧制御回路の構成を示すブロック図である。
【図１７】 本発明の第４の実施の形態による識別電圧制御回路の演算処理部における制御アルゴリズムの基本的考え方を示す図である。
【図１８】 本発明の第４の実施の形態による識別電圧制御回路の動作を説明するフローチャートである。
【図１９】 送信後の光受信波形の例を示す図である。
【図２０】 本発明の第５実施の形態によるアナログ的な識別電圧制御回路の構成を示すブロック図である。
【図２１】 第５の実施の形態における制御アルゴリズムの基本的考え方を示す図である。
【図２２】 本発明の第６の実施の形態によるアナログ的な識別電圧制御回路の構成を示すブロック図である。
【図２３】 本発明の第７の実施の形態によるアナログ的な識別電圧制御回路の構成を示すブロック図である。
【図２４】 第７の実施の形態における制御アルゴリズムの基本的考え方を示す図である。
【図２５】 送信後の光受信波形の例を示す図である。
【図２６】 エラーレートの改善効果を示す図である。
【符号の説明】
１０、１０Ａ、１０Ｂ、１０Ｃ 識別電圧制御回路
２０ エラーカウント部
３０ 演算処理部
４０ 計測時間設定部
５０、５０Ａ、５０Ｂ、５０Ｃ Ｄ／Ａ変換部
１００ 識別電圧付加機能付きＣＤＲ
２００ 光受信装置
２１０ 光／電気変換回路
３０Ａ、３０Ｂ、３０Ｃ 演算部
３０１Ａ、３０２Ａ、３０１Ｂ、３０２Ｂ、３０３Ｂ、３０１Ｃ、３０２Ｃ 演算増幅器
５０１Ａ、５０２Ａ、５０３Ａ、５０１Ｂ、５０２Ｂ、５０３Ｂ、５０１Ｃ、５０２Ｃ 平均値検出回路
５０４Ａ、５０４Ｂ 論理和回路
３０３Ｃ 分圧器
Claims (24)
- 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程
前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御方法。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御方法。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程とを含み、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御方法。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御方法において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させる過程を含み、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御方法。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動し、
前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御回路。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御回路。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす演算処理部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御回路。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させる演算処理部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御回路。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動し、
前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする識別電圧付加機能付きクロックデータ再生回路。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする識別電圧付加機能付きクロックデータ再生回路。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす演算処理部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする識別電圧付加機能付きクロックデータ再生回路。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させる演算処理部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする識別電圧付加機能付きクロックデータ再生回路。 - コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程
前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする識別電圧制御プログラム。 - コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、エラー数の計測時間を変化させる過程とを含み、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする識別電圧制御プログラム。 - コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす過程とを含み、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする識別電圧制御プログラム。 - コンピュータ装置に読み込まれて実行され、当該コンピュータ装置を制御して、光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御プログラムにおいて、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理し、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ過程を含み、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する機能を実現することを特徴とする識別電圧制御プログラム。 - 光入力信号を電気信号に変換して入力データ信号として出力する光／電気変換回路と、
所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動し、
前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする光受信装置。 - 光入力信号を電気信号に変換して入力データ信号として出力する光／電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、エラー数の計測時間を変化させる演算処理部とを備え、 前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする光受信装置。 - 光入力信号を電気信号に変換して入力データ信号として出力する光／電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させ、
前記エラー計数結果に基づいて、前記上下各識別点及び中央識別点の間隔保持をしたままで、３識別点を同時に動かす演算処理部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする光受信装置。 - 光入力信号を電気信号に変換して入力データ信号として出力する光／電気変換回路と、所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路であって、識別電圧を付与する機能が追加された識別電圧付加機能付きクロックデータ再生回路とを備える光受信装置において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数を計数処理するエラーカウント部と、
前記エラー計数結果に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点との幅を変化させる演算処理部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定する識別電圧制御回路を備えたことを特徴とする光受信装置。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数に応じた電圧を生成するＤ／Ａ変換部と、
前記エラー数に応じた電圧に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点に対応する電圧を、各識別点の幅を変化させながら出力する演算部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御回路。 - 前記演算部は、
Ｈレベルエラー数に対応する電圧とＬレベルエラー数に対応する電圧の差電圧に比例する電圧を中央識別点に対応する電圧として与える第１の演算増幅器と、
ＨＬレベルエラー数に対応する電圧に逆比例した電圧を上識別点に対応する電圧とし、ＨＬレベルエラー数に対応する電圧に比例した電圧を下識別点に対応する電圧として与える第２の演算増幅器を備えることを特徴とする請求項２１に記載の識別電圧制御回路。 - 前記演算部は、
前記Ｈレベル近傍の上識別点に対応する電圧とＬレベル近傍の下識別点に対応する電圧を任意の分圧比で分圧して前記中央識別点に対応する電圧を出力する分圧器を備えることを特徴とする請求項２１に記載の識別電圧制御回路。 - 光入力信号を電気信号に変換し所定の振幅まで増幅された入力データ信号からクロック成分を抽出し、そのクロックのタイミングで入力データ信号の１又は０を識別するクロックデータ再生回路に、最適な識別電圧を付与する識別電圧制御回路において、
入力データ信号のＨレベル近傍のエラー数とＬレベル近傍のエラー数に応じた電圧を生成するＤ／Ａ変換部と、
前記エラー数に応じた電圧に基づいて、Ｈレベル近傍の上識別点と中央識別点又は、Ｌレベル近傍の下識別点に対応する電圧を、各識別点の幅を変化させながら、前記上下各識別点及び中央識別点の間隔保持をしたままで３識別点を同時に動かして出力する演算部とを備え、
前記入力データ信号のアイ開口部の内縁を検出しながら中央識別点を最適位置に設定することを特徴とする識別電圧制御回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001076455A JP3652995B2 (ja) | 2001-03-16 | 2001-03-16 | クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム |
| EP02005365A EP1241845A3 (en) | 2001-03-16 | 2002-03-14 | Control of decision thresholds in a receiver of an optical transmission system |
| US10/097,394 US7218686B2 (en) | 2001-03-16 | 2002-03-15 | Decision threshold voltage control circuit and decision threshold voltage controlling method of clock and data recovery circuit, optical receiver, and decision threshold voltage control program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001076455A JP3652995B2 (ja) | 2001-03-16 | 2001-03-16 | クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002281094A JP2002281094A (ja) | 2002-09-27 |
| JP3652995B2 true JP3652995B2 (ja) | 2005-05-25 |
Family
ID=18933382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001076455A Expired - Fee Related JP3652995B2 (ja) | 2001-03-16 | 2001-03-16 | クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7218686B2 (ja) |
| EP (1) | EP1241845A3 (ja) |
| JP (1) | JP3652995B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004098120A1 (ja) * | 2003-05-01 | 2004-11-11 | Mitsubishi Denki Kabushiki Kaisha | クロックデータリカバリー回路 |
| US7590175B2 (en) | 2003-05-20 | 2009-09-15 | Rambus Inc. | DFE margin test methods and circuits that decouple sample and feedback timing |
| US7408981B2 (en) * | 2003-05-20 | 2008-08-05 | Rambus Inc. | Methods and circuits for performing margining tests in the presence of a decision feedback equalizer |
| US7336749B2 (en) * | 2004-05-18 | 2008-02-26 | Rambus Inc. | Statistical margin test methods and circuits |
| US7627029B2 (en) | 2003-05-20 | 2009-12-01 | Rambus Inc. | Margin test methods and circuits |
| EP1630983B1 (en) * | 2003-06-03 | 2013-11-20 | Fujitsu Limited | Optical signal reception device and for-digitization discrimination point control method thereof |
| GB2402841B (en) * | 2003-06-10 | 2005-05-11 | Whereonearth Ltd | A method of providing location based information to a mobile terminal within a communications network |
| US7643759B2 (en) * | 2005-01-12 | 2010-01-05 | Sumitomo Electric Industries, Ltd. | Signal-quality evaluation device, signal adjustment method, optical-signal evaluation system, and optical transmission system |
| US8249447B2 (en) * | 2008-04-29 | 2012-08-21 | Menara Networks, Inc. | Systems and methods for optical receiver decision threshold optimization |
| WO2010067448A1 (ja) * | 2008-12-11 | 2010-06-17 | 富士通株式会社 | 受信装置、伝送装置及び伝送方法 |
| US8713380B2 (en) * | 2011-05-03 | 2014-04-29 | SanDisk Technologies, Inc. | Non-volatile memory and method having efficient on-chip block-copying with controlled error rate |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2511566A1 (fr) * | 1981-08-12 | 1983-02-18 | Thomson Csf | Recepteur optique a seuils pour systeme de transmission numerique a debit variable |
| JPS60178751A (ja) | 1984-02-24 | 1985-09-12 | Fujitsu Ltd | 信号劣化検出回路 |
| JP2571408B2 (ja) | 1987-12-11 | 1997-01-16 | 富士通株式会社 | 通信システムの試験方法 |
| US4823360A (en) | 1988-02-12 | 1989-04-18 | Northern Telecom Limited | Binary data regenerator with adaptive threshold level |
| JP2530904B2 (ja) * | 1988-02-22 | 1996-09-04 | 富士通株式会社 | 最適識別レベル制御方式 |
| JPH0454043A (ja) | 1990-06-22 | 1992-02-21 | Fujitsu Ltd | 受信データ識別回路 |
| US5521941A (en) * | 1990-11-29 | 1996-05-28 | Motorola, Inc. | Automatic threshold control for multi-level signals |
| JP2598913Y2 (ja) * | 1992-07-27 | 1999-08-23 | ミツミ電機株式会社 | データスライサ |
| JPH0810851B2 (ja) | 1993-01-11 | 1996-01-31 | 日本電気株式会社 | 波形識別装置 |
| US5425056A (en) * | 1993-03-23 | 1995-06-13 | Motorola, Inc. | Method and apparatus for generating threshold levels in a radio communication device for receiving four-level signals |
| FR2731125B1 (fr) * | 1995-02-28 | 1997-05-16 | Sgs Thomson Microelectronics | Circuit de traitement d'un signal asynchrone presentant periodiquement des salves de synchronisation |
| JP3551393B2 (ja) | 1995-03-20 | 2004-08-04 | 富士通株式会社 | 識別回路 |
| US5670951A (en) * | 1995-07-17 | 1997-09-23 | Motorola, Inc. | Radio communication device and method for generating threshold levels in a radio communication device for receiving four-level signals |
| JPH09205466A (ja) * | 1996-01-29 | 1997-08-05 | Kokusai Electric Co Ltd | シンボル判定装置 |
| JPH1093641A (ja) * | 1996-09-12 | 1998-04-10 | Nec Corp | 多値ｆｓｋ復調ウィンドウコンパレータ |
| JP3863265B2 (ja) * | 1997-10-16 | 2006-12-27 | 富士通株式会社 | 光受信器およびクロック抽出回路 |
| US6188737B1 (en) * | 1999-11-24 | 2001-02-13 | Nortel Networks Limited | Method and apparatus for regenerating data |
| CA2328251C (en) * | 1999-12-15 | 2004-05-25 | Nec Corporation | Automatic identification level control circuit, identification level control method, automatic identification phase control circuit, identification phase control method, optical receiver, and optical communication system |
| JP3657209B2 (ja) | 2000-10-26 | 2005-06-08 | 三菱電機株式会社 | 光受信器用異常検出回路及び光受信器 |
| JP3731505B2 (ja) * | 2001-07-18 | 2006-01-05 | 日本電気株式会社 | 光受信装置、光データ信号の波形最適化方法及び光データ信号の波形最適化プログラム |
| JP3856101B2 (ja) * | 2001-09-03 | 2006-12-13 | 日本電気株式会社 | 受信波形整形機能を有する光受信装置 |
-
2001
- 2001-03-16 JP JP2001076455A patent/JP3652995B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-14 EP EP02005365A patent/EP1241845A3/en not_active Withdrawn
- 2002-03-15 US US10/097,394 patent/US7218686B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP1241845A3 (en) | 2006-08-02 |
| US20020131531A1 (en) | 2002-09-19 |
| JP2002281094A (ja) | 2002-09-27 |
| US7218686B2 (en) | 2007-05-15 |
| EP1241845A2 (en) | 2002-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3731505B2 (ja) | 光受信装置、光データ信号の波形最適化方法及び光データ信号の波形最適化プログラム | |
| JP3652995B2 (ja) | クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム | |
| US5418660A (en) | Information processing apparatus for processing reproduction signal having nonlinear characteristics | |
| US6324144B1 (en) | Apparatus for correcting asymmetry of reproduction signals and method therefor | |
| TWI389467B (zh) | 自動增益控制方法及裝置 | |
| KR20060046531A (ko) | 자동 레벨 조정 회로 | |
| US5570335A (en) | Reproducing waveform correction circuit for optical information recording/reproducing system | |
| US20110063689A1 (en) | Image reading apparatus and image forming apparatus | |
| US20060279440A1 (en) | Frequency detector in phase locked loop circuit and frequency error detecting method | |
| US8508810B2 (en) | Image reading apparatus and image forming apparatus | |
| US7693246B2 (en) | Frequency control device and information reproduction apparatus | |
| US6324145B1 (en) | Digital data reproducing apparatus and reproduction signal binarization level correcting method | |
| US6118393A (en) | EFM signal frame period detecting circuit, and system for controlling the frequency of the bit synchronizing clock signal used for reproducing the EFM signal | |
| US7389056B2 (en) | Preamplifier circuit, clock switching circuit, and optical receiver | |
| KR102563390B1 (ko) | 지자기 센서의 자기장 측정 구간 및 범위 자동 조정 방법 | |
| US6917233B1 (en) | Limiting amplifier and method for amplifying an input signal | |
| JP4099994B2 (ja) | 位相ロック・ループ回路 | |
| US7336571B2 (en) | Method and arrangement for compensating scanning disturbances on optical recording media | |
| KR101061137B1 (ko) | 고속 적응형 등화기 및 그것의 제어 방법 | |
| JPH0736500B2 (ja) | Ａｇｃ制御方式 | |
| US8068404B2 (en) | Signal value holding apparatus, signal value holding method, signal value control system, signal value control method, playback apparatus, and playback method | |
| JP2664221B2 (ja) | 情報再生装置 | |
| JP2826456B2 (ja) | 光受信器 | |
| KR100604791B1 (ko) | 광 디스크 재생 시스템의 포커스 바이어스 조정방법 및 장치 | |
| JPS6221419B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040212 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040408 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041029 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041129 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20041129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041209 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050224 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |