KR101061137B1 - 고속 적응형 등화기 및 그것의 제어 방법 - Google Patents

고속 적응형 등화기 및 그것의 제어 방법 Download PDF

Info

Publication number
KR101061137B1
KR101061137B1 KR1020090076094A KR20090076094A KR101061137B1 KR 101061137 B1 KR101061137 B1 KR 101061137B1 KR 1020090076094 A KR1020090076094 A KR 1020090076094A KR 20090076094 A KR20090076094 A KR 20090076094A KR 101061137 B1 KR101061137 B1 KR 101061137B1
Authority
KR
South Korea
Prior art keywords
equalization filter
signal
filter unit
high frequency
slope
Prior art date
Application number
KR1020090076094A
Other languages
English (en)
Other versions
KR20110018571A (ko
Inventor
한건희
이동명
임승현
채영철
천지민
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020090076094A priority Critical patent/KR101061137B1/ko
Publication of KR20110018571A publication Critical patent/KR20110018571A/ko
Application granted granted Critical
Publication of KR101061137B1 publication Critical patent/KR101061137B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03878—Line equalisers; line build-out devices
    • H04L25/03885—Line equalisers; line build-out devices adaptive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03203—Trellis search techniques
    • H04L25/03235—Trellis search techniques with state-reduction using feedback filtering
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/01—Equalisers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명의 실시 예에 따른 고속 적응형 등화기의 제어방법은 소정의 채널 특성에 대응하는 고주파 전압 이득을 갖는 등화필터부를 이용하여 신호를 출력하는 단계, 상기 등화필터부에서 출력된 신호를 클럭 데이터 복원부를 이용하여 복원하는 단계, 상기 등화필터부에서 출력된 신호 및 상기 클럭 데이터 복원부에서 복원된 신호의 기울기들을 각각 검출하는 단계 및 상기 검출된 기울기들을 비교하여, 상기 등화필터부의 고주파 전압 이득을 제어하는 단계를 포함한다.

Description

고속 적응형 등화기 및 그것의 제어 방법{HIGH SPEED ADAPTIVE EQUALIZER AND CONTROL METHOD THEREOF}
본 발명의 실시 예는 등화기 및 그것의 제어 방법에 관한 것으로, 좀더 상세하게는 고속 적응형 등화기 및 그것의 제어 방법에 관한 것이다.
등화기는 소정의 채널을 이용하여 신호를 전송하는 과정에서 발생되는 신호의 감쇄나 왜곡을 보상하기 위하여 사용된다. 신호의 입출력간 전체로서의 주파수 특성을 필요한 범위로 균등하게 하기 위하여, 등화기의 주파수 특성은 채널의 특성에 따라 상보적으로 조정할 수 있다.
일반적으로, 고속 적응형 등화기에 사용되는 등화기 기술은 결정 궤환 등화기(Decision Feedback Equalizer), 탭-지연 라인 필터(Tap-delay line filter) 등 다양한 구조로 설계된다.
한편, 공정이나 온도 변화에 따라 채널의 특성이 변화하는 것을 효과적으로 보상하기 위해서, 고속 적응형 등화기는 다양한 방식의 기법이 사용된다. 예를 들어, 종래의 고속 적응형 등화기에서는 등화 필터 출력 신호의 고주파 성분의 파워와 기준 신호의 고주파 성분의 파워를 비교하여 그 파워 차이가 최소화 되도록 등 화 필터의 고주파 전압 이득을 조절한다.
본 발명의 목적은 고속 동작이 용이하면서 적은 면적으로 구현 가능한 고속 적응형 등화기를 제공하는 데 있다.
본 발명의 실시 예에 따른 고속 적응형 등화기의 제어방법은 소정의 채널 특성에 대응하는 고주파 전압 이득을 갖는 등화필터부를 이용하여 신호를 출력하는 단계, 상기 등화필터부에서 출력된 신호를 클럭 데이터 복원부를 이용하여 복원하는 단계, 상기 등화필터부에서 출력된 신호 및 상기 클럭 데이터 복원부에서 복원된 신호의 기울기들을 각각 검출하는 단계 및 상기 검출된 기울기들을 비교하여, 상기 등화필터부의 고주파 전압 이득을 제어하는 단계를 포함한다.
실시 예로서,상기 등화필터부에서 출력된 신호 및 상기 클럭 데이터 복원부에서 복원된 신호는 시간 변화에 따른 파형의 변화를 나타내는 아이 패턴으로 표현된다.
실시 예로서, 상기 등화필터부에서 출력된 신호와 상기 클럭 데이터 복원부에서 복원된 신호의 기울기가 동일한 경우, 상기 고주파 전압 이득을 제어하는 신호는 소정의 레벨을 유지한다.
실시 예로서, 상기 등화필터부에서 출력된 신호의 기울기가 상기 클럭 데이터 복원부에서 복원된 신호의 기울기보다 작은 경우, 상기 고주파 전압 이득을 제 어하는 신호의 레벨은 증가한다.
실시 예로서, 상기 등화필터부에서 출력된 신호의 기울기가 상기 클럭 데이터 복원부에서 복원된 신호의 기울기보다 큰 경우, 상기 고주파 전압 이득을 제어하는 신호의 레벨은 감소한다.
실시 예로서, 상기 검출된 기울기들을 비교하여, 상기 등화필터부의 고주파 전압 이득을 제어하는 단계는 상기 검출된 기울기들에 반비례하는 펄스 폭을 갖는 출력 전압들을 각각 생성하는 단계, 상기 생성된 출력 전압들의 차이를 계산하는 단계, 및 상기 출력 전압들의 차이에 기초하여, 상기 등화필터부의 고주파 전압 이득을 제어하는 신호를 발생하는 단계를 더 포함한다.
실시 예로서, 상기 출력 전압들의 차이는 전압/전류 변환기 또는 전하 펌프에 의하여 전류 레벨의 차이로 변환되고, 상기 전류 레벨의 차이에 기초하여, 상기 등화필터부의 고주파 전압 이득을 제어한다.
본 발명의 실시 예에 따른 고속 적응형 등화기는 소정의 채널 특성에 대응하는 고주파 전압 이득을 갖고, 입력 신호를 고주파 증폭하여 출력하는 등화필터부, 상기 등화필터부에서 출력된 신호를 전달받아, 데이터를 복원하여 출력하는 클럭 데이터 복원부 및 상기 등화필터부에서 출력된 신호 및 상기 클럭 데이터 복원부에서 출력된 신호의 기울기들을 비교하여, 상기 등화필터부의 고주파 전압 이득을 제어하는 적응회로를 포함한다.
실시 예로서, 상기 적응회로는 상기 등화필터부 또는 상기 클럭 데이터 복원부에서 출력된 신호의 기울기를 검출하는 기울기 검출부를 포함한다.
실시 예로서, 상기 등화필터부 또는 상기 클럭 데이터 복원부에서 출력된 신호는 시간 변화에 따른 파형의 변화를 나타내는 아이 패턴으로 표현된다.
실시 예로서, 상기 적응회로는 상기 등화필터부 및 상기 클럭 데이터 복원부에서 출력된 신호의 기울기들에 반비례하는 펄스 폭을 갖는 출력 전압들을 각각 생성하고, 생성된 출력 전압들의 차이에 기초하여 상기 등화필터부의 고주파 전압 이득을 제어한다.
실시 예로서, 상기 적응회로는 상기 출력 전압들의 차이를 전류 레벨의 차이로 변환하는 전압/전류 변환기를 포함한다.
실시 예로서, 상기 적응회로는 상기 출력 전압들의 차이를 전하 펌프에 의하여 전류 레벨의 차이로 변환한다.
실시 예로서, 상기 적응회로는 변환된 전류 레벨을 저장하여, 전압 레벨로 변환하는 적분기를 포함한다.
실시 예로서, 상기 적응회로는 비교기 및 XOR 게이트를 이용하여 기울기를 검출한다.
실시 예로서, 상기 적응회로는 비교기 및 AND 게이트를 이용하여 기울기를 검출한다.
본 발명의 실시 예에 따른 고속 적응형 등화기는 고역 통과 필터 또는 파워 검출기 등을 요구하지 않는다. 따라서, 본 발명의 실시 예에 따른 고속 적응형 등화기는 칩 인터페이스로서 적은 면적으로 구현가능하다. 또한, 본 발명의 실시 예 에 따른 고속 적응형 등화기는 고속 동작이 용이하다.
이하에서는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시 예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1은 일반적인 고속 적응형 등화기(100)를 보여주는 블록도이다.
도 1을 참조하면, 고속 적응형 등화기(100)는 등화 필터부(Equalization filter)(110), 클럭 데이터 복원부(Clock and data recovery)(120) 및 적응회로(Adaptation circuit)(130)을 포함한다.
등화 필터부(110)는 소정의 채널을 통과한 신호(EQin)의 고주파 성분을 증폭한다. 등화 필터부(110)는 고주파 성분이 증폭된 신호(EQout)를 클럭 데이터 복원부(120)에 전달한다. 등화 필터부(110)는 최적의 고주파 증폭 이득을 얻기 위하여 적응 회로(130)에 의하여 제어된다.
클럭 데이터 복원부(120)는 등화 필터부(110)로부터 고주파 성분이 증폭된 신호(EQout)를 전달받는다. 클럭 데이터 복원부(120)는 전달받은 신호를 이용하여 클럭과 데이터 등의 신호를 복원한다.
적응회로(130)는 고역 통과 필터부(131, 133) 파워 검출부(135, 137), 및 적분기(139)를 포함한다. 적응회로(130)는 등화필터부(110)로부터 고주파 성분이 증폭된 신호(EQout)를 전달받는다. 적응회로(130)는 클럭 데이터 복원부(120)로부터 복원된 신호(Dout)를 전달받는다.
적응회로(130)는 전달받은 두 신호(Eout, Dout)의 고주파 성분의 파워를 비교하며, 그 파워의 차이가 최소가 되도록 등화필터부(110)를 제어한다. 자세히 설명하면, 고역 통과 필터부들(131, 133)은 전달받은 두 신호(Eout, Dout)의 고주파 성분을 각각 추출한다. 파워 검출부들(135, 137)은 추출된 두 신호(Eout, Dout)의 고주파 성분의 파워를 각각 검출한다. 적분기(139)는 검출된 두 신호(Eout, Dout)의 파워를 합산하여 그 파워의 차이가 최소가 되도록 등화필터부(110)를 제어한다.
이 경우, 고역 통과 필터부들(131, 133)은 일반적으로 수동 소자인 커패시터와 저항을 포함한다. 이는 고역 통과 필터부들(131, 133)에 의하여 점유되는 면적이 넓음을 의미한다. 또한, 두 고역 통과 필터 사이의 부정합은 고속 적응형 등화기(100)의 성능을 열화시킬 수 있다. 또한, 데이터 전송 속도가 증가함에 따라, 파워 검출부들(135, 137)은 고속으로 구동될 것이 요구된다. 이는 적응회로(130)의 속도가 고속 적응형 등화기(100)의 속도를 제약하는 요인이 됨을 의미한다.
이하에서는, 상술한 문제점을 해결하기 위하여, 고역 통과 필터와 파워 검출부 대신에 기울기 검출부를 사용한 고속 적응형 등화기가 상세히 설명될 것이다.
도 2는 본 발명의 실시 예에 따른 고속 적응형 등화기(200)를 보여주는 블록도이다.
도 2를 참조하면, 고속 적응형 등화기(200)는 등화필터부(210), 클럭 데이터 복원부(220), 및 적응회로(230)를 포함한다.
등화필터부(210)는 채널을 통과한 신호의 고주파 성분을 증폭시킨다. 클럭 데이터 복원부(220)는 등화필터부(210)에서 출력된 신호를 이용하여 클럭과 데이터 등을 복원한다. 등화필터부(210) 및 클럭 데이터 복원부(220)는 도 1에서 상세히 설명되었으므로, 자세한 설명은 생략될 것이다.
적응회로(230)는 기울기 검출부(231, 233) 및 적분기(235)를 포함한다. 적응회로(130)는 등화필터부(210)로부터 고주파 성분이 증폭된 신호(EQout)를 전달받는다. 적응회로(230)는 클럭 데이터 복원부(220)로부터 복원된 신호(Dout)를 전달받는다.
적응회로(230)는 전달받은 두 신호(Eout, Dout)의 변이(transition) 에지(edge)의 기울기를 검출하고 비교하여 등화필터부(210)의 고주파 전압 이득을 조절하기 위한 제어 신호(Vctrl)를 발생시킨다.
자세히 설명하면, 기울기 검출부(231)는 등화필터부(210)로부터 전달받은 신호(Eout)의 변이 에지 기울기(SEQ)를 검출한다. 기울기 검출부(233)는 클럭 데이터 복원부(220)로부터 전달받은 신호(Dout)의 변이 에지 기울기(SD)를 검출한다. 적분기(235)는 두 기울기를 비교하여 등화필터부(210)의 고주파 전압 이득을 조절하는 제어 신호를 발생시킨다. 변이 에지 기울기(SEQ)가 변이 에지 기울기(SD)보다 작은 경우, 적분기(235)는 등화필터부(210)의 고주파 전압 이득을 증가시키는 제어 신호를 발생시킨다. 변이 에지 기울기(SEQ)가 변이 에지 기울기(SD)보다 큰 경우, 적분기(235)는 등화필터부(210)의 고주파 전압 이득을 감소시키는 제어 신호를 발생시킨다.
상술한 바와 같이, 도 2의 고속 적응형 등화기(200)는 도 1의 고속 적응형 등화기(100)와 비교하여, 고역 통과 필터부들(131, 133)과 파워 검출부(135, 137)을 기울기 검출부들(231, 233)로 대체하였다. 넓은 면적을 차지하는 고역 통과 필터부를 제거함으로써, 도 2의 고속 적응형 등화기(200)는 적은 면적에 구현될 수 있다. 또한, 고속 동작을 제한하는 파워 검출부를 제거함으로써, 도 2의 고속 적응형 등화기(200)는 고속 동작에 유리하다. 이하의 도 3 및 도 4에서는 본 발명의 실시 예에 따른 기울기 검출방법이 설명될 것이다.
도 3a는 본 발명의 실시 예에 따른 기울기 검출부를 나타낸다. 도 3a를 참조하면, 두 개의 비교기와 XOR 게이트가 사용되어, 기울기가 검출된다.
등화필터부(210)로부터 전달받은 신호(EQout)는 두 개의 비교기의 양의 입력 단자에 동시에 인가된다. 제 1 입력 전압(VL)은 하나의 비교기의 음의 입력단자에 인가된다. 제 2 입력 전압(VH)은 다른 하나의 비교기의 음의 입력단자에 인가된다. 예시적으로, 제 2 입력 전압(VH)이 제 1 입력 전압(VL)보다 크다고 가정된다.
이 경우, 각 비교기는 입력 단자에 인가되는 전압 레벨을 비교하여 그 결과값을 출력할 것이다. XOR 게이트는 각 비교기에서 출력된 결과 값을 인가받아 논리 값을 출력할 것이다. 이는 도 3a의 표와 같다. 예를 들어, 신호(EQout)의 전압레벨이 제 1 입력 전압(VL)보다 크고, 제 2 입력 전압(VH)보다 작은 경우, 하나의 비교기에서 출력된 제 1 전압(V1)은 논리 하이('1')이고, 다른 비교기에서 출력된 제 2 전압(V2)은 논리 로우('0')이다. 제 1 전압(V1) 및 제 2 전압(V2)은 XOR 게이트에 인가된다. 따라서, XOR 게이트는 논리 하이('1')의 출력전압(Vout)을 출력할 것이 다.
도 3b는 본 발명의 다른 실시 예에 따른 기울기 검출부를 나타낸다. 도 3b를 참조하면, 두 개의 비교기와 AND 게이트가 사용되어, 기울기가 검출된다.
도 3b에서의 기울기 검출부는 도 3a의 기울기 검출부와 유사하므로, 자세한 설명은 생략될 것이다. 다만, 도 3b에서는, 등화필터부(210)로부터 전달받은 신호(EQout)가 두 개의 비교기의 양의 입력 단자 및 음의 입력 단자에 각각 입력된다. 또한, 도 3b에서는 XOR 게이트를 대신하여 AND 게이트가 사용된다. 따라서, 결과적으로 도 3b의 테이블을 참조하면, 출력전압(Vout)는 도 3a와 동일하다.
도 4a는 기울기가 상대적으로 낮은 경우의 기울기 검출 결과 및 출력신호를 나타내는 타이밍도이다. 도 4b는 기울기가 상대적으로 높은 경우의 출력 전압을 나타내는 타이밍도이다.
도 4a 및 도 4b를 참조하면, 등화필터부(210)로부터 전달받은 신호(EQout)의 아이패턴이 도시되어 있다. 예시적으로, 신호(EQout)는 두 번의 변이(transition) 과정을 갖는다고 가정된다. 변이 과정 동안 기울기는 일정하다고 가정된다.
도 4a를 참조하면, 신호(EQout)의 변이과정에서 제 1 입력 전압(VL)과 교차되는 지점부터 제 2 입력 전압(VH)과 교차되는 지점까지의 시간은 A라 가정된다. 이 경우, 변이 에지 (transition edge)의 기울기의 크기는 △V/A이다.
도 4b를 참조하면, 신호(EQout)의 변이과정에서 제 1 입력 전압(VL)과 교차되는 지점부터 제 2 입력 전압(VH)과 교차되는 지점까지의 시간은 B라 가정된다. 이 경우, 변이 에지 (transition edge)의 기울기의 크기는 △V/B이다.
도 4a 및 도 4b를 참조하면, 변이 에지(A)의 기울기(△V/A)는 변이 에지(B) 사이의 기울기(△V/B)보다 작다. 본 발명의 실시 예에 따른 기울기 검출방법은 기울기에 반비례하는 펄스 폭을 갖는다. 따라서, 도 4a의 신호(EQout)에 대응하는 출력전압(Vout)의 펄스 폭이 도 4b의 신호(EQout)에 대응하는 출력전압(Vout)의 펄스 폭보다 크다. 따라서, 본 발명의 실시 예에 따른 기울기 검출부(231, 233)는 등화필터부(210)로부터 전달받은 신호(EQout) 및 클럭 데이터 복원부(220)로부터 전달받은 신호(Dout)의 기울기를 검출하고, 그 결과 값에 따라 출력전압(Vout)의 펄스 폭을 조절할 수 있다.
한편, 상술한 설명은 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 도 3a 및 도 3b는 XNOR또는 NAND 게이트로 대체되어 변이 에지에서 논리 로우의 출력 신호를 생성하도록 응용될 수 있을 것이다. 또한, 도 4a 및 도 4b는 도 3b의 기울기 검출 방법에도 적용될 수 있음이 이해될 것이다.
도 5a는 본 발명의 실시 예에 따른 도 3a의 기울기 검출부를 이용한 적응회로(230)를 보여주는 블록도이다. 도 5a에서는 전압-전류 변환기(V/I)를 이용하여 전류 모드로 기울기의 차이를 구한 후 커패시터로 이루어진 적분기를 이용하여 제어 전압 신호를 생성하는 구조가 설명된다.
도 5a를 참조하면, 기울기 검출부(231)는 등화필터부(210)로부터 전달받은 신호(EQout)를 이용하여 제 1 출력전압(Vout1)을 생성한다. 제 1 출력전압(Vout1)은 전압-전류 변환기(V/I, 232)에 의하여 제 1 전류(IEQ)로 변환된다. 또한, 기울기 검출부(233)는 클럭 데이터 복원부(220)로부터 전달받은 신호(Dout)를 이용하여 제 2 출력전압(Vout2)을 생성한다. 제 2 출력전압(Vout2)은 전압-전류 변환기(V/I,234)에 의하여 제 2 전류(ID)로 변환된다. 전류모드 뺄셈기(237)는 제 1 전류(IEQ)와 제 2 전류(ID)의 차이를 계산하여, 전류 제어 신호(Ictrl)를 생성한다.
적분기(235)는 전류모드 뺄셈기(237)로부터 전달받은 전류 제어 신호(Ictrl)를 이용하여 전압 제어 신호(Vctrl)를 생성한다. 즉, 제 1 전류(IEQ)와 제 2 전류(ID)의 차이(Ictrl)는 커패시터에 축적되고, 커패시터에 축적된 전하량에 따라 전압 제어 신호(Vctrl)가 생성된다.
도 5b는 본 발명의 다른 실시 예에 따른 도 3a의 기울기 검출부를 이용한 적응회로(230)를 보여주는 블록도이다. 도 5b에서는 전하 펌프(charge pump)를 이용하여 전류 모드로 기울기의 차이를 구한 후 커패시터로 이루어진 적분기를 이용하여 제어 전압 신호를 생성하는 구조가 설명된다.
도 5b를 참조하면, 전하 펌프(236)는 제 1 출력 전압(Vout1)을 충전시키고, 전하 펌프(238)는 제 2 출력전압(Vout2)을 충전시킨다. 예시적으로, 전하 펌프(236)와 전하 펌프(238)는 동시에 충전될 것이다. 이 후, 전하 펌프(236) 및 전하 펌프(238)가 동시에 방전되면, 키르히호프의 법칙에 의하여 전류 제어 신호(Ictrl)가 생성된다. 생성된 전류 제어 신호(Ictrl)는 적분기(235)의 커패시터에 충전된다. 따라서, 커패시터에 축적된 전하량에 따라 전압 제어 신호(Vctrl)가 생성된다.
한편, 도 5b 및 도 5a는 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 적응회로(230)는 도 3b의 기울기 검출부를 이용하여 구현될 수 있다. 또한, 적분기(235)는 다수의 커패시터, 연산 증폭기(OP-AMP) 등을 이용하여 다양하게 구현될 수 있을 것이다.
도 6은 도 5의 적응회로의 동작원리를 나타내는 타이밍도이다.
도 6을 참조하면, 등화필터부(210)로부터 전달된 신호(EQout)의 기울기(SEQ)와 클럭 데이터 복원부(220)로부터 전달된 신호(Dout)의 기울기(SD)가 같은 경우, 전압 제어 신호(Vctrl)는 소정의 일정한 레벨을 갖는다. 이는 등화필터부(210)의 고주파 전압 이득이 최적의 상태임을 의미한다.
반면, 등화필터부(210)로부터 전달된 신호(EQout)의 기울기(SEQ)와 클럭 데이터 복원부(220)로부터 전달된 신호(Dout)의 기울기(SD)가 다른 경우, 전압 제어 신호(Vctrl)의 레벨은 증가 또는 감소한다. 따라서, 등화필터부(210)의 고주파 전압 이득이 최적의 상태로 제어될 수 있다.
도 7은 본 발명의 실시 예에 따른 도 5a의 기울기 검출 방법을 이용한 적응회로(230)를 보여주는 회로도이다. 도 7을 참조하면, 본 발명의 실시 예에 따른 적응회로(230)는 네 개의 차동 증폭회로 (M1~M8)와 교차 연결(cross-coupled configuration)을 통해 구현된 기울기 검출회로(231, 233)와 전류복사 회로를 이용한 전류 모드 뺄셈기(237), 그리고 커패시터 적분기(235)를 이용하여 구현가능하다. 또한, 이 경우, 전류 모드 회로로 구현함으로써 모든 노드의 임피던 스가 낮아 고속 동작이 유리한 장점이 있다.
도 8은 본 발명의 실시 예에 따른 기울기 검출을 이용한 고속 적응형 등화기를 제어하는 방법을 보여주는 순서도이다. 도 8에서는 본 발명의 실시 예에 따른 고속 적응형 등화기의 제어 방법이 도 2 내지 도 7의 도면을 참조하여 설명된다.
S110 단계에서, 등화필터부(210)는 소정의 채널을 통고한 신호(EQin)의 고주성분을 증폭하여, 신호(EQout)를 출력한다. 클럭 데이터 복원부(220)는 고주파 성분이 증폭된 신호(EQout)를 전달받아 클럭과 데이터 등이 복원된 신호(Dout)를 출력한다.
S120 단계에서, 등화필터부(210)에서 출력된 신호(EQout)의 변이 에지의 기울기(SEQ)가 기울기 검출부(231)에서 검출된다. 클럭 데이터 복원부(220)에서 출력된 신호(Dout)의 변이 에지의 기울기(SD)가 기울기 검출부(233)에서 검출된다.
S130 단계에서, 변이 에지의 기울기(SEQ)와 변이 에지의 기울기(SD)의 동일 여부가 판단된다. 두 변이 에지 기울기가 동일하다면, 이는 등화필터부(210)의 고주파 전압 이득이 적정한 레벨을 갖고 있음을 의미한다. 따라서, 전압 제어 신호(Vctrl)는 소정의 레벨을 유지할 것이다. 두 변이 에지 기울기가 동일하지 않다면, 고주파 전압 이득을 조절하기 위한 단계가 진행된다.
S140 단계에서, 변이 에지의 기울기(SEQ)와 변이 에지의 기울기(SD)의 크기가 판단된다. 구체적으로, 변이 에지의 기울기(SEQ) 및 변이 에지의 기울기(SD)와 반비 례하는 펄스 폭을 갖는 출력 전압들이 각각 생성된다. 이 후, 생성된 출력 전압들의 차이가 계산되고, 출력 전압들의 차이에 기초하여, 등화필터부의 고주파 전압 이득을 제어하는 신호가 발생된다.
변이 에지의 기울기(SEQ)가 변이 에지의 기울기(SD)보다 작은 경우, 이는 채널의 고주파 성분의 보상이 부족함을 의미한다. 따라서, 이 경우에 전압 제어 신호(Vctrl)의 레벨이 증가한다(S150단계). 증가된 전압 레벨 신호(Vctrl)는 등화필터부(210)에 인가되고, 고주파 전압 이득이 증가한다(S170 단계).
변이 에지의 기울기(SEQ)가 변이 에지의 기울기(SD)보다 큰 경우, 이는 채널의 고주파 성분의 보상이 초과함을 의미한다. 따라서, 이 경우에 전압 제어 신호(Vctrl)의 레벨이 감소한다(S160단계). 감소된 전압 레벨 신호(Vctrl)는 등화필터부(210)에 인가되고, 고주파 전압 이득이 증가한다(S170 단계).
상술한 방법은 변이 에지의 기울기(SEQ)와 변이 에지의 기울기(SD)가 서로 같아질 때까지 반복될 것이다. 즉, 상술한 방법을 반복적으로 수행함으로써, 등화필터부(210)의 고주파 전압 이득은 최적의 값을 갖도록 제어될 수 있다.
또한, 상술한 본 발명의 실시 예에 따른 고속 적응형 등화기(200)는 고역 통과 필터와 파워 검출기를 필요로 하지 않는다. 넓은 면적을 요구하는 고역 통과 필터를 사용하지 않음으로써, 본 발명의 실시 예에 따른 고속 적응형 등화기(200)는 작은 면적으로 구현될 수 있다. 또한, 본 발명의 실시 예에 따른 기울기 검출 방법은 전류 모드 로직을 사용하여 기울기를 검출한다. 이는 고속 동작이 가능함을 의 미한다.
본 발명에 따른 고속 적응형 등화기의 제어 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 본 발명을 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD 와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 상기 매체는 프로그램 명령, 데이터 구조 등을 지정하는 신호를 전송하는 반송파를 포함하는 광 또는 금속선, 도파관 등의 전송 매체일 수도 있다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 본 발명의 동작을 수행하기 위해 하나 이상의 소프트웨어 계층으로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
한편, 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술 한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
도 1은 일반적인 고속 적응형 등화기(100)를 보여주는 블록도이다.
도 2는 본 발명의 실시 예에 따른 고속 적응형 등화기(200)를 보여주는 블록도이다.
도 3a는 본 발명의 실시 예에 따른 기울기 검출부를 나타낸다.
도 3b는 본 발명의 다른 실시 예에 따른 기울기 검출부를 나타낸다.
도 4a는 기울기가 상대적으로 낮은 경우의 기울기 검출 결과 및 출력신호를 나타내는 타이밍도이다.
도 4b는 기울기가 상대적으로 높은 경우의 출력 전압을 나타내는 타이밍도이다.
도 5a는 본 발명의 실시 예에 따른 도 3a의 기울기 검출부를 이용한 적응회로(230)를 보여주는 블록도이다.
도 5b는 본 발명의 실시 예에 따른 도 3a의 기울기 검출부를 이용한 적응회로(230)를 보여주는 블록도이다.
도 6은 도 5의 적응회로의 동작원리를 나타내는 타이밍도이다.
도 7은 본 발명의 실시 예에 따른 도 5a의 기울기 검출 방법을 이용한 적응회로(230)를 보여주는 회로도이다.
도 8은 본 발명의 실시 예에 따른 기울기 검출을 이용한 고속 적응형 등화기를 제어하는 방법을 보여주는 순서도이다.

Claims (17)

  1. 소정의 채널 특성에 대응하는 고주파 전압 이득을 갖는 등화필터부를 이용하여 신호를 출력하는 단계;
    상기 등화필터부에서 출력된 신호를 클럭 데이터 복원부를 이용하여 복원하는 단계;
    상기 등화필터부에서 출력된 신호 및 상기 클럭 데이터 복원부에서 복원된 신호의 기울기들을 각각 검출하는 단계; 및
    상기 검출된 기울기들을 비교하여, 상기 등화필터부의 고주파 전압 이득을 제어하는 단계를 포함하는 고속 적응형 등화기의 제어방법.
  2. 제 1 항에 있어서,
    상기 등화필터부에서 출력된 신호 및 상기 클럭 데이터 복원부에서 복원된 신호는 시간 변화에 따른 파형의 변화를 나타내는 아이 패턴으로 표현되는 고속 적응형 등화기의 제어방법.
  3. 제 1 항에 있어서,
    상기 등화필터부에서 출력된 신호와 상기 클럭 데이터 복원부에서 복원된 신호의 기울기가 동일한 경우, 상기 고주파 전압 이득을 제어하는 신호는 소정의 레벨을 유지하는 고속 적응형 등화기의 제어방법.
  4. 제 1 항에 있어서,
    상기 등화필터부에서 출력된 신호의 기울기가 상기 클럭 데이터 복원부에서 복원된 신호의 기울기보다 작은 경우, 상기 고주파 전압 이득을 제어하는 신호의 레벨은 증가하는 고속 적응형 등화기의 제어방법.
  5. 제 1 항에 있어서,
    상기 등화필터부에서 출력된 신호의 기울기가 상기 클럭 데이터 복원부에서 복원된 신호의 기울기보다 큰 경우, 상기 고주파 전압 이득을 제어하는 신호의 레벨은 감소하는 고속 적응형 등화기의 제어방법.
  6. 제 1 항에 있어서,
    상기 검출된 기울기들을 비교하여, 상기 등화필터부의 고주파 전압 이득을 제어하는 단계는
    상기 검출된 기울기들에 반비례하는 펄스 폭을 갖는 출력 전압들을 각각 생성하는 단계;
    상기 생성된 출력 전압들의 차이를 계산하는 단계; 및
    상기 출력 전압들의 차이에 기초하여, 상기 등화필터부의 고주파 전압 이득을 제어하는 신호를 발생하는 단계를 더 포함하는 고속 적응형 등화기의 제어방법.
  7. 제 6 항에 있어서,
    상기 출력 전압들의 차이는 전압/전류 변환기 또는 전하 펌프에 의하여 전류 레벨의 차이로 변환되고, 상기 전류 레벨의 차이에 기초하여, 상기 등화필터부의 고주파 전압 이득을 제어하는 고속 적응형 등화기의 제어방법.
  8. 소정의 채널 특성에 대응하는 고주파 전압 이득을 갖고, 입력 신호를 고주파 증폭하여 출력하는 등화필터부;
    상기 등화필터부에서 출력된 신호를 전달받아, 데이터를 복원하여 출력하는 클럭 데이터 복원부; 및
    상기 등화필터부에서 출력된 신호 및 상기 클럭 데이터 복원부에서 출력된 신호의 기울기들을 비교하여, 상기 등화필터부의 고주파 전압 이득을 제어하는 적응회로를 포함하는 고속 적응형 등화기.
  9. 제 8 항에 있어서,
    상기 적응회로는 상기 등화필터부 또는 상기 클럭 데이터 복원부에서 출력된 신호의 기울기를 검출하는 기울기 검출부를 포함하는 고속 적응형 등화기.
  10. 제 8 항에 있어서,
    상기 등화필터부 또는 상기 클럭 데이터 복원부에서 출력된 신호는 시간 변화에 따른 파형의 변화를 나타내는 아이 패턴으로 표현되는 고속 적응형 등화기.
  11. 제 8 항에 있어서,
    상기 적응회로는 상기 등화필터부 및 상기 클럭 데이터 복원부에서 출력된 신호의 기울기들에 반비례하는 펄스 폭을 갖는 출력 전압들을 각각 생성하고, 생성된 출력 전압들의 차이에 기초하여 상기 등화필터부의 고주파 전압 이득을 제어하는 고속 적응형 등화기.
  12. 제 11 항에 있어서,
    상기 적응회로는 상기 출력 전압들의 차이를 전류 레벨의 차이로 변환하는 전압/전류 변환기를 포함하는 고속 적응형 등화기.
  13. 제 11 항에 있어서,
    상기 적응회로는 상기 출력 전압들의 차이를 전하 펌프에 의하여 전류 레벨의 차이로 변환하는 고속 적응형 등화기.
  14. 제 12 항 또는 13 항에 있어서,
    상기 적응회로는 변환된 전류 레벨을 저장하여, 전압 레벨로 변환하는 적분기를 포함하는 고속 적응형 등화기.
  15. 제 8 항에 있어서,
    상기 적응회로는 비교기 및 XOR 게이트를 이용하여 기울기를 검출하는 고속 적응형 등화기.
  16. 제 8 항에 있어서,
    상기 적응회로는 비교기 및 AND 게이트를 이용하여 기울기를 검출하는 고속 적응형 등화기.
  17. 제 1 항 내지 제 7 항 중 어느 한 항의 방법을 수행하는 프로그램을 기록한 컴퓨터 판독 가능 기록 매체.
KR1020090076094A 2009-08-18 2009-08-18 고속 적응형 등화기 및 그것의 제어 방법 KR101061137B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090076094A KR101061137B1 (ko) 2009-08-18 2009-08-18 고속 적응형 등화기 및 그것의 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090076094A KR101061137B1 (ko) 2009-08-18 2009-08-18 고속 적응형 등화기 및 그것의 제어 방법

Publications (2)

Publication Number Publication Date
KR20110018571A KR20110018571A (ko) 2011-02-24
KR101061137B1 true KR101061137B1 (ko) 2011-08-31

Family

ID=43776176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090076094A KR101061137B1 (ko) 2009-08-18 2009-08-18 고속 적응형 등화기 및 그것의 제어 방법

Country Status (1)

Country Link
KR (1) KR101061137B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281628B1 (ko) * 2011-11-17 2013-07-03 고려대학교 산학협력단 적응형 등화기 및 그 제어 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668125B1 (ko) * 2002-07-15 2007-01-16 노키아 코포레이션 적응성 사전-등화 방법 및 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668125B1 (ko) * 2002-07-15 2007-01-16 노키아 코포레이션 적응성 사전-등화 방법 및 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101281628B1 (ko) * 2011-11-17 2013-07-03 고려대학교 산학협력단 적응형 등화기 및 그 제어 방법

Also Published As

Publication number Publication date
KR20110018571A (ko) 2011-02-24

Similar Documents

Publication Publication Date Title
EP3272038B1 (en) Optical receivers
US7616547B2 (en) High-speed mixed analog/digital PRML data detection and clock recovery apparatus and method for data storage
TWI405447B (zh) Clock data recovery device
KR102332993B1 (ko) 고속 신호 세기 검출기 및 이를 이용한 버스트 모드 트랜스 임피던스 증폭기
EP2221964B1 (en) Self oscillating class D amplification device
EP2802074B1 (en) Amplifier circuit and amplification method
Joo et al. A data-pattern-tolerant adaptive equalizer using the spectrum balancing method
US10027516B2 (en) Receiver with offset calibration
KR100335442B1 (ko) 디지털 클럭 복원 회로 및 방법
US20100091623A1 (en) Frequency characteristic adjusting circuit, receiving interface circuit, and magnetic storage device
KR101061137B1 (ko) 고속 적응형 등화기 및 그것의 제어 방법
CN111983588B (zh) 一种自适应反馈控制装置、方法
US20150288545A1 (en) Apparatus and methods for continuous-time equalization
KR20060041866A (ko) 주파수 전류 변환회로, 이퀄라이저, 및 광디스크 장치
US9325537B2 (en) SerDes PVT detection and closed loop adaptation
US7486595B2 (en) Tracking error detector
KR100237140B1 (ko) 출력 보상 능력을 가진 적분기
KR101844300B1 (ko) 입력 신호에 응답하여 동적으로 제어 가능한 포락선 검파 장치 및 방법
Babazadeh et al. An improved adaptive DFE structure based on ISI detection
KR101048019B1 (ko) 고속 단일 칩 씨모스 광수신기
EP1322082A1 (en) DC bias control circuit for an optical receiver
JP4137120B2 (ja) 前置増幅回路及びクロック切替え回路及びそれを用いた光受信器
US20240088851A1 (en) Detection circuit, reception circuit, and semiconductor integrated circuit
US6917233B1 (en) Limiting amplifier and method for amplifying an input signal
JP2002530797A (ja) 記録キャリアからの情報読取り装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150820

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160823

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee