KR101281628B1 - 적응형 등화기 및 그 제어 방법 - Google Patents

적응형 등화기 및 그 제어 방법 Download PDF

Info

Publication number
KR101281628B1
KR101281628B1 KR1020110120541A KR20110120541A KR101281628B1 KR 101281628 B1 KR101281628 B1 KR 101281628B1 KR 1020110120541 A KR1020110120541 A KR 1020110120541A KR 20110120541 A KR20110120541 A KR 20110120541A KR 101281628 B1 KR101281628 B1 KR 101281628B1
Authority
KR
South Korea
Prior art keywords
voltage
gain
reference voltage
high frequency
signal
Prior art date
Application number
KR1020110120541A
Other languages
English (en)
Other versions
KR20130054886A (ko
Inventor
김철우
황세욱
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020110120541A priority Critical patent/KR101281628B1/ko
Publication of KR20130054886A publication Critical patent/KR20130054886A/ko
Application granted granted Critical
Publication of KR101281628B1 publication Critical patent/KR101281628B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

본 발명은 적응형 등화기 및 그 제어 방법에 관한 것이다. 본 발명은 고주파 이득 필터를 이용하여 입력 신호의 고주파 전압 이득을 조절하는 적응형 등화기의 제어 방법에 있어서, 상기 고주파 이득 필터의 출력 전압을 기준 전압과 비교하는 단계, 상기 기준 전압과의 비교 결과 상기 고주파 이득 필터의 출력 전압이 상기 기준 전압을 초과하면 펄스 신호를 생성하는 단계, 상기 펄스 신호를 이용하여 이득 조절 전압을 생성하는 단계, 상기 이득 조절 전압을 이용하여 상기 입력 신호의 고주파 전압 이득을 조절하는 단계를 포함한다. 이러한 본 발명에 의하면, 종래의 방식보다 간단한 구조를 가지면서도 효과적인 방식으로 채널 손실을 보상할 수 있다. 또한, 세밀한 이득 조절 방식과 성긴 이득 조절 방식을 이용하여 등화기의 고주파 이득을 제어하는 방법을 통해 반도체 공정, 전압, 온도 변화에 강한 적응형 등화기 및 등화기 제어 방법을 제공할 수 있다.

Description

적응형 등화기 및 그 제어 방법{ADAPTIVE EQUALIZER AND CONTROL METHOD THEREOF}
본 발명은 적응형 등화기 및 그 제어 방법에 관한 것으로, 더욱 상세하게는 펄스 충전 방식을 이용한 적응형 등화기 및 그 제어 방법에 관한 것이다.
반도체 시스템의 처리속도는 반도체 처리속도가 증가함에 따라 같이 발전하고 있으나, 채널 조건은 회로의 발전에 비해 그 발전 속도가 더디다. 따라서 고속화된 데이터를 채널을 이용해 송신하면 수신된 데이터는 손실을 입게 되고, 그에 따라 손실을 보상하기 위한 기술이 필수적이다.
등화기는 이런 채널 손실을 보상하는 데 있어서 효과적인 회로이다. 등화기는 여러 가지 방법으로 구현될 수 있는데, 가장 널리 쓰이는 방법은 스펙트럼 균형 방식이다. 스펙트럼 균형 방식은 채널에 의해 손실된 고주파 성분의 파워 스펙트럼과 손실이 덜 된 저주파 파워 스펙트럼을 비교하여 고주파 파워 스펙트럼을 저주파 파워 스펙트럼 수준으로 끌어올린다. 스펙트럼 균형 방식의 등화기는 채널 보상의 효과를 극대화하기 위해 주파수 필터와 정류기를 필요로 하는데, 이 모듈들은 모두 공정, 전압, 온도 등에 민감하게 반응하므로 안정적인 동작에 적합하지 않다.(H.-Y. Joo, and L.-S. Kim, "data-pattern-tolerant adaptive equalizer using the spectrum balancing method", IEEE Tran. Circuits and Syst. II, vol. 57, pp. 228-232, Mar. 2010.)
기울기 측정 방식은 증폭기의 일종인 제한기(Limiter)의 입력과 출력 파형을 측정하여 그 두 파형 간의 기울기를 비교해 손실을 보상한다. 그러나 이 방식은 고속에서 동작하는 다수의 증폭기(Amplifier)를 필요로 하여, 소모 전력을 높이는 단점이 있다. 또한, 증폭단의 수가 증가하면 오프셋 보상회로를 추가해야 하므로 회로의 복잡도가 커지는 단점이 있다. (D. Lee, J. Han, G. Han, and S. M. Park, "n 8.5-Gb/s fully integrated CMOS optoelectronic receiver using slope-detection adaptive eqaulizer", IEEE J. Solid-State Circuits, vol. 45, pp. 2861-2873, Dec., 2010.)
비동기 샘플링 방식은 비동기식 샘플링으로 보상된 데이터의 히스토그램 (histogram)을 만들어 신호를 측정한다. 이 방식은 샘플링을 위한 추가적인 클록 생성기를 필요로 하기 때문에, 클록 생성기의 주파수에 따라 샘플링 시간이 매우 길어질 수 있다는 단점이 있다. 또한, 비동기 샘플링 방식은 히스토그램의 표현을 위해 여러 단계의 비교기를 사용하므로, 이 방식에 의하면 전력 소모가 증가하고 회로의 구성이 복잡해진다는 단점이 있다.
또한, 디지털 방식의 등화기는 디지털 코드를 사용하여 고주파 이득 필터의 이득을 조절하는데, 디지털 코드를 사용하기 때문에 세밀한 이득 조절에 한계가 있다.
본 발명은 전술한 문제점을 해결하기 위한 것으로서, 종래의 방식보다 간단한 구조를 가지면서도 효과적인 방식으로 채널 손실을 보상할 수 있는 저전력의 적응형 등화기 및 그 제어 방법을 제공하는 것을 일 목적으로 한다.
또한, 본 발명은 세밀한 이득 조절 방식과 성긴 이득 조절 방식을 이용하여 등화기의 고주파 이득을 제어하는 방법을 제안함으로써, 반도체 공정, 전압, 온도 변화에 강한 적응형 등화기 및 그 제어 방법을 제공하는 것을 다른 목적으로 한다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시 예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
이러한 목적을 달성하기 위한 본 발명은, 입력 신호의 고주파 전압 이득을 조절하는 적응형 등화기의 제어 방법에 있어서, 고주파 이득 필터로부터의 직류 출력 전압을 기준으로 기준 전압을 대칭적으로 생성하는 단계; 상기 고주파 이득 필터의 출력 전압을 상기 기준 전압과 비교하는 단계; 상기 기준 전압과의 비교 결과, 상기 고주파 이득 필터의 출력 전압이 상기 기준 전압을 초과하면 펄스 신호를 생성하는 단계; 상기 펄스 신호를 이용하여 이득 조절 전압을 생성하는 단계; 및 상기 이득 조절 전압을 이용하여 상기 입력 신호의 고주파 전압 이득을 조절하는 단계를 포함한다. 또한, 본 발명은, 입력 신호의 고주파 전압 이득을 조절하는 적응형 등화기의 제어 방법에 있어서, 고주파 이득 필터의 출력 전압을 기준 전압과 비교하는 단계; 상기 기준 전압과의 비교 결과, 상기 고주파 이득 필터의 출력 전압이 상기 기준 전압을 초과하면 펄스 신호를 생성하는 단계; 상기 펄스 신호를 이용하여 이득 조절 전압을 생성하는 단계; 상기 이득 조절 전압을 이용하여 상기 입력 신호의 고주파 전압 이득을 조절하는 단계; 상기 이득 조절 전압을 참조 전압과 비교하는 단계; 및 상기 참조 전압과의 비교 결과에 따라, 상기 입력 신호의 고주파 전압 이득을 조절하는 이득 조절 신호를 생성하는 단계를 포함한다.
한편, 본 발명은, 입력 신호의 고주파 전압 이득을 조절하는 적응형 등화기에 있어서, 고주파 이득 필터로부터의 직류 출력 전압을 기준으로 기준 전압을 대칭적으로 생성하는 전압 생성부; 상기 고주파 이득 필터의 출력 전압을 상기 기준 전압과 비교하는 기준 전압 비교부; 상기 기준 전압과의 비교 결과, 상기 고주파 이득 필터의 출력 전압이 상기 기준 전압을 초과하면 펄스 신호를 생성하는 펄스 생성부; 상기 펄스 신호에 대응하는 전하를 펌핑하여 이득 조절 전압을 생성하는 전하 펌프부; 및 상기 이득 조절 전압을 이용하여 상기 입력 신호의 고주파 전압 이득을 조절하는 상기 고주파 이득 필터를 포함한다. 또한, 본 발명은, 입력 신호의 고주파 전압 이득을 조절하는 적응형 등화기에 있어서, 고주파 이득 필터의 출력 전압을 기준 전압과 비교하는 기준 전압 비교부; 상기 기준 전압과의 비교 결과, 상기 고주파 이득 필터의 출력 전압이 상기 기준 전압을 초과하면 펄스 신호를 생성하는 펄스 생성부; 상기 펄스 신호에 대응하는 전하를 펌핑하여 이득 조절 전압을 생성하는 전하 펌프부; 상기 이득 조절 전압을 이용하여 상기 입력 신호의 고주파 전압 이득을 조절하는 상기 고주파 이득 필터; 상기 이득 조절 전압을 참조 전압과 비교하는 참조 전압 비교부; 및 상기 참조 전압과의 비교 결과에 따라, 상기 입력 신호의 고주파 전압 이득을 조절하는 이득 조절 신호를 생성하는 이득 조절 신호 생성부를 포함한다.
전술한 바와 같은 본 발명에 의하면, 종래의 방식보다 간단한 구조를 가지며, 전력을 적게 사용하면서도 효과적인 방식으로 채널 손실을 보상할 수 있다.
또한, 본 발명에 의하면, 세밀한 이득 조절 방식과 성긴 이득 조절 방식을 이용하여 등화기의 고주파 이득을 제어할 수 있어, 반도체 공정, 전압, 온도 변화에도 안정적으로 손실을 보상할 수 있다.
도 1은 본 발명의 일 실시 예에 따른 적응형 등화기의 구성을 나타내는 블록도,
도 2는 본 발명의 일 실시 예에 따른 적응형 등화기의 구성을 보다 자세히 나타내는 블록도,
도 3 내지 도 5는 본 발명의 일 실시 예에 따른 제1 이득 조절부(100)의 동작을 설명하기 위한 도면,
도 6은 본 발명의 일 실시 예에 따른 고주파 이득 필터(50)의 회로도,
도 7은 본 발명의 일 실시 예에 따른 전압 생성부(200)의 회로도,
도 8은 제2 이득 조절부(300)를 포함하는 본 발명의 일 실시 예에 따른 적응형 등화기의 구성을 나타내는 블록도,
도 9는 본 발명의 일 실시 예에 따른 제2 이득 조절부(300)의 동작을 설명하기 위한 도면,
도 10은 본 발명의 일 실시 예에 따른 적응형 등화기를 구현한 블록도,
도 11은 본 발명의 일 실시 예에 따른 적응형 등화기 제어 방법 중 세밀한 이득 조절 방법을 설명하기 위한 흐름도,
도 12는 본 발명의 일 실시 예에 따른 성근 이득 조절을 포함하는 적응형 등화기 제어 방법을 설명하기 위한 흐름도이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
도 1은 본 발명의 일 실시 예에 따른 적응형 등화기의 구성을 나타내는 블록도이다. 도 1을 참조하여 살펴보면, 본 발명의 일 실시 예에 따른 적응형 등화기는 고주파 이득 필터(50)와, 기준 전압 비교부(130), 펄스 생성부(150), 전하 펌프부(170)를 포함하는 제1 이득 조절부(100)를 포함한다.
먼저, 기준 전압 비교부(130)는 고주파 이득 필터(50)의 출력 전압을 기준 전압과 비교한다. 처음 손실된 입력 신호가 본 발명의 적응형 등화기에 입력되는 경우, 기준 전압은 생성되지 않은 상태이며, 기준 전압은 입력 신호에 적응적으로 생성된다. 기준 전압 생성은 전압 생성부에서 이루어질 수 있으며, 전압 생성부에 해서는 도 2 및 도 7을 참조하여 후술하기로 한다.
펄스 생성부(150)는 고주파 이득 필터(50)의 출력 전압과 기준 전압의 비교결과에 따라, 고주파 이득 필터의 출력 전압이 기준 전압을 초과하면, 펄스 신호를 생성한다. 펄스 신호는 고주파 이득 필터의 출력 전압이 기준 전압을 초과할 때마다 생성되는 단위 펄스일 수 있다.
전하 펌프부(170)는 펄스 신호를 이용하여 이득 조절 전압을 생성한다. 보다 구체적으로, 전하 펌프부(170)는 펄스 신호에 대응되는 전하를 펌핑하고, 펌핑되는 전하를 축적 또는 방출하여 이득 조절 전압을 생성할 수 있다.
도면에 도시되지는 않았으나, 전하 펌프부(170)는 전하 펌프와 루프 필터를 포함할 수 있다. 전하 펌프는 전하 펌프부(170)로 입력되는 펄스 신호가 충전 펄스인 경우, 전하를 루프 필터로 밀어내고, 입력되는 펄스 신호가 방전 펄스인 경우, 전하를 끌어당길 수 있다. 전하 펌프는 일반적으로 펄스 폭에 비례하는 전하를 펌핑하므로, 전하 펌프에 단위 펄스가 입력되면, 단위 펄스의 개수에 따라 전하 펌프의 출력 전류는 달라질 것이다.
루프 필터는 병렬로 배치된 커패시터를 포함하는 것이 일반적이며, 전하 펌프에서 펌핑되는 전하를 축적 또는 방출할 수 있으므로, 전하량의 변화에 의해 루프 필터의 출력단에 걸리는 이득 조절 전압이 결정된다.
고주파 이득 필터(50)는 이렇게 생성된 이득 조절 전압을 이용하여 입력 신호의 고주파 전압 이득을 조절한다. 보다 구체적으로, 고주파 이득 필터(50)는 입력받은 이득 조절 전압에 따라 고주파 이득 필터의 커패시턴스 값을 조절한다. 예를 들어, 고주파 이득 필터에 모스 커패시터를 사용하는 경우, 이득 조절 전압은 모스 커패시터의 게이트에 인가될 수 있다. 이 경우, 이득 조절 전압을 조절하면 모스 커패시터의 커패시턴스를 조절할 수 있으므로, 고주파 이득 필터를 세밀하게 조절하는 것이 가능하다. 고주파 이득 필터(50)의 동작에 대해서는 도 6에 도시된 고주파 이득 필터(50)의 회로도를 참조하여 후술하기로 한다.
이하에서는 도 2 내지 도 4를 참조하여, 본 발명의 일 실시 예에 따른 적응형 등화기의 동작 원리를 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 적응형 등화기의 구성을 보다 자세히 나타내는 블록도이다. 도 2를 참조하여 살펴보면, 본 발명의 일 실시 예에 따른 적응형 등화기의 펄스 생성부(150)는 제1 펄스 생성부(153), 제2 펄스 생성부(157)를 포함할 수 있으며, 전압 생성부(200)를 더 포함할 수 있다.
제1 펄스 생성부(153)는 고주파 이득 필터(50)의 출력 전압이 중간 기준 전압보다 크면, 충전 펄스를 생성한다. 제2 펄스 생성부(157)는 고주파 이득 필터(50)의 출력 전압이 비교 기준 전압보다 크면 방전 펄스를 생성한다. 여기서, 중간 기준 전압은 고주파 이득 필터의 직류 출력 전압과 동일한 전압을 의미하며, 비교 기준 전압은 고주파 이득 필터의 출력 전압 중 상위 레벨의 판단 기준이 되는, 출력 전압의 손실, 보상을 판단하는 기준 전압을 의미한다. 예를 들어, 도 2에 도시된 바와 같이 비교 기준 전압으로 제1 기준 전압(V_REF1), 제2 기준 전압(V_REF2)을 설정할 수 있는 데, 이 경우 제1 기준 전압은 입력 신호의 최대 값과 같은 레벨의 전압, 제 2 기준 전압은 전압 생성부(200)에서 생성되는 기준 전압 중 제1 기준 전압보다 한 단계 낮은 레벨의 전압일 수 있다. 이하에서는 비교 기준 전압의 일 실시 예인 제1 기준 전압, 제2 기준 전압을 예로 들어 설명하기로 한다.
전압 생성부(200)는 고주파 이득 필터의 출력 전압과의 비교 기준이 되는 기준 전압을 생성한다. 기준 전압은 다음과 같이 결정된다. 먼저, 전압 생성부(200)는 고주파 이득 필터(50)로부터, 고주파 이득 필터의 직류 출력 전압을 입력받는다. 그리고 전압 생성부(200)는 입력받은 직류 출력 전압을 기준으로 하여, 임의의 간격을 갖는 서로 다른 레벨의 기준 전압을 대칭적으로 생성한다. 기준 전압 비교부(130)로 인가되는 제1 기준 전압, 제2 기준 전압은 전압 생성부(200)에서 생성되는 기준 전압 중에서 선택되는 값이며, 제1 기준 전압이 정확한 비교 기준이 될 수 있도록 본 발명은 입력 신호 수신 초기에 다음과 같은 동작을 수행할 수 있다.
예를 들어, 입력 신호 수신 초기에 고주파 이득 필터(50)를 통과한 입력 신호는 전압 이득 없이 그대로 출력된 신호일 수 있다. 따라서 기준 전압 비교부(130)는 입력 신호를 제1 기준 전압의 초기 값과 비교한다. 입력 신호의 최대 값이 제1 기준 전압을 초과하면, 제2 펄스 생성부(157)는 방전 펄스를 생성한다. 전압 생성부(200)는 생성된 방전 펄스의 개수를 이용하여, 제1 기준 전압과 제2 기준 전압의 크기를 변경한다. 예를 들어, 방전 펄스의 개수가 하나 증가하면, 제1 기준 전압과 제2 기준 전압의 레벨을 한 레벨 증가시키는 방식으로 크기를 변경할 수 있다. 위 과정을 반복하여, 제1 기준 전압이 입력 신호의 최대 전압과 같은 레벨을 갖도록 한다. 그리고 제1 기준 전압이 결정되면, 전압 생성부(200)는 결정된 제1 기준 전압이 유지되도록 함으로써, 제1 기준 전압을 고주파 이득 필터의 출력 전압과의 비교 기준으로 삼는다. 제1 기준 전압이 결정되면, 제1 이득 조절부(100)는 손실된 입력 신호의 고주파 이득을 세밀하게 조절한다.
이하에서는, 도 3 내지 도 5를 참조하여, 본 발명의 일 실시 예에 따른 제1 이득 조절부(100)의 동작을 설명한다. 도 3 내지 도 5에 도시된 제1 이득 조절부(100)의 동작은, 기준 전압 비교부(130)가 세 개의 비교기를 사용하고, 각각의 비교기에 제1 기준 전압, 제2 기준 전압, 중간 기준 전압이 인가되는 경우의 일 실시 예이다.
도 3은 이득 미달 상태를 나타낸다. 기준 전압 비교부(130)는 고주파 이득 필터의 출력 전압이 중간 기준 전압(V_CM)을 초과하면, 스위칭을 하게 된다. 그리고 제1 펄스 생성부(153)는 이 스위칭 신호를 입력받아, 단위 충전 펄스를 생성한다. 그러나 도 3에 도시된 바와 같이, 이득 미달 상태에서는 출력 전압이 제1 기준 전압을 초과하는 경우가 없으므로, 제1 기준 전압과의 비교 결과에 따라 생성되는 방전 펄스(D1)는 존재하지 않는다. 또한, 제2 기준 전압을 초과하는 경우도 적어, 제2 기준 전압과의 비교 결과에 따라 생성되는 방전 펄스(D2)도 도시된 바와 같이 그 수가 충전 펄스(UP)의 수에 비해 적다. 이러한 상태는 이득 미달로 판단되므로, 전하 펌프부(170)는 전하를 충전하고, 상승된 이득 조절 전압을 출력한다.
도 4는 최적 이득 상태를 나타낸다. 마찬가지로 고주파 이득 필터의 출력 전압이 중간 기준 전압을 초과하면, 제1 펄스 생성부(153)는 단위 충전 펄스를 생성하고, 출력 전압이 제1 기준 전압 또는 제2 기준 전압을 초과하면, 제2 펄스 생성부(157)은 단위 방전 펄스를 생성한다. 최적 이득 상태는 이득 조절 전압에 의해 고주파 데이터의 진폭이 상승하여 손실이 적절히 보상된 상태를 의미한다. 따라서 최적 이득 상태에서는 제1 기준 전압을 초과하여 생성되는 방전 펄스(D1)의 개수와 제2 기준 전압을 초과하여 생성되는 방전 펄스(D1)의 개수의 합이 충전 펄스(UP)의 개수에 근사하게 나타난다.
도 5는 초과 이득 상태를 나타낸다. 적응형 등화기에 있어서, 입력 신호가 과증폭되어 초과 이득을 갖게 되면 신호의 품질이 오히려 떨어지게 되므로, 초과 이득 상태를 판별하는 것은 매우 중요하다. 도 5에 도시된 바와 같이, 초과 이득 상태에서는 고주파 이득 필터의 출력 전압이 제1 기준 전압을 초과하는 경우가 많이 발생하므로, 방전 펄스(D1)의 개수는 상승한다. 이 경우, 방전 펄스(D1)는 전하 펌프부(170)에 입력되어 전하를 방전시켜 이득 조절 전압을 낮추는 역할을 하므로, 낮아진 이득 조절 전압에 의해 고주파 이득 필터의 출력 전압은 최적 이득 상태로 조절될 수 있다.
이하에서는 도 6 및 도 7을 참조하여, 본 발명의 적응형 등화기에 포함되는 각 모듈의 동작을 보다 자세히 살펴보기로 한다.
도 6은 본 발명의 일 실시 예에 따른 고주파 이득 필터(50)의 회로도이다. 먼저, 고주파 이득 필터(50)는 고주파 영역에서 이득을 갖기 위해서, 고주파 영역에서 영점(zero)을 가지고 있어야 한다. 고주파 영역에서 영점을 갖게 하기 위해서는 반도체 칩 내부에 인덕터를 추가하는 것이 일반적이나, 이러한 방법은 회로의 크기를 막대하게 증가시킨다. 한편, NC(Negative Capacitance) 회로를 이용하면, 인덕터를 사용하지 않고도 고주파 영역에서 이득을 만들어 낼 수 있으므로, 도 6에 도시된 바와 같이 NC 회로를 이용하여 고주파 이득 필터(50)를 구현하는 것이 바람직하다.
고주파 이득 필터(50)는 입력 신호(DATA_INP, DATA_INN), 이득 조절 전압(V_CTRL), 이득 조절 신호(COARSE [4:0])를 입력받고, 고주파 영역의 이득을 조절하여 손실이 보상된 고주파 이득 필터의 출력 전압(FILTER_OUTP, FILTER_OUTN)을 출력한다. 도 6에서 입력 신호 DATA_INP, DATA_INN 및 고주파 이득 필터의 출력 전압 FILTER_OUTP, FILTER_OUTN 은 서로 반전된 형태를 갖는 신호이다.
고주파 이득 필터(50)는 출력되는 신호의 직류 전압(OUT_CM)(이하, '직류 출력 전압'이라 한다.)을 별도로 추출하여 출력한다. 이 신호는 전압 생성부(200)에 입력되어, 기준 전압 및 참조 전압의 생성에 사용될 수 있다.
제1 이득 조절부(100)에서 고주파 이득 필터(50)로 입력되는 이득 조절 전압(V_CTRL)은 고주파 이득 필터(50)에 포함된 커패시터의 커패시턴스를 조절할 수 있다.
또한, 도 8에서 후술하는 제2 이득 조절부(300)에서 고주파 이득 필터(50)로 입력되는 이득 조절 신호(COARSE[4:0])는 MOSFET의 소스 단에 연결된 스위치를 조절하여 고주파 이득 필터(50)에서 활성화되는 커패시터의 개수를 조절할 수 있다. 예를 들어, 2 이상의 커패시터가 병렬로 연결된 경우, 이득 조절 신호의 비트 값에 따라 병렬 연결 스위치의 연결을 조절하면, 활성화되는 커패시터의 개수가 달라진다. 따라서 고주파 이득 필터(50)는 활성화되는 커패시터의 조합으로, 커패시턴스를 결정할 수 있다. 고주파 이득 필터(50)는 전술한 바와 같은 회로의 구성으로 인해, 넓은 이득 범위를 갖게 되며, 공정, 전압 및 온도(PVT) 변화에도 안정적으로 동작할 수 있다. 참고로, 도면에는 이득 조절 신호로 5비트 신호를 입력받는 것으로 도시되어 있으나 이에 한정되는 것은 아니다.
도 7은 본 발명의 일 실시 예에 따른 전압 생성부(200)의 회로도이다.
도 7을 참조하여 살펴보면, 전압 생성부(200)는 고주파 이득 필터(50)로부터 직류 출력 전압(OUT_CM)을 입력받는다. 전압 생성부(200)에 포함된 증폭기는 직류 출력 전압(OUT_CM)과, 저항 단 중간 노드의 전압 값인 V_CM을 각각 입력으로 받는다. 이러한 구조로 인해, V_CM은 OUT_CM과 같은 값을 가질 수 있다. 즉, 기준 전압 비교부(130)에 인가되는 중간 기준 전압인 V_CM은 고주파 이득 필터의 직류 출력 전압과 동일하게 설정된다. 따라서 공정, 전압, 온도 변화로 인해 직류 출력 전압(OUT_CM)이 변하게 되더라도, 이를 입력받은 전압 생성부(200)는 변화된 직류 출력 전압(OUT_CM)을 기준으로 적응적으로 기준 전압을 생성할 수 있다. 그리고 이러한 적응형 방식으로 인해, 기준 전압 비교부(130)의 비교기는 올바르게 보상된 신호의 품질을 측정할 수 있다.
도 7에 도시된 전압 생성부(200)는 27개의 저항을 포함하며, V_CM 노드를 기준으로 임의의 간격을 갖는 서로 다른 레벨의 기준 전압(VREFH1~VREFH9, VCTRL_HIGH, VCTRL_LOW)을 대칭적으로 생성한다. 전압 생성부(200)는 아홉 개의 저항이 나누는 기준 전압(VREFH1~VREFH9) 중에서 중간 기준 전압(V_CM), 제1 기준 전압(V_REF1), 제2 기준 전압(V_REF2)를 출력할 수 있다. 또한, 전압 생성부(200)는 기준 전압 중 가장 큰 값을 갖는 최대 참조 전압(VCTRL_HIGH)과 기준 전압 중 가장 작은 값을 갖는 최소 참조 전압(VCTRL_LOW)을 제2 이득 조절부(300)로 출력할 수 있다.
전압 생성부(200)에서 제1 기준 전압과 제2 기준 전압은 선택 신호를 이용하여 선택될 수 있다. 이때, 제1 기준 전압(V_REF1)과 제2 기준 전압(V_REF2)을 선택하는 선택 신호(VTGSEL[2:0])는, 제1 기준 전압과의 비교 결과 생성된 방전 펄스의 개수를 카운트한 신호일 수 있다. 제1 및 제2 기준 전압의 선택 방법을 보다 구체적으로 설명하면 다음과 같다. 예를 들어, 도 7에 도시된 바와 같이 생성된 기준 전압을 8-1 멀티 플렉서에 연결하고, 3 비트의 선택 신호(VTGSEL[2:0])에 따라 기준 전압 중 하나의 전압을 선택한다. 제2 기준 전압은 제1 기준 전압보다 한 레벨 낮은 전압으로 정의된 바, 도 7에 도시된 바와 같이 제1 기준 전압을 출력하는 멀티 플렉서에 연결된 기준 전압(VREFH2~VREFH9)은 제2 기준 전압을 출력하는 멀티 플렉서에 연결된 기준 전압(VREFH1~VREFH8)보다 한 레벨씩 높은 값을 가질 수 있다.
도 8은 제2 이득 조절부(300)를 포함하는 본 발명의 일 실시 예에 따른 적응형 등화기의 구성을 나타내는 블록도이다. 도 8을 참조하여 살펴보면, 본 발명의 일 실시 예에 따른 적응형 등화기는, 고주파 이득 필터의 이득을 보다 성글게 조절할 수 있는 제2 이득 조절부(300)를 더 포함할 수 있다. 또한, 제2 이득 조절부(300)는 참조 전압 비교부(310)와 이득 조절 신호 생성부(350)를 포함할 수 있다.
참조 전압 비교부(310)는 제1 이득 조절부(100)로부터 이득 조절 전압을 입력받아, 이득 조절 전압을 전압 생성부(200)에서 생성된 참조 전압과 비교한다. 보다 구체적으로, 참조 전압 비교부(310)는 비교기를 사용하여 이득 조절 전압과 참조 전압을 비교할 수 있다.
이득 조절 신호 생성부(350)는 참조 전압과의 비교 결과에 따라, 입력 신호의 고주파 전압 이득을 조절하는 이득 조절 신호를 생성한다. 보다 구체적으로, 이득 조절 신호 생성부(350)는 이득 조절 전압이 최대 참조 전압에 도달하면, 이득 조절 신호를 증가시킨다. 이득 조절 신호 생성부(350)에는 카운터가 사용될 수 있으나, 이에 한정되는 것은 아니다. 이득 조절 신호 생성부(350)에서 생성된 이득 조절 신호는 고주파 이득 필터(50)로 입력되고, 고주파 이득 필터(50)에서 활성화 되는 커패시터의 개수를 조절함으로써, 입력 신호의 고주파 전압 이득을 조절할 수 있다.
또한, 도면에 도시되지는 않았으나, 참조 전압 비교부(310)는 이득 조절 전압과 최대 참조 전압을 비교하는 제1 비교기, 이득 조절 전압과 최소 참조 전압을 비교하는 제2 비교기를 포함할 수 있다. 이 경우, 이득 조절 전압이 최대 참조 전압에 도달하면, 전술한 바와 같이 제1 비교기의 출력은 이득 조절 신호 생성부(350)에 입력되어 이득 조절 신호를 증가시킬 수 있다. 동시에 이득 조절 신호 생성부(350)는 이득 조절 신호가 증가하면, 제1 이득 조절부(100)의 전하 펌프부(170)에 방전 신호를 인가함으로써, 전하 펌프부(170)가 펄스 생성부(150)의 펄스 신호에 따라 동작하지 않고, 충전된 전하를 모두 방전하도록 제어할 수 있다. 이 경우, 이득 조절 전압이 급격히 떨어지고, 이득 조절 전압은 최소 참조 전압에 도달하게 되어, 제2 비교기는 스위칭을 하게 된다. 제2 비교기의 출력은 전하 펌프를 펄스 생성부(150)의 펄스 신호에 따라 동작하도록 제어할 수 있다. 이에 대한 구체적인 실시 예는 이하 도 9를 통해 설명하기로 한다.
도 9는 본 발명의 일 실시 예에 따른 제2 이득 조절부(300)의 동작을 설명하기 위한 도면이다.
이득 조절 생성부(350)로 5-비트 카운터를 사용하는 경우에, 참조 전압 비교부(310)로 입력되는 이득 조절 전압(V_CTRL)에 따라, 이득 조절 신호(COARSE[4:0])는 도면에 도시된 바와 같이 증가한다. 즉, 제1 이득 조절부에서 세밀하게 이득 조절 전압이 상승하여, 최대 참조 전압(VCTRL_HIGH)에 도달하면, 이득 조절 생성부(350)는 이득 조절 신호를 0에서 1로 증가시킨다. 그리고 동시에 전하 펌프부(170)에는 방전 신호가 인가되므로, 전하 펌프부(170)는 충전된 전하를 방전하여 이득 조절 전압을 떨어뜨린다. 이득 조절 전압이 감소하여 최소 참조 전압(VCTRL_LOW)에 도달하면, 이득 조절 전압은 더 이상 방전되지 않고, 제1 이득 조절부의 동작에 종속되므로, 다시 세밀하게 이득 조절 전압이 상승한다. 이러한 과정을 반복하면, 이득 조절 전압은 최적 이득 상태를 갖는 일정 크기에서 수렴하게 될 것이다.
도 10은 본 발명의 일 실시 예에 따른 적응형 등화기를 구현한 블록도이다.
도 10을 참조하여 살펴보면, 본 발명의 일 실시 예에 따른 적응형 등화기는 고주파 이득 필터(1050), 제1 이득 조절부(1100), 제2 이득 조절부(1300), 전압 생성부(1200)를 포함하며, 보다 구체적으로 제1 이득 조절부(1100)는 기준 전압 비교부(1130), 펄스 생성부(1150), 전하 펌프부(1170)를 포함한다. 제2 이득 조절부(1300)는 참조 전압 비교부(1310), 이득 조절 신호 생성부(1350)를 포함한다.
먼저, 고주파 이득 필터(1050)는 입력 신호(DATA_INP, DATA_INN)를 입력받아, 고주파 이득 필터의 출력 전압(FILTER_OUTP, FILTER_OUTN)을 기준 전압 비교부(1130)의 각 비교기(1133, 1135, 1137)에 입력한다. 또한, 고주파 이득 필터(1050)에서 출력된 직류 출력 전압(OUT_CM)은 전압 생성부(1200)의 생성부(1230)로 입력된다.
전압 생성부(1200)는 생성부(1230)와 3-비트 카운터(1250)를 포함할 수 있는데, 생성부(1230)는 도 7에서 설명한 바와 같이 기준 전압을 생성할 수 있으며, 3-비트 카운터(1250)는 제1 기준 전압과, 제2 기준 전압을 선택하는 선택 신호를 생성할 수 있다. 입력 신호의 수신 초기에 결정되는 제1 및 제2 기준 전압을 선택하기 위해서, 3-비트 카운터(1250)는 제1 기준 전압과 고주파 이득 필터(1050)의 출력 전압의 비교 결과에 따라 펄스 생성기(1157)에서 생성되는 방전 펄스 D1의 개수를 카운팅한다. 제1 기준 전압이 입력 신호의 최대치에 미치지 못하는 경우, 방전 펄스 D1이 발생하므로, 3-비트 카운터(1250)의 출력에 의해 제1 및 제2 기준 전압의 레벨은 상승한다. 3-비트 카운터(1250)는 이득 조절 신호 생성부(1350)에 포함된 5-비트 카운터(1353)로부터 V_PEAK_LOCK 신호를 입력받는데, 이 신호는 5-비트 카운터(1353)의 출력이 0에서 1로 변하는 순간에 3-비트 카운터(1250)에서 출력되는 선택 신호를 고정한다.
생성부(1230)에서 출력되는 제1 기준 전압(V_REF1), 제2 기준 전압(V_REF2), 중간 기준 전압(V_CM)은 각각의 비교기(1133, 1135, 1337)로 입력된다. 고주파 이득 필터(1050)의 출력 전압이 중간 기준 전압을 초과하면, 비교기(1133)의 출력에 의해 펄스 생성기(1153)는 충전 펄스(UP)를 생성하며, 출력 전압이 제1 기준 전압을 초과하거나, 제2 기준 전압을 초과하면, 비교기(1135, 1137)의 출력에 의해 펄스 생성기(1155, 1157)는 방전 펄스(D1, D2)를 생성한다. 이렇게 생성된 각 펄스는 전하 펌프부(1170)에 입력되며, 전하 펌프부(1170)는 전하의 충/방전을 통해, 전하 펌프부(1170)에서 출력되는 이득 조절 전압(V_CTRL)을 조절한다. 이득 조절 전압은 고주파 이득 필터(50)로 입력되어, 입력 신호의 고주파 전압 이득을 조절한다.
이득 조절 전압(V_CTRL)은 참조 전압 비교부(1310)의 각 비교기(1313, 1317)에 입력되어, 최대 참조 전압(VCTRL_HIGH) 및 최소 참조 전압(VCTRL_LOW)과 각각 비교된다. 최대 참조 전압과 최소 참조 전압은, 생성부(1230)에서 생성되는 기준 전압의 최대 값과 최소 값이다. 이득 조절 전압이 최대 참조 전압에 도달하면 비교기(1313)에서 스위칭이 발생하고, 비교기(1313)의 출력 전압은 이득 조절 신호 생성부(1350)의 5-비트 카운터(1353)와, D-플립플랍(1357)에 입력된다.
5-비트 카운터(1353)에 입력된 신호는 5-비트 카운터(1353)가 업카운팅된 이득 조절 신호를 출력하도록 제어한다. 동시에, D-플립플랍(1357)은 비교기(1313) 출력 전압에 의해 VDD를 전하 펌프부(1170)에 인가한다. VDD는 전하 펌프부(1170)가 펄스 생성기(1150)의 펄스 신호에 의해 제어되지 않고 방전되도록 제어한다.
전하 펌프부(1170)가 전하를 방전하면, 이득 조절 전압은 최소 참조 전압에 도달할 때까지 감소한다. 이득 조절 전압이 최소 참조 전압에 도달하면 비교기(1317)에서 스위칭이 일어나, D-플립플랍(1357)이 리셋되고, 리셋 신호에 의해 전하 펌프부(1170)는 다시 펄스 생성기(1150)의 펄스 신호에 의해 제어된다. 즉, 제1 이득 조절부에 의해 세밀하게 전압이 조절된다.
그리고 5-비트 카운터(1354)에서 출력되는 이득 조절 신호는 고주파 이득 필터(1050)에 입력되어 입력 신호의 고주파 전압 이득을 조절한다.
전술한 바와 같은 본 발명에 의하면, 고주파 이득 필터의 이득은 디지털 방식으로 성기게 조절되고 동시에 아날로그 방식으로 세밀하게 조절되므로, 적응형 등화기는 공정, 전압, 온도 변화를 충분히 감당할 수 있게 된다.
도 11은 본 발명의 일 실시 예에 따른 적응형 등화기 제어 방법 중 세밀한 이득 조절 방법을 설명하기 위한 흐름도이다.
도 11을 참조하여 살펴보면, 먼저, 고주파 이득 필터의 출력 전압을 기준 전압과 비교(S1110)하고, 기준 전압과의 비교 결과 고주파 이득 필터의 출력 전압이 기준 전압을 초과하면 펄스 신호를 생성(S1130)한다. 펄스 신호 생성의 일 실시 예로, 고주파 이득 필터의 출력 전압이 중간 기준 전압을 초과하면 충전 펄스 신호를 생성할 수 있다. 다른 실시 예로, 고주파 이득 필터의 출력 전압이 비교 기준 전압을 초과하면 방전 펄스를 생성할 수 있다. 다음으로, 펄스 신호를 이용하여 이득 조절 전압을 생성(S1150)하고, 이득 조절 전압을 이용하여 입력 신호의 고주파 전압 이득을 조절(S1170)한다. 보다 구체적으로, 이 단계(S1170)는 이득 조절 전압에 따라 고주파 이득 필터의 커패시턴스 값을 조절함으로써 이루어질 수 있다.
흐름도에 도시되지는 않았으나, 적응형 등화기 제어에 사용되는 기준 전압을 초기에 설정할 때, 기준 전압이 비교 기준 전압일 때 생성된 방전 펄스의 개수에 따라 비교 기준 전압의 크기를 변경하는 과정을 반복함으로써, 비교 기준 전압이 입력 신호의 최대 값과 동일한 전압레벨을 갖도록 설정할 수 있다.
또한, 고주파 이득 필터의 직류 출력 전압을 기준으로 기준 전압을 대칭적으로 생성하여 공정, 전압, 온도 변화에 의해 고주파 이득 필터의 출력 전압이 변경되어도 적응적으로 기준 전압을 생성하여 입력 신호의 손실이 적절하게 보상될 수 있도록 한다.
도 12는 본 발명의 일 실시 예에 따른 성근 이득 조절을 포함하는 적응형 등화기 제어 방법을 설명하기 위한 흐름도이다.
도 12를 참조하여 살펴보면, 고주파 이득 필터의 출력 전압을 기준 전압과 비교(S1210)하고, 기준 전압과의 비교 결과 고주파 이득 필터의 출력 전압이 기준 전압을 초과하면 펄스 신호를 생성(S1230)한다. 다음으로, 펄스 신호를 이용하여 이득 조절 전압을 생성(S1240)한다. 그리고 이득 조절 전압을 이용하여 입력 신호의 고주파 전압 이득을 조절(S1260)하는데, 이 단계(S1260)를 통해 고주파 전압 이득을 세밀하게 조절할 수 있다. 다음으로, 성근 이득 조절을 위해, 위 단계(S1260)에서 생성된 이득 조절 전압을 참조 전압과 비교(S1270)한다. 그리고 참조 전압과의 비교 결과에 따라, 입력 신호의 고주파 전압 이득을 조절하는 이득 조절 신호를 생성(S1290)한다. 이득 조절 신호 생성(S1290) 단계는 보다 구체적으로, 이득 조절 전압이 최대 참조 전압에 도달하면, 이득 조절 신호를 증가시킨다. 이득 조절 신호는 고주파 이득 필터에 입력되고, 이득 조절 신호에 따라, 고주파 이득 필터에서 활성화되는 커패시터의 개수를 조절하여 입력 신호의 고주파 전압 이득을 조절한다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니다.

Claims (18)

  1. 입력 신호의 고주파 전압 이득을 조절하는 적응형 등화기의 제어 방법에 있어서,
    고주파 이득 필터로부터의 직류 출력 전압을 기준으로 기준 전압을 대칭적으로 생성하는 단계;
    상기 고주파 이득 필터의 출력 전압을 상기 기준 전압과 비교하는 단계;
    상기 기준 전압과의 비교 결과, 상기 고주파 이득 필터의 출력 전압이 상기 기준 전압을 초과하면 펄스 신호를 생성하는 단계;
    상기 펄스 신호를 이용하여 이득 조절 전압을 생성하는 단계; 및
    상기 이득 조절 전압을 이용하여 상기 입력 신호의 고주파 전압 이득을 조절하는 단계
    를 포함하는 적응형 등화기 제어 방법.
  2. 제 1항에 있어서,
    상기 기준 전압은 중간 기준 전압이고,
    상기 펄스 신호를 생성하는 단계는,
    상기 고주파 이득 필터의 출력 전압이 상기 중간 기준 전압을 초과하면, 충전 펄스를 생성하는, 적응형 등화기 제어 방법.
  3. 제 1항에 있어서,
    상기 기준 전압은 비교 기준 전압이고,
    상기 펄스 신호를 생성하는 단계는,
    상기 고주파 이득 필터의 출력 전압이 상기 비교 기준 전압을 초과하면, 방전 펄스를 생성하는, 적응형 등화기 제어 방법.
  4. 제 3항에 있어서,
    상기 기준 전압이 상기 비교 기준 전압일 때 생성된 방전 펄스의 개수에 따라 상기 비교 기준 전압의 크기를 변경하는 단계
    를 더 포함하는 적응형 등화기 제어 방법.
  5. 삭제
  6. 제 1항에 있어서,
    상기 고주파 전압 이득을 조절하는 단계는,
    상기 이득 조절 전압에 따라 상기 고주파 이득 필터의 커패시턴스 값을 조절하는, 적응형 등화기 제어 방법.
  7. 입력 신호의 고주파 전압 이득을 조절하는 적응형 등화기의 제어 방법에 있어서,
    고주파 이득 필터의 출력 전압을 기준 전압과 비교하는 단계;
    상기 기준 전압과의 비교 결과, 상기 고주파 이득 필터의 출력 전압이 상기 기준 전압을 초과하면 펄스 신호를 생성하는 단계;
    상기 펄스 신호를 이용하여 이득 조절 전압을 생성하는 단계;
    상기 이득 조절 전압을 이용하여 상기 입력 신호의 고주파 전압 이득을 조절하는 단계;
    상기 이득 조절 전압을 참조 전압과 비교하는 단계; 및
    상기 참조 전압과의 비교 결과에 따라, 상기 입력 신호의 고주파 전압 이득을 조절하는 이득 조절 신호를 생성하는 단계
    를 포함하는 적응형 등화기 제어 방법.
  8. 제 7항에 있어서,
    상기 이득 조절 신호를 생성하는 단계는,
    상기 이득 조절 전압이 최대 참조 전압에 도달하면, 상기 이득 조절 신호를 증가시키는, 적응형 등화기 제어 방법.
  9. 제 7항에 있어서,
    상기 고주파 전압 이득을 조절하는 단계는,
    상기 이득 조절 신호에 따라, 상기 고주파 이득 필터에서 활성화되는 커패시터의 개수를 조절하는, 적응형 등화기 제어 방법.
  10. 입력 신호의 고주파 전압 이득을 조절하는 적응형 등화기에 있어서,
    고주파 이득 필터로부터의 직류 출력 전압을 기준으로 기준 전압을 대칭적으로 생성하는 전압 생성부;
    상기 고주파 이득 필터의 출력 전압을 상기 기준 전압과 비교하는 기준 전압 비교부;
    상기 기준 전압과의 비교 결과, 상기 고주파 이득 필터의 출력 전압이 상기 기준 전압을 초과하면 펄스 신호를 생성하는 펄스 생성부;
    상기 펄스 신호에 대응하는 전하를 펌핑하여 이득 조절 전압을 생성하는 전하 펌프부; 및
    상기 이득 조절 전압을 이용하여 상기 입력 신호의 고주파 전압 이득을 조절하는 상기 고주파 이득 필터
    를 포함하는 적응형 등화기.
  11. 제 10항에 있어서,
    상기 기준 전압은 중간 기준 전압이고,
    상기 펄스 생성부는,
    상기 고주파 이득 필터의 출력 전압이 상기 중간 기준 전압을 초과하면, 충전 펄스를 생성하는 제 1 펄스 생성부
    를 포함하는 적응형 등화기.
  12. 제 10항에 있어서,
    상기 기준 전압은 비교 기준 전압이고,
    상기 펄스 생성부는,
    상기 고주파 이득 필터의 출력 전압이 상기 비교 기준 전압을 초과하면, 방전 펄스를 생성하는 제 2 펄스 생성부
    를 포함하는 적응형 등화기.
  13. 제 12항에 있어서,
    상기 전압 생성부는,
    상기 기준 전압이 상기 비교 기준 전압일 때 생성된 방전 펄스의 개수에 따라 상기 비교 기준 전압의 크기를 변경하는, 적응형 등화기.
  14. 삭제
  15. 제 10항에 있어서,
    상기 고주파 이득 필터는,
    상기 이득 조절 전압에 따라 상기 고주파 이득 필터의 커패시턴스 값을 조절하는, 적응형 등화기.
  16. 입력 신호의 고주파 전압 이득을 조절하는 적응형 등화기에 있어서,
    고주파 이득 필터의 출력 전압을 기준 전압과 비교하는 기준 전압 비교부;
    상기 기준 전압과의 비교 결과, 상기 고주파 이득 필터의 출력 전압이 상기 기준 전압을 초과하면 펄스 신호를 생성하는 펄스 생성부;
    상기 펄스 신호에 대응하는 전하를 펌핑하여 이득 조절 전압을 생성하는 전하 펌프부;
    상기 이득 조절 전압을 이용하여 상기 입력 신호의 고주파 전압 이득을 조절하는 상기 고주파 이득 필터;
    상기 이득 조절 전압을 참조 전압과 비교하는 참조 전압 비교부; 및
    상기 참조 전압과의 비교 결과에 따라, 상기 입력 신호의 고주파 전압 이득을 조절하는 이득 조절 신호를 생성하는 이득 조절 신호 생성부
    를 포함하는 적응형 등화기.
  17. 제 16항에 있어서,
    상기 이득 조절 신호 생성부는,
    상기 이득 조절 전압이 최대 참조 전압에 도달하면, 상기 이득 조절 신호를 증가시키는, 적응형 등화기.
  18. 제 16항에 있어서,
    상기 고주파 이득 필터는,
    상기 이득 조절 신호에 따라, 상기 고주파 이득 필터에서 활성화되는 커패시터의 개수를 조절하는, 적응형 등화기.
KR1020110120541A 2011-11-17 2011-11-17 적응형 등화기 및 그 제어 방법 KR101281628B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110120541A KR101281628B1 (ko) 2011-11-17 2011-11-17 적응형 등화기 및 그 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110120541A KR101281628B1 (ko) 2011-11-17 2011-11-17 적응형 등화기 및 그 제어 방법

Publications (2)

Publication Number Publication Date
KR20130054886A KR20130054886A (ko) 2013-05-27
KR101281628B1 true KR101281628B1 (ko) 2013-07-03

Family

ID=48663583

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110120541A KR101281628B1 (ko) 2011-11-17 2011-11-17 적응형 등화기 및 그 제어 방법

Country Status (1)

Country Link
KR (1) KR101281628B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101469023B1 (ko) * 2013-11-25 2014-12-10 서울시립대학교 산학협력단 적응 등화 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0177676B1 (ko) * 1996-04-04 1999-04-01 이형도 자동이득 제어 지연점 조정회로
KR20060019483A (ko) * 2004-08-27 2006-03-03 주식회사 케이티 휴대 인터넷 시스템에서 전력증폭기의 신호 왜곡을방지하기 위한 신호제한 장치
KR101061137B1 (ko) * 2009-08-18 2011-08-31 연세대학교 산학협력단 고속 적응형 등화기 및 그것의 제어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0177676B1 (ko) * 1996-04-04 1999-04-01 이형도 자동이득 제어 지연점 조정회로
KR20060019483A (ko) * 2004-08-27 2006-03-03 주식회사 케이티 휴대 인터넷 시스템에서 전력증폭기의 신호 왜곡을방지하기 위한 신호제한 장치
KR101061137B1 (ko) * 2009-08-18 2011-08-31 연세대학교 산학협력단 고속 적응형 등화기 및 그것의 제어 방법

Also Published As

Publication number Publication date
KR20130054886A (ko) 2013-05-27

Similar Documents

Publication Publication Date Title
US7456690B2 (en) Automatic gain control using multi-comparators
US6967514B2 (en) Method and apparatus for digital duty cycle adjustment
CN105814797B (zh) 开关电容回路滤波器
US6384652B1 (en) Clock duty cycle correction circuit
US10594303B2 (en) Temperature sensor circuit and semiconductor device including the same
KR100400224B1 (ko) 오프셋 보상 기능을 갖는 버스트 모드 수신 장치 및 그의데이타 복원 방법
US7068206B2 (en) Asynchronous serial analog-to-digital converter methodology having dynamic adjustment of the bandwidth
JP3940616B2 (ja) 光受信回路
CN102983836A (zh) 有源rc滤波器自动频率调谐电路
GB2489808A (en) Adjusting the duty cycle of a clock signal to a desired value
US7843278B2 (en) Frequency jitter generation circuit
EP3062454B1 (en) Optical link clock receiver
KR101281628B1 (ko) 적응형 등화기 및 그 제어 방법
CN106911322B (zh) 生成占空比可调的时钟信号的电路和方法
CN113519122A (zh) 确定单光子雪崩二极管的过偏置电压的电平的电路装置
CN107426859B (zh) 一种自适应快速响应电路、快速响应方法及led驱动电路
CN115943562A (zh) 供电电路、供电方法、音频功率放大器和集成电路
US7375659B2 (en) Multi-rate network transmission circuit
CN117097338A (zh) 一种基于可调延时精度tdc的电压数字转换电路
US6680988B1 (en) Non-linear extraction circuit and clock extraction circuit
KR20040073300A (ko) 서로 상보인 두 개의 클럭 신호를 이용하여 통신을 행하는통신 장치
KR101277782B1 (ko) 데이터 통신 수신기용 적응형 등화기
US10892727B2 (en) Adaptive equalization apparatus and method of using the same
KR102596315B1 (ko) 잡음레벨 적응형 수신장치
CN112564673B (zh) 一种时钟占空比调整电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170328

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 6