KR20060041866A - 주파수 전류 변환회로, 이퀄라이저, 및 광디스크 장치 - Google Patents

주파수 전류 변환회로, 이퀄라이저, 및 광디스크 장치 Download PDF

Info

Publication number
KR20060041866A
KR20060041866A KR1020050011623A KR20050011623A KR20060041866A KR 20060041866 A KR20060041866 A KR 20060041866A KR 1020050011623 A KR1020050011623 A KR 1020050011623A KR 20050011623 A KR20050011623 A KR 20050011623A KR 20060041866 A KR20060041866 A KR 20060041866A
Authority
KR
South Korea
Prior art keywords
circuit
current
node
output
frequency
Prior art date
Application number
KR1020050011623A
Other languages
English (en)
Inventor
츠요시 하마구치
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20060041866A publication Critical patent/KR20060041866A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10222—Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B1/00—Packaging fluent solid material, e.g. powders, granular or loose fibrous material, loose masses of small articles, in individual containers or receptacles, e.g. bags, sacks, boxes, cartons, cans, or jars
    • B65B1/20—Reducing volume of filled material
    • B65B1/24—Reducing volume of filled material by mechanical compression
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
    • B65B65/00—Details peculiar to packaging machines and not otherwise provided for; Arrangements of such details
    • B65B65/02—Driving gear
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Mechanical Engineering (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Amplifiers (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

고속의 광디스크 장치에 사용되는 이퀄라이저의 주파수 특성을 안정화시키는 것이 가능한 주파수 전류 변환회로를 제공한다. 이 주파수 전류 변환회로(50)는 출력기준전류 IO에 의해 충전되고 입력클럭단자 CLK의 입력클럭의 변화점으로부터 소정기간 강제적으로 방전되는 제 1 콘덴서(61)를 가지며 그것에 생기는 전압을 기준전압 VREF과 비교하는 비교회로(51)와, 비교회로(51)의 출력에 대응하여 충전과 방전이 행해지는 제 2 콘덴서(68)를 가지며 그것에 생기는 전압을 출력하는 충방전회로(52)와, 충방전회로(52)의 출력전압을 소정기간 이내에 취하여 유지하는 샘플홀드회로(53)와, 그 유지된 전압을 출력기준전류 IO 및 그에 비례하는 출력전류로 변환하는 전압 전류 변환회로(54)를 구비한다.

Description

주파수 전류 변환회로, 이퀄라이저, 및 광디스크 장치 {Frequency-current conversion circuit, equalizer, and optical disc apparatus}
도 1은 본 발명의 바람직한 실시 형태와 관련된 주파수 전류 변환회로를 도시하는 회로도.
도 2는 도 1에서의 각 부의 파형도.
도 3은 광디스크 장치의 블럭도.
도 4는 이퀄라이저의 입출력 신호 파형도.
도 5는 이퀄라이저의 회로도.
도 6은 종래의 주파수 전류 변환회로를 도시하는 회로도.
도 7은 도 6에서의 각 부의 파형도.
본 발명은 입력클럭의 주파수에 대응한 출력전류를 생성하는 주파수 전류 변환회로 및 그것을 구비하고 급격한 주파수 특성을 갖는 이퀄라이저, 및 그것을 구비하는 광디스크 장치에 관한 것이다.
광디스크 장치는 도 3에 도시하는 바와 같은 신호처리 블럭의 기본 구성을 갖는다. 즉, 광디스크 장치(1)는 콤팩트 디스크(CD), 디지탈 버서틀 디스크(DVD) 등의 광디스크(9)의 피트(pit)에 의한 광신호를 포토디텍터(10)로 검출하고, 그 검출신호를 RF 앰프(11)로 증폭하며, 그 신호(차동의 RF 신호)를 이퀄라이저(12)로 보정한다. 그리고, 그 보정신호를 슬라이서(13)로 2치화(値化)하고, 그 2치화 신호로부터 복조기(15)에 의해 디지탈 데이터로 복조(재생)된다. 또한, 2치화 신호는 재생용 클럭 생성기(14)에 입력되어서 광디스크의 속도에 대응한 재생용 클럭을 생성한다. 여기에서, 이퀄라이저(12)는 도 4a에 도시된 RF 신호를 도 4b에 도시하는 바와 같이 고역 주파수 성분을 보정하여 출력하고 있다. 그것에 의해, 복조기(15)에 의해 복조될 때의 디지탈 데이터의 오류를 경감하는 역할을 하고 있다(예를 들면 특개평 11-7732호 공보).
구체적으로는, 이퀄라이저(12)는 도 5에 도시하는 바와 같이, 입력단자 IN+, IN-에 입력된 차동의 RF 신호를 보정하고, 그 보정신호를 OUT+, OUT-로 출력하는 필터회로(20)와, 입력클럭단자 CLK에 입력되는 입력클럭의 주파수에 대응하는 출력전류를 생성 출력함으로써 필터회로(20)의 주파수 특성을 제어하는 주파수 전류 변환회로(21)로 구성된다. 필터회로(20)는 1개의 오피앰프(29)와, 10개의 트랜스 컨덕턴스(transconductance)앰프(30 내지 39)와, 10개의 콘덴서(40 내지 49)를 가지며, 피킹(peaking)을 갖는 급격한 5차의 로우패스필터를 구성하고 있다. 이들의 트랜스 컨덕턴스앰프(30 내지 39)는 내부의 DC 전류치에 따라 출력 임피던스가 변화하여 출력하는 신호의 주파수 특성이 변화한다. 주파수 전류 변환회로(21)는 그 출 력전류에 의해 트랜스 컨덕턴스앰프(30 내지 39)의 DC 전류치를 결정하여 그것들을 제어한다. 또한, 필터회로(20)의 구성은 본원발명의 요지가 아니므로 그 상세한 설명은 생략한다.
도 6은 이퀄라이저(12)의 주파수 전류 변환회로(21)로서 사용되는 종래의 주파수 전류 변환회로(150)의 회로도이다. 또한, 도 7은 그 각 노드, 즉 후술하는 입력클럭단자 CLK, 노드 A 내지 E 의 전압의 파형도이며, 후술하는 트랜지스터(174)의 출력기준전류 IO가 3 가지 크기의 경우를 (1), (2), (3)의 부분으로 나타내고 있다. 주파수 전류 변환회로(150)는 비교회로(151), 충방전회로(152), 전압 전류 변환회로(154), 에지검출회로(155)를 구비한다. 입력클럭단자 CLK에는 재생용 클럭 생성기(14)가 생성한 재생용 클럭이 입력된다. 그리고, 에지검출회로(155)는 이 입력클럭의 상승에지에 동기한 짧은 폭의 펄스신호를 생성하여 노드 E에 출력한다.
비교회로(151)는 게이트로 노드 E의 펄스신호를 입력받고 소오스가 접지된 NMOS형의 트랜지스터(160)와, 그것과 병렬로 설치된 콘덴서(161)와, 그것(노드 A)에 생기는 전압을 비반전 입력단자에 기준전압 VREF을 반전 입력단자에 입력하고 그것들을 비교하여 하이레벨 또는 로우레벨의 신호를 노드 B로 출력하는 비교기(162)로 구성된다. 노드 E의 펄스신호에 의해 노드 A는 접지전위로 된 후, 후술하는 트랜지스터(174)의 출력기준전류 IO에 의해 콘덴서(161)가 충전되어서 노드 A의 전위는 직선적으로 상승한다. 이 전위는 다시 노드 E로부터 펄스신호가 입력될 때까지 상승한다. 노드 A의 전위가 기준전압 VREF에 도달할 때까지 노드 B는 로우레벨이 되며, 기준전압 VREF을 초과하면 노드 B는 하이레벨이 된다.
충방전회로(152)는 전원전압 Vcc 측의 정전류원(164)과, 이것과 동일한 전류치의 접지전위 측의 정전류원(165)과, 그들 사이에 설치되어 서로 접속된 전원전압 Vcc 측의 스위치(166) 및 접지전위 측의 스위치(167)와, 스위치(166, 167)의 접속선상(노드 D)에 일단이 접속되고 타단은 접지된 콘덴서(168)로 구성된다. 스위치(166)의 제어단은 노드 B의 레벨을 반전하는 인버터(163)의 출력(노드 C)에 접속되며, 스위치(167)의 제어단은 노드 B에 접속된다. 스위치(166 및 167)는 제어단에 하이레벨을 입력하면 온되고, 로우레벨을 입력하면 오프된다. 따라서, 노드 B가 로우레벨이면 스위치(166)는 온되고 스위치(167)는 오프되므로, 콘덴서(168)가 충전되어 노드 D의 전위는 직선적으로 상승한다. 반대로, 노드 B가 하이레벨이면 스위치(166)은 오프되고 스위치(167)은 온되므로, 콘덴서(168)가 방전되어 노드 D의 전위는 직선적으로 하강한다.
전압 전류 변환회로(154)는 게이트로 노드 D의 전위를 입력받는 NMOS형의 트랜지스터(171)와, 그 소오스에 일단이 접속되고 타단은 접지된 저항(172)과, 트랜지스터(171)의 드레인에 드레인과 게이트가 접속되고 소오스가 전원전압 Vcc에 접속된 PMOS형의 트랜지스터(173)와, 이것과 커런트 미러 회로를 구성하는 PMOS형의 트랜지스터(174 내지 184)로 구성된다. 트랜지스터(174)의 드레인은 노드 A에 접속되고, 트랜지스터(175 내지 184)의 드레인은 출력단자 OUT0 내지 OUT9를 통하여 필터회로(20)의 트랜스 컨덕턴스앰프(30 내지 39)에 접속된다. 트랜지스터(171)의 소오스는 그 임계전압분 만큼 노드 D의 전위로부터 다운된 전위이며, 저항(172)에는 그 전위를 저항치로 나눈 전류가 흐른다. 이 전류가 트랜지스터(173)에 흐르고, 그것에 트랜지스터(173)와 트랜지스터(174)의 크기비(ratio of the sizes)를 곱한 출력기준전류 IO가 트랜지스터(174)에 흐른다. 또한, 트랜지스터(174)와 트랜지스터(175 내지 184)의 크기비를 N으로 하면, 트랜지스터(174)의 출력기준전류 IO에 비례하는 N배의 전류, 즉 NIO의 전류가 각각의 출력전류로서 트랜지스터(175 내지 184)에 흐른다.
다음에, 트랜지스터(174)의 초기의 출력기준전류 IO가 입력클럭의 주파수에 대응하는 전류보다도 작은 경우, 즉 도 7의 (1) 부분에 도시하는 경우의 동작을 설명한다. 출력기준전류 IO가 매우 작은 경우에는, 노드 E의 펄스신호에 의해 접지전위로 된 후, 노드 A의 전위는 직선적으로 상승하지만 기준전압 VREF에 도달하지 않는다. 따라서, 노드 B는 로우레벨의 상태 그대로 이며, 콘덴서(168)는 충전만이 일어나고 방전은 일어나지 않게 되며, 노드 D의 전위는 계속 상승한다. 그리고, 노드 D 전위의 상승에 수반하여 트랜지스터(174)의 출력기준전류 IO가 증가한다. 이렇게 하여 출력기준전류 IO가 차츰 증가함에 따라 노드 A의 전위의 상승각도도 차츰 커져 기준전압 VREF에 도달하게 된다. 그러면, 노드 B는 짧은 기간 하이레벨로 되 고, 콘덴서(168)는 그 기간에 방전을 일으켜 노드 D의 전위는 그 기간 하강한다. 그러나, 그 기간은 짧기 때문에 노드 D의 전위는 전체적으로 계속 상승하게 되어 트랜지스터(174)의 출력기준전류 IO도 계속 증가한다.
트랜지스터(174)의 출력기준전류 IO가 증가하여, 도 7의 (2) 부분에 도시된 경우와 같이, 노드 B의 하이레벨의 기간이 로우레벨의 기간과 동일해지면, 콘덴서(168)의 충전과 방전의 양이 동일해져 노드 D의 전위는 전체적으로 상승도 하강도 하지 않는, 즉 정상의 맥류전압이 된다. 그에 따라, 트랜지스터(174 내지 184)의 전류도 정상의 맥류전류가 된다. 그러므로, 입력클럭의 주파수에 대응하는 전류로서 정상의 맥류전류가 트랜지스터(174 내지 184)에 흐르게 된다.
반대로, 트랜지스터(174)의 초기의 출력기준전류 IO가 입력클럭의 주파수에 대응하는 전류보다도 큰 경우, 즉 도 7의 (3) 부분에 도시하는 경우에는, 노드 E의 펄스신호에 의해 접지전위로 된 후, 노드 A의 전위는 급격하게 상승하여 기준전압 VREF을 초과한다. 이때, 노드 B의 로우레벨의 기간은 짧고 하이레벨의 기간은 길다. 따라서, 콘덴서(168)의 충전기간은 방전기간 보다도 짧다. 때문에, 노드 D의 전위는 전체적으로 하강하며, 그것에 수반하여 트랜지스터(174)의 출력기준전류 IO도 계속해서 하강한다. 그리고, 상술한 바와 같이, 노드 B의 하이레벨의 기간이 로우레벨의 기간과 동일해져 입력클럭의 주파수에 대응하는 전류로서 정상의 맥류전류가 트랜지스터(174 내지 184)에 흐르게 된다.
여기에서, 콘덴서(168)의 용량치가 크기 때문에, 노드 D에 생기는 정상의 맥류전압의 진폭은 작고(예를 들어 수 ㎷), 트랜지스터(174 내지 184)에 흐르는 맥류전류의 진폭도 작다. 따라서, 종래의 광디스크 장치에 있어서는, 이 주파수 전류 변환회로(150)에 의해 제어되는 필터회로(20)의 주파수 특성, 즉 이퀄라이저(12)의 주파수 특성은 영향을 받는 일은 거의 없었다.
그런데, CD, DVD 등의 광디스크용의 광디스크 장치는 최근 2배속, 4배속, 8배속, 16배속 등의 고속동작이 요구되고 있고, 그것에 사용되는 이퀄라이저도 이러한 고속동작에 대응하는 것이 요구되고 있다. 상술한 바와 같이, 이퀄라이저(12)의 필터회로(20)는 5차의 로우패스필터로 구성되며 급격한 로우패스의 주파수 특성을 얻고 있다. 그렇지만, 본원 발명자는 광디스크 장치가 고속으로 됨에 따라, 트랜지스터(175 내지 184)의 출력전류인 맥류전류의 진폭의 크기가 이 주파수 특성에 영향을 주는 것에 착안하였다.
이 주파수 특성에의 영향을 경감하려면, 주파수 전류 변환회로(150)에 있어서 정전류원(164 및 165)의 전류치를 적게함으로써, 또는 콘덴서(168)의 용량치를 크게 함으로써 그 노드 D에 생기는 맥류전압의 진폭을 작게하고, 이로써 트랜지스터(175 내지 184)의 출력전류인 맥류전류의 진폭을 작게하는 것은 가능하다. 그러나, 이러한 것으로는 광디스크의 속도를 변화시켰을 경우, 입력클럭의 주파수의 변화에 대하여 노드 D의 전위가 적절한 타이밍으로 따라가는 것이 곤란하게 된다.
상술한 문제를 해결하기 위한 본 발명의 바람직한 실시 형태는, 고속의 광디 스크 장치에 사용되는 이퀄라이저의 주파수 특성을 안정화시키는 것에 기여할 수 있는 주파수 전류 변환회로, 및 그것을 구비하여 복조되는 디지탈 데이터의 오류를 경감시킬 수 있는 이퀄라이저 및 광디스크 장치를 제공하는 것에 있다.
본 발명의 바람직한 실시 형태에 의하면, 주파수 전류 변환회로는 입력클럭의 주파수에 대응하는 출력전류를 생성하는 것으로서, 출력기준전류에 의해 충전되고 입력클럭의 변화점으로부터 소정기간 강제적으로 방전되는 제 1 콘덴서를 가지고 그것에 생기는 전압을 기준전압과 비교하는 비교회로와, 비교회로의 출력에 대응하여 충전과 방전이 행해지는 제 2 콘덴서를 가지며 그것에 생기는 전압을 출력하는 충방전회로와, 충방전회로의 출력전압을 상기 소정기간 이내에 취하여 유지하는 샘플홀드회로와, 이 유지된 전압을 출력기준전류 및 그것에 비례하는 출력전류로 변환하는 전압 전류 변환회로를 구비한다.
상기 주파수 전류 변환회로는, 바람직하게는 상기 소정기간을 입력클럭의 어느 하나의 레벨의 기간으로 한다. 또한, 그 기간은 상기 제 2 콘덴서에 충전도 방전도 행해지지 않도록 하는 것도 바람직하다.
본 발명의 적어도 1개의 바람직한 실시 형태에 관련되는 이퀄라이져는, 상술한 바람직한 실시 형태에 관련되는 주파수 전류 변환회로와, 이 주파수 전류 변환회로의 출력전류에 의해 주파수 특성이 제어되는 필터회로를 구비한다.
본 발명의 또 다른 바람직한 실시 형태에 관련되는 광디스크 장치는, 상술한 바람직한 실시 형태에 관련되는 이퀄라이저를 구비하며, 이 이퀄라이저가 광디스크 로부터의 RF 신호의 고역 주파수 성분을 보정하도록 되어 있다.
본 발명의 여러가지 바람직한 실시 형태의 주파수 전류 변환회로는 충방전회로와 전압 전류 변환회로와의 사이에 제 1 콘덴서를 강제적으로 방전하는 소정기간 이내에 충방전회로의 출력전압을 취하여 유지하는 샘플홀드회로를 설치함으로써, 맥류가 없는 출력전류를 얻을 수 있고, 이로써 고속의 광디스크 장치에 사용되는 이퀄라이저의 주파수 특성을 안정화시키는데 기여할 수 있다. 또한, 본 발명의 바람직한 실시 형태의 이퀄라이저는 이 주파수 전류 변환회로를 구비함으로써, 고속동작에서도 주파수 특성을 안정화시킬 수 있다. 또한, 본 발명의 바람직한 실시 형태의 광디스크 장치는 이 이퀄라이저를 구비하는 것으로서, 고속동작에서도 복조되는 디지탈 데이터의 오류를 경감시킬 수 있다.
본 발명의 다른 특징, 요건, 성질, 잇점은 첨부된 도면을 참조하여 다음에 설명하는 본 발명의 바람직한 실시 형태의 상세한 설명으로부터 더욱 명확하게 될 것이다.
이하, 본 발명의 바람직한 실시 형태의 주파수 전류 변환회로에 대해 설명한다. 도 1은 주파수 전류 변환회로(50)의 회로도, 도 2는 그 각 노드, 즉 후술하는 입력클럭단자 CLK의 입력클럭, 노드 A 내지 F의 전압의 파형도이며, 후술의 트랜지스터(74)의 출력기준전류 IO가 3 가지 크기의 경우를 (1), (2), (3)의 부분으로 나타내고 있다. 주파수 전류 변환회로(50)는 입력클럭의 주파수에 대응하는 출력전류를 생성하는 것이다. 주파수 전류 변환회로(50)는 비교회로(51)와, 충반전회로 (52)와, 샘플홀드회로(53)와, 전압 전류 변환회로(54)와, 에지검출회로(55)를 구비한다. 비교회로(51)는 트랜지스터(74)의 출력기준전류 IO에 의해 충전되고 입력클럭의 하이레벨기간, 즉 입력클럭의 변화점으로부터 소정기간 강제적으로 방전되는 제 1 콘덴서(61)를 가지며, 그것에 생기는 전압을 기준전압 VREF과 비교한다. 충방전회로(52)는 비교회로(51)의 출력에 대응하여 충전과 방전이 행해지는 제 2 콘덴서(68)를 가지며, 그것에 생기는 전압을 출력한다. 샘플홀드회로(53)는 충방전회로(52)의 출력전압을 입력클럭의 하이레벨기간 이내, 즉 입력클럭의 변화점으로부터 상기 소정기간 내에 취하여 유지한다. 전압 전류 변환회로(54)는 이 유지된 전압을 후술하는 트랜지스터(75 내지 84)의 출력전류 NIO 및 트랜지스터(74)의 출력기준전류 IO로 변환한다. 에지검출회로(55)는 입력클럭의 변화점인 상승에지에 동기하여 짧은 폭의 펄스신호를 생성하여 샘플홀드회로(53)의 수용(샘플링)을 제어한다. 이들의 구체적인 회로구성을 이하에 나타낸다.
비교회로(51)는 게이트로 입력클럭을 입력받으며, 소오스가 접지된 NMOS형의 트랜지스터(60)와, 이것과 병렬로 설치된 콘덴서(61)와, 그것(노드 A)에 생기는 전압을 비반전 입력단자로, 기준전압 VREF을 반전 입력단자로 입력받고 그것들을 비교하여 하이레벨 또는 로우레벨의 신호를 노드 B로 출력하는 비교기(62)로 구성된다. 입력클럭이 하이레벨이면, 콘덴서(61)는 강제적으로 방전되고, 노드 A는 접지전위로 된다. 그 후, 입력클럭이 로우레벨로 되면, 후술하는 트랜지스터(74)의 출력기 준전류 IO에 의해 콘덴서(61)가 충전되어서 노드 A의 전위는 직선적으로 상승한다. 즉, 노드 A의 전위를 VA, 시간을 t, 콘덴서(61)의 용량치를 C라 하면,
VA = IO × t / C
로 된다. 이 전위는 재차 입력클럭이 하이레벨로 될 때까지 상승한다. 여기서, 노드 A의 전위가 기준전압 VREF에 도달할 때까지는 노드 B는 로우레벨이며, 기준전압 VREF을 초과하면 노드 B는 하이레벨로 된다.
충방전회로(52)는 전원전압 Vcc 측의 정전류원(64)과, 이것과 동일한 전류치의 접지전위 측의 정전류원(65)과, 그들 사이에 설치되어 서로 접속된 전원전압 Vcc 측의 스위치(66) 및 접지전위 측의 스위치(67)와, 스위치(66, 67)의 접속선상(노드 D)에 일단이 접속되고 타단이 접지된 콘덴서(68)로 구성된다. 스위치(66)의 제어단은 노드 B의 레벨과 입력클럭을 입력받는 NOR 회로(63)의 출력(노드 C)에 접속되고, 스위치(67)의 제어단은 노드 B에 접속된다. 스위치(66 및 67)는 제어단에 하이레벨을 입력하면 온되고 로우레벨을 입력하면 오프된다. 따라서, 노드 B가 로우레벨이 되면 스위치(67)는 오프되고, 그때 입력클럭이 로우레벨이 되면 스위치(66)는 온 되므로, 콘덴서(68)는 충전되고 노드 D의 전위는 직선적으로 상승한다. 노드 B가 로우레벨이고 입력클럭이 하이레벨이면 스위치(66)와 스위치(67)는 모두 오프되므로 노드 D의 전위는 유지된다. 그리고, 노드 B가 하이레벨이면 스위치 (66)는 오프되고 스위치(67)은 온되므로, 콘덴서(68)는 방전되어 노드 D의 전위는 직선적으로 하강한다.
샘플홀드회로(53)는, 바람직하게는 노드 D와 후술하는 NMOS형의 트랜지스터(71)의 게이트(노드 F) 사이를 도통·비도통시키기 위해 온·오프하는 스위치(69)와, 노드 F와 접지전위 사이에 설치된 콘덴서(70)로 구성된다. 스위치(69)는 그 제어단이 에지검출회로(55)의 출력(노드 E)에 접속되며 노드 E가 하이레벨이면 온되고 로우레벨이면 오프된다. 스위치(69)가 온되면 노드 D의 전위는 노드 F로 전달되고, 오프되면 직전의 전위를 유지한다. 또한, 콘덴서(70)의 용량치는 콘덴서(68)의 용량치와 비교해서는 작고, 스위치(69)가 오프인 동안에 전위를 유지할 수 있을 정도의 크기다. 또한, 후술하는 바와 같이 노드 D의 전위가 확실하게 유지되고 있을 때에 스위치(69)를 온 시키기 때문에, 에지검출회로(55)는 상승에지로부터 약간 늦게 펄스신호를 출력한다.
전압 전류 변환회로(54)는 게이트로 노드 D의 전위를 입력받는 NMOS형의 트랜지스터(71)와, 이 소오스에 일단이 접속되고 타단이 접지된 저항(72)과, 트랜지스터(71)의 드레인에 드레인과 게이트가 접속되고 소오스가 전원전압 Vcc에 접속된 PMOS형의 트랜지스터(73)와, 이것과 커런트미러회로를 구성하는 PMOS형의 트랜지스터(74 내지 84)로 구성된다. 트랜지스터(74)의 드레인은 노드 A에 접속되고, 트랜지스터(75 내지 84)의 드레인은 출력단자 OUT0 내지 OUT9에 접속된다. 트랜지스터(71)의 소오스는 그 임계전압분 만큼 노드 F의 전위로부터 다운된 전위이며, 저항(72)에는 그 전위를 저항치로 나눈 전류가 흐른다. 이 전류가 트랜지스터(73)에 흘러, 그것에 트랜지스터(73)와 트랜지스터(74)의 크기비를 곱한 출력기준전류 IO가 트랜지스터(74)에 흐른다. 또한, 트랜지스터(74)와 트랜지스터(75 내지 84)의 크기비를 N이라 하면, 트랜지스터(74)의 출력기준전류 IO에 비례하는 N배의 전류, 즉 NIO의 전류가 각각의 출력전류로서 트랜지스터(75 내지 84)에 흐른다.
다음에, 트랜지스터(74)의 초기의 출력기준전류 IO가 입력클럭의 주파수에 대응하는 전류보다도 작은 경우, 즉 도 2의 (1) 부분에 도시하는 경우의 동작을 설명한다. 출력기준전류 IO가 매우 작은 경우에는, 입력클럭이 로우레벨이 되면 노드 A의 전위는 직선적으로 상승하지만 기준전압 VREF에 도달하지는 않는다. 따라서, 노드 B는 로우레벨인 상태 그대로이며, 콘덴서(68)는 충전만이 일어나고 방전은 일어나지 않고 노드 D의 전위는 상승한다. 입력클럭이 하이레벨로 되면, 노드 D의 전위는 유지되고 그 전위가 노드 E의 펄스신호에 의해 노드 F로 전달된다. 그리고, 노드 F의 전위의 상승에 수반하여 트랜지스터(74)의 출력기준전류 IO가 증가한다. 이렇게 하여 출력기준전류 IO가 차츰 증가해오면 노드 A의 전위의 상승각도도 차츰 커지게 되어 기준전압 VREF에 도달하게 된다. 그렇게 되면, 노드 B는 짧은 기간 하이레벨로 되고, 콘덴서(68)는 그 기간 방전을 일으켜 노드 D의 전위는 그 기간 하강한다. 그러나, 그 기간은 짧기 때문에, 노드 D의 전위는 전체적으로 상승을 계속하며 트랜지스터(74)의 출력기준전류 IO도 증가를 계속한다.
트랜지스터(74)의 출력기준전류 IO가 증가하고, 도 2의 (2) 부분에 도시한 경우와 같이, 입력클럭이 로우레벨의 기간에 있어서, 노드 B의 하이레벨의 기간이 로우레벨의 기간과 동일해지면, 콘덴서(68)의 충전과 방전의 양이 동일해져서 노드 D의 전위는 전체적으로 상승도 하강도 하지 않는, 즉 정상의 맥류전압으로 된다. 입력클럭이 하이레벨로 되면 노드 D의 전위는 유지되며 그 전위가 노드 E의 펄스신호에 의해 노드 F로 전달된다. 따라서, 노드 F의 전위는 일정한 전위로 되며, 그것에 따라, 트랜지스터(74)의 출력기준전류 IO도 일정하게 된다. 즉, 입력클럭의 주파수를 f라 하면 그 로우레벨의 기간은 1/(2f)로 되므로, 수학식 1의 t에 이 값을 대입하고 VA에 2VREF를 대입하면
2VREF = IO × 1 / (2f × C)
로 되고, 이것을 변형하여
IO = 4 VREF × f × C
로 된다. 따라서, 입력클럭의 주파수에 대응하는 출력기준전류 IO가 트랜지스터(74)에 흐르고, 그 N배의 전류 NIO가 트랜지스터(75 내지 84)에 출력전류로서 흐르게 된다.
반대로, 트랜지스터(74)의 초기의 출력기준전류 IO가 입력클럭의 주파수에 대응하는 전류보다도 큰 경우, 즉 도 2의 (3) 부분에 도시하는 경우에는, 입력클럭이 로우레벨로 되면 노드 A의 전위는 급격하게 상승하여 기준전압 VREF을 초과한다. 그렇게 되면, 입력클럭이 로우레벨의 기간에 있어서, 노드 B의 로우레벨의 기간은 짧고 하이레벨의 기간은 길다. 따라서, 콘덴서(68)의 충전기간은 방전기간 보다도 짧으므로, 노드 D의 전위는 전체적으로 하강한다. 입력클럭이 하이레벨로 되면, 노드 D의 전위는 유지되며 그 전위가 노드 E의 펄스신호에 의해 노드 F로 전달된다. 그리고, 노드 F의 전위의 상승에 수반하여 트랜지스터(74)의 출력기준전류 IO도 하강을 계속한다. 그리고, 상술한 바와 같이, 입력클럭이 로우레벨의 기간에 있어서, 노드 B의 하이레벨의 기간이 로우레벨의 기간과 동일해져 입력클럭의 주파수에 대응하는 일정한 전류가 트랜지스터(74)에 흐르고, 그 N배의 전류가 트랜지스터(75 내지 84)에 흐르게 된다.
이와 같이, 이 주파수 전류 변환회로(50)는 입력클럭에 대응한 맥류가 없는 일정전류를 얻을 수 있다. 또한, 입력클럭단자 CLK에 인버터를 부가하여 입력클럭의 상기 하이레벨의 기간과 로우레벨의 기간을 반대로 할 수 있음은 물론이다.
또, 상술한 바와 같이, 이 주파수 전류 변환회로(50)는 입력클럭이 하이레벨의 기간을 노드 D의 전위가 유지되는 기간으로 하고, 그 기간내에 에지검출회로(55)의 출력펄스신호에 의해 노드 D의 전위를 수용하여 유지함으로써, 확실히 맥류가 없는 일정전류를 얻을 수 있다. 그러나, 그 노드 D의 전위가 유지되는 기간을 설정하지 않을 수도 있다. 예를 들면, 회로구성으로서 종래의 주파수 전류 변환회 로(150)의 충방전회로(152)와 전압 전류 변환회로(154)와의 사이에, 에지검출회로(155)가 출력하는 펄스신호에 의해 제어되는 샘플홀드회로(53)를 설치할 수도 있다. 다만, 그 경우에 출력전류는 약간 쉬프트하며, 또 펄스신호의 폭은 온도나 다른 환경에의 의존성이 있기 때문에 온도나 다른 환경에 따라 약간 변동하게 된다.
그리고, 도 3에 도시하는 광디스크 장치(1)를 구성하는 이퀄라이저(12)에 있어서, 도 5에 도시된 필터회로(20)를 제어하는 주파수 전류 변환회로(21)로서 사용함으로써, 이 주파수 전류 변환회로(50)는 이퀄라이저(12)의 주파수 특성을 안정화시키는 것에 기여할 수 있다. 그 결과, 광디스크 장치(1)의 고속동작에 있어서도 복조되는 디지탈 데이터의 오류를 경감할 수 있게 된다.
또한, 본원발명은 상술한 바람직한 실시 형태에 한정되지 않으며, 특허청구의 범위에 기재한 사항의 범위내에서 다양한 설계변경이 가능하다.
상술한 바와 같이 본 발명의 주파수 전류 변환회로는 고속의 광디스크 장치에 사용되는 이퀄라이저의 주파수 특성을 안정화시켜서 디지탈 데이터의 오류를 경감할 수 있다.

Claims (4)

  1. 입력클럭의 주파수에 대응하는 출력전류를 생성하는 주파수 전류 변환회로로,
    출력기준전류에 의해 충전되고 입력클럭의 변화점으로부터 소정기간 강제적으로 방전되는 제 1 콘덴서를 가지며, 그것에 생기는 전압을 기준전압과 비교하는 비교회로;
    상기 비교회로의 출력에 대응하여 충전과 방전이 행해지는 제 2 콘덴서를 가지며, 그것에 생기는 전압을 출력하는 충방전회로;
    상기 충방전회로의 출력전압을 상기 소정기간 이내에 수용하여 유지하는 샘플홀드회로; 및
    이 유지된 전압을 출력기준전류 및 그것에 비례하는 출력전류로 변환하는 전압 전류 변환회로를 구비하여 이루어지는 것을 특징으로 하는 주파수 전류 변환회로.
  2. 제 1항에 있어서,
    상기 소정기간을 입력클럭의 어느 하나의 레벨의 기간으로 하고,
    상기 소정기간은 상기 제 2 콘덴서에 충전도 방전도 행해지지 않도록 하는 것을 특징으로 하는 주파수 전류 변환회로.
  3. 제 1항 또는 제 2항에 기재된 상기 주파수 전류 변환회로와,
    상기 주파수 전류 변환회로의 출력전류에 의해 제어되는 주파수 특성을 갖는 필터회로를 구비하여 이루어지는 것을 특징으로 하는 이퀄라이저.
  4. 제 3항에 기재된 이퀄라이저를 구비하고,
    상기 이퀄라이져가 광디스크로부터의 RF 신호의 고역주파수 성분을 보정하는 것을 특징으로 하는 광디스크 장치.
KR1020050011623A 2004-02-13 2005-02-11 주파수 전류 변환회로, 이퀄라이저, 및 광디스크 장치 KR20060041866A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004036055A JP4023684B2 (ja) 2004-02-13 2004-02-13 周波数電流変換回路、及びそれを備えるイコライザ、光ディスク装置
JPJP-P-2004-00036055 2004-02-13

Publications (1)

Publication Number Publication Date
KR20060041866A true KR20060041866A (ko) 2006-05-12

Family

ID=34836235

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050011623A KR20060041866A (ko) 2004-02-13 2005-02-11 주파수 전류 변환회로, 이퀄라이저, 및 광디스크 장치

Country Status (5)

Country Link
US (1) US20050180066A1 (ko)
JP (1) JP4023684B2 (ko)
KR (1) KR20060041866A (ko)
CN (1) CN1655272A (ko)
TW (1) TWI353723B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI411272B (zh) * 2010-06-11 2013-10-01 Realtek Semiconductor Corp 接收機等化器校正裝置與方法
CN103944570B (zh) * 2013-01-18 2017-03-22 西安电子科技大学 可编程增益数模单元及模数转换器
CN104166045B (zh) * 2013-05-15 2016-12-28 海洋王（东莞）照明科技有限公司 一种交流电源频率检测装置
CN103308076B (zh) * 2013-05-24 2015-07-29 东南大学 一种频率电压转换电路
US11302387B2 (en) * 2020-07-13 2022-04-12 Micron Technology, Inc. Input/output capacitance measurement, and related methods, devices, and systems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4616138A (en) * 1983-11-29 1986-10-07 Hochiki Corporation Analog-type fire detector
JP2726305B2 (ja) * 1989-04-17 1998-03-11 株式会社日立製作所 画像表示装置
JPH0590504A (ja) * 1991-09-26 1993-04-09 Mitsubishi Electric Corp 半導体保護装置
US5461321A (en) * 1993-09-17 1995-10-24 Penberthy, Inc. Apparatus and method for measuring capacitance from the duration of a charge-discharge charge cycle
KR100200691B1 (ko) * 1995-12-15 1999-06-15 윤종용 상관이중 샘플링 장치
US6917504B2 (en) * 2001-05-02 2005-07-12 Supertex, Inc. Apparatus and method for adaptively controlling power supplied to a hot-pluggable subsystem
US7053674B1 (en) * 2004-12-13 2006-05-30 Allegro Microsystems, Inc. Track-and-hold peak detector circuit

Also Published As

Publication number Publication date
JP4023684B2 (ja) 2007-12-19
US20050180066A1 (en) 2005-08-18
CN1655272A (zh) 2005-08-17
TWI353723B (en) 2011-12-01
TW200601693A (en) 2006-01-01
JP2005227128A (ja) 2005-08-25

Similar Documents

Publication Publication Date Title
US7236014B1 (en) Circuit and method for peak detection of an analog signal
US7411420B2 (en) High-speed input signal receiver circuit
US6611485B2 (en) Apparatus and method for correcting asymmetry of optical disk reproducing system
JP2009200944A (ja) ヒステリシスコンパレータ
JP2018050238A (ja) 可変利得増幅器、方法、および受信装置
KR20060041866A (ko) 주파수 전류 변환회로, 이퀄라이저, 및 광디스크 장치
US7106238B2 (en) Input data slicer
US8179192B2 (en) Signal processor comprising a reference voltage circuit
US6671075B1 (en) Offset voltage cancellation circuit
US8058923B2 (en) Charge pump circuit and slice level control circuit
US7772853B2 (en) Semiconductor device
JP2001060869A (ja) 電圧制御発振器および位相同期回路ならびに信号処理回路
US5953305A (en) Method for detecting mirror signal and the same circuit
JP2007255909A (ja) ピーク検波回路
JP4433885B2 (ja) 差動ピーク検出回路
US6252459B1 (en) System and method for a dual bandwidth capacitor multiplying filter
KR100492999B1 (ko) 광학계 서보 시스템의 미러신호 발생 장치
US20240114256A1 (en) Clock generation circuit and image sensor
JP2901726B2 (ja) 読取情報信号の波形変換回路
JP4903637B2 (ja) コンパレータ回路
KR100474993B1 (ko) 데이타 슬라이스 장치 및 방법
JP2004362651A (ja) サンプルホールド回路及び同サンプルホールド回路を用いたピットレベル検出回路並びに光ディスク記録再生装置
JPH05268273A (ja) 信号識別回路における直流再生方式
JP2006173737A (ja) データスライサ
JP2002288945A (ja) Ｐｌｌ装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid