JP4023684B2

JP4023684B2 - 周波数電流変換回路、及びそれを備えるイコライザ、光ディスク装置

Info

Publication number: JP4023684B2
Application number: JP2004036055A
Authority: JP
Inventors: 剛濱口
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 2004-02-13
Filing date: 2004-02-13
Publication date: 2007-12-19
Anticipated expiration: 2024-02-13
Also published as: JP2005227128A; CN1655272A; US20050180066A1; TWI353723B; KR20060041866A; TW200601693A

Description

本発明は、入力クロックの周波数に対応した出力電流を生成する周波数電流変換回路、及びそれを備え、急峻な周波数特性を有するイコライザ、及びそれを備える光ディスク装置に関する。

コンパクトディスク（ＣＤ）、ディジタルバーサタイルディスク（ＤＶＤ）等の光ディスク装置は、図３に示すような信号処理ブロックの基本構成を有する。すなわち、光ディスク装置１は、光ディスク９のピットによる光信号をフォトディテクタ１０により検出し、その検出信号をＲＦアンプ１１により増幅し、その信号（差動のＲＦ信号）をイコライザ１２により補正し、その補正信号をスライサ１３により２値化し、その２値化信号を復調器１５によりデジタルデータとして復調（再生）する。また、２値化信号は、再生用クロック生成器１４に入力されて光ディスクの速度に応じた再生用クロックを生成する。ここで、イコライザ１２は、図４（ａ）に示すＲＦ信号を、図４（ｂ）に示すように高域周波数成分を補正して出力しており、復調器１５により復調される際のデジタルデータの誤りを低減する役割を果たしている（例えば特許文献１）。

具体的には、イコライザ１２は、図５に示すように、入力端子ＩＮ^＋、ＩＮ⁻に入力された差動のＲＦ信号を補正し、その補正信号をＯＵＴ^＋、ＯＵＴ⁻に出力するフィルタ回路２０と、入力クロックの周波数に対応する出力電流を生成出力することによりフィルタ回路２０の周波数特性を制御する周波数電流変換回路２１と、から構成される。フィルタ回路２０は、１個のオペアンプ２９と、１０個のトランスコンダクタンスアンプ３０乃至３９と、１０個のコンデンサ４０乃至４９と、を有し、ピーキングを有した急峻な５次のローパスフィルタを構成している。これらのトランスコンダクタンスアンプ３０乃至３９は、内部のＤＣ電流値が変化させられることによって、出力インピーダンスが変化して出力する信号の周波数特性が変化する。周波数電流変換回路２１は、その出力電流によりトランスコンダクタンスアンプ３０乃至３９のＤＣ電流値を決めてこれらを制御する。なお、フィルタ回路２０の構成は、本発明の要旨ではないのでその詳細な説明は省略する。

図６は、イコライザ１２の周波数電流変換回路２１として用いられる従来の周波数電流変換回路１５０の回路図である。また、図７は、その各節点、すなわち後述の入力端子ＣＬＫ、節点Ａ乃至Ｅの電圧の波形図であり、後述のトランジスタ１７４の出力基準電流Ｉ_０が３通りの大きさの場合を（１）、（２）、（３）に示している。周波数電流変換回路１５０は、比較回路１５１、充放電回路１５２、電圧電流変換回路１５４、エッジ検出回路１５５を備える。入力端子ＣＬＫには、再生用クロック生成器１４が生成した再生用クロックが入力される。そして、エッジ検出回路１５５は、この入力クロックの立ち上がりエッジに同期した短い幅のパルス信号を生成して節点Ｅに出力する。

比較回路１５１は、ゲートに節点Ｅのパルス信号を入力し、ソースが接地されたＮＭＯＳ型のトランジスタ１６０と、これと並列に設けられたコンデンサ１６１と、それ（節点Ａ）に生じる電圧を非反転入力端子に、基準電圧Ｖ_ＲＥＦを反転入力端子に入力し、それらを比較してハイレベル又はローレベルの信号を節点Ｂに出力する比較器１６２と、から構成される。節点Ｅのパルス信号により節点Ａは接地電位となった後、後述のトランジスタ１７４の出力基準電流Ｉ_０によりコンデンサ１６１は充電されて節点Ａの電位は直線的に上昇する。この電位は、再度節点Ｅからパルス信号が入力されるまで上昇する。節点Ａの電位が基準電圧Ｖ_ＲＥＦに至るまでは節点Ｂはローレベルであり、基準電圧Ｖ_ＲＥＦを超えると節点Ｂはハイレベルになる。

充放電回路１５２は、電源電圧Ｖ_ＣＣ側の定電流源１６４と、これと同じ電流値の接地電位側の定電流源１６５と、それらの間に設けられ互いに接続された電源電圧Ｖ_ＣＣ側のスイッチ１６６及び接地電位側のスイッチ１６７と、スイッチ１６６と１６７の接続線上（節点Ｄ）に一端が接続され、他端が接地されたコンデンサ１６８と、から構成される。スイッチ１６６の制御端は節点Ｂのレベルを反転するインバータ１６３の出力（節点Ｃ）に接続され、スイッチ１６７の制御端は節点Ｂに接続される。スイッチ１６６及び１６７は、制御端にハイレベルを入力するとオンし、ローレベルを入力するとオフする。従って、節点Ｂがローレベルならばスイッチ１６６はオンし、スイッチ１６７はオフするので、コンデンサ１６８は充電され、節点Ｄの電位は直線的に上昇する。逆に、節点Ｂがハイレベルならばスイッチ１６６はオフし、スイッチ１６７はオンするので、コンデンサ１６８は放電され、節点Ｄの電位は直線的に下降する。

電圧電流変換回路１５４は、ゲートに節点Ｄの電位を入力するＮＭＯＳ型のトランジスタ１７１と、このソースに一端が接続され他端が接地された抵抗１７２と、トランジスタ１７１のドレインにドレインとゲートが接続され、ソースが電源電圧Ｖ_ＣＣに接続されたＰＭＯＳ型のトランジスタ１７３と、これとカレントミラー回路を構成するＰＭＯＳ型のトランジスタ１７４乃至１８４と、から構成される。トランジスタ１７４のドレインは節点Ａに接続され、トランジスタ１７５乃至１８４のドレインは、出力端子ＯＵＴ０乃至ＯＵＴ９を介してフィルタ回路２０のトランスコンダクタンスアンプ３０乃至３９に接続される。トランジスタ１７１のソースは、そのしきい値電圧分だけ節点Ｄの電位から下がった電位であり、抵抗１７２にはその電位を抵抗値で割った電流が流れる。この電流がトランジスタ１７３に流れ、それにトランジスタ１７３とトランジスタ１７４とのサイズ比を掛けた出力基準電流Ｉ_Ｏがトランジスタ１７４に流れる。また、トランジスタ１７４とトランジスタ１７５乃至１８４とのサイズ比をＮとすると、トランジスタ１７４の出力基準電流Ｉ_Ｏに比例するＮ倍の電流、すなわちＮＩ_Ｏの電流がそれぞれの出力電流としてトランジスタ１７５乃至１８４に流れる。

次に、初期のトランジスタ１７４の出力基準電流Ｉ_０が、入力クロックの周波数に対応する電流よりも小さい場合、すなわち図７の（１）に示す場合の動作を説明する。出力基準電流Ｉ_０が非常に小さい場合は、節点Ｅのパルス信号により接地電位になった後、節点Ａの電位は直線的に上昇するが、基準電圧Ｖ_ＲＥＦに至らない。従って、節点Ｂはローレベルのままであり、コンデンサ１６８は充電のみが起こり放電は起こらず、節点Ｄの電位は上昇し続ける。そして、節点Ｄの電位の上昇に伴ってトランジスタ１７４の出力基準電流Ｉ_０が増加する。こうして出力基準電流Ｉ_０が次第に増加して来ると、節点Ａの電位の上昇角度も次第に大きくなり基準電圧Ｖ_ＲＥＦに至るようになる。そうすると、節点Ｂは短い期間ハイレベルになり、コンデンサ１６８はその期間放電を起こし、節点Ｄの電位はその期間下降する。しかし、その期間は短いので、節点Ｄの電位は全体として上昇を続け、トランジスタ１７４の出力基準電流Ｉ_０も増加を続ける。

トランジスタ１７４の出力基準電流Ｉ_０が増加し、図７の（２）に示す場合のように、節点Ｂのハイレベルの期間がローレベルの期間と等しくなると、コンデンサ１６８の充電と放電の量が等しくなり、節点Ｄの電位は全体として上昇も下降もしない、すなわち定常の脈流電圧となる。それに伴って、トランジスタ１７４乃至１８４の電流も定常の脈流電流となる。こうして、入力クロックの周波数に対応する電流として定常の脈流電流が、トランジスタ１７４乃至１８４に流れるのである。

逆に、初期のトランジスタ１７４の出力基準電流Ｉ_０が、入力クロックの周波数に対応する電流よりも大きい場合、すなわち図７の（３）に示す場合には、節点Ｅのパルス信号により接地電位になった後、節点Ａの電位は急激に上昇し基準電圧Ｖ_ＲＥＦを超える。このとき、節点Ｂのローレベルの期間は短く、ハイレベルの期間は長い。従って、コンデンサ１６８の充電期間は放電期間よりも短いので、節点Ｄの電位は全体として下降し、それに伴って、トランジスタ１７４の出力基準電流Ｉ_０も下降を続ける。そして、前述と同様に、節点Ｂのハイレベルの期間がローレベルの期間と等しくなり、入力クロックの周波数に対応する電流として定常の脈流電流が、トランジスタ１７４乃至１８４に流れることになる。

特開平１１−７７３２号公報

ここで、コンデンサ１６８の容量値は大きいので、節点Ｄに生じる定常の脈流電圧の振幅は小さく（例えば数ｍＶ）、トランジスタ１７４乃至１８４に流れる脈流電流の振幅も小さい。従って、従来の光ディスク装置においては、この周波数電流変換回路１５０により制御されるフィルタ回路２０の周波数特性、すなわちイコライザ１２の周波数特性は、影響を受けることはほとんどなかった。

ところで、ＣＤ、ＤＶＤ等の光ディスク装置は、近年、２倍速、４倍速、８倍速、１６倍速等の高速動作が要求されており、それに用いるイコライザもこの高速動作に対応することが求められている。前述したように、イコライザ１２のフィルタ回路２０は５次のローパスフィルタにより構成され、急峻なローパスの周波数特性を得ている。しかしながら、本願発明者は、光ディスク装置が高速になるにつれ、トランジスタ１７５乃至１８４の出力電流である脈流電流の振幅の大きさがこの周波数特性に影響を与えることに着目した。

この周波数特性への影響を低減するには、周波数電流変換回路１５０において、定電流源１６４及び１６５の電流値を少なくすることにより、又はコンデンサ１６８の容量値を大きくすることにより、その節点Ｄに生じる脈流電圧の振幅を小さくし、もってトランジスタ１７５乃至１８４の出力電流である脈流電流の振幅を小さくすることは可能である。しかし、このものでは、光ディスクの速度を変化させた場合、入力クロックの周波数の変化に対し節点Ｄの電位が適切なタイミングで追従するのが困難になってくる。

本発明は、係る事由に鑑みてなされたものであり、その目的は、高速の光ディスク装置に用いられるイコライザの周波数特性を安定化させることに寄与できる周波数電流変換回路、及びそれを備え、復調されるデジタルデータの誤りを低減させることができるイコライザ及び光ディスク装置を提供することにある。

上記課題を解決するために、請求項１に係る周波数電流変換回路は、入力クロックの周波数に対応する出力電流を生成する周波数電流変換回路であって、出力基準電流により充電し、入力クロックの変化点から所定期間強制的に放電する第１のコンデンサを有し、それに生じる電圧を基準電圧と比較する比較回路と、比較回路の出力に応じて充電と放電が行われる第２のコンデンサを有し、それに生じる電圧を出力する充放電回路と、充放電回路の出力電圧を前記所定期間以内に取り込み保持するサンプルホールド回路と、この保持された電圧を出力基準電流及びそれに比例する出力電流に変換する電圧電流変換回路と、を備えてなることを特徴とする。

請求項２に係る周波数電流変換回路は、請求項１に記載の周波数電流変換回路において、前記所定期間を入力クロックのいずれかのレベルの期間とし、その期間は前記第２のコンデンサに充電も放電も行われないようにしたことを特徴とする。

請求項３に係るイコライザは、請求項１又は２に記載の周波数電流変換回路と、この周波数電流変換回路の出力電流により周波数特性が制御されるフィルタ回路と、を備えてなることを特徴とする。

請求項４に係る光ディスク装置は、請求項３に記載のイコライザを備え、このイコライザが、光ディスクからのＲＦ信号の高域周波数成分を補正することを特徴とする。

本発明の周波数電流変換回路は、充放電回路と電圧電流変換回路との間に、第１のコンデンサを強制的に放電する所定期間以内に充放電回路の出力電圧を取り込み保持するサンプルホールド回路を設けることにより、脈流のない出力電流を得ることができ、よって高速の光ディスク装置に用いられるイコライザの周波数特性を安定化させることに寄与できる。また、本発明のイコライザは、この周波数電流変換回路を備えることにより、高速動作でも周波数特性を安定化させることができる。また、本発明の光ディスク装置は、このイコライザを備えることにより、高速動作でも復調されるデジタルデータの誤りを低減させることができる。

以下、本発明の実施形態である周波数電流変換回路について説明する。図１は周波数電流変換回路５０の回路図、図２はその各節点、すなわち後述の入力端子ＣＬＫの入力クロック、節点Ａ乃至Ｆの電圧の波形図であり、後述のトランジスタ７４の出力基準電流Ｉ_０が３通りの大きさの場合を（１）、（２）、（３）に示している。周波数電流変換回路５０は、入力クロックの周波数に対応する出力電流を生成するものであり、トランジスタ７４の出力基準電流Ｉ_０により充電し、入力クロックのハイレベル期間、すなわち入力クロックの変化点から所定期間、強制的に放電する第１のコンデンサ６１を有し、それに生じる電圧を基準電圧Ｖ_ＲＥＦと比較する比較回路５１と、比較回路５１の出力に応じて充電と放電が行われる第２のコンデンサ６８を有し、それに生じる電圧を出力する充放電回路５２と、充放電回路５２の出力電圧を入力クロックのハイレベル期間以内、すなわち入力クロックの変化点から上記所定期間以内に取り込み保持するサンプルホールド回路５３と、この保持された電圧を後述のトランジスタ７５乃至８４の出力電流ＮＩ_０及びトランジスタ７４の出力基準電流Ｉ_０に変換する電圧電流変換回路５４と、入力クロックの変化点である立ち上がりエッジに同期した短い幅のパルス信号を生成してサンプルホールド回路５３の取り込みを制御するエッジ検出回路５５と、を備える。これらの具体的な回路構成を以下に示す。

比較回路５１は、ゲートに入力クロックを入力し、ソースが接地されたＮＭＯＳ型のトランジスタ６０と、これと並列に設けられたコンデンサ６１と、それ（節点Ａ）に生じる電圧を非反転入力端子に、基準電圧Ｖ_ＲＥＦを反転入力端子に入力し、それらを比較してハイレベル又はローレベルの信号を節点Ｂに出力する比較器６２と、から構成される。入力クロックがハイレベルならば、コンデンサ６１は強制的に放電し、節点Ａは接地電位となる。その後、入力クロックがローレベルになると、後述のトランジスタ７４の出力基準電流Ｉ_０によりコンデンサ６１は充電されて節点Ａの電位は直線的に上昇する。すなわち、節点Ａの電位をＶ_Ａ、時間をｔ、コンデンサ６１の容量値をＣとすると、
Ｖ_Ａ＝Ｉ_Ｏ×ｔ／Ｃ・・・（１）
となる。この電位は、再度入力クロックがハイレベルになるまで上昇する。ここで、節点Ａの電位が基準電圧Ｖ_ＲＥＦに至るまでは節点Ｂはローレベルであり、基準電圧Ｖ_ＲＥＦを超えると節点Ｂはハイレベルになる。

充放電回路５２は、電源電圧Ｖ_ＣＣ側の定電流源６４と、これと同じ電流値の接地電位側の定電流源６５と、それらの間に設けられ互いに接続された電源電圧Ｖ_ＣＣ側のスイッチ６６及び接地電位側のスイッチ６７と、スイッチ６６と６７の接続線上（節点Ｄ）に一端が接続され、他端が接地されたコンデンサ６８と、から構成される。スイッチ６６の制御端は節点Ｂのレベルと入力クロックを入力するＮＯＲ回路６３の出力（節点Ｃ）に接続され、スイッチ６７の制御端は節点Ｂに接続される。スイッチ６６及び６７は、制御端にハイレベルを入力するとオンし、ローレベルを入力するとオフする。従って、節点Ｂがローレベルならばスイッチ６７はオフし、そのとき入力クロックがローレベルならばスイッチ６６はオンするので、コンデンサ６８は充電され、節点Ｄの電位は直線的に上昇する。節点Ｂがローレベルで入力クロックがハイレベルならばスイッチ６６とスイッチ６７は共にオフするので節点Ｄの電位は保持される。そして、節点Ｂがハイレベルならばスイッチ６６はオフし、スイッチ６７はオンするので、コンデンサ６８は放電され、節点Ｄの電位は直線的に下降する。

サンプルホールド回路５３は、節点Ｄと後述するＮＭＯＳ型のトランジスタ７１のゲート（節点Ｆ）の間を導通・非道通させるべくオン・オフするスイッチ６９と、節点Ｆと接地電位の間に設けられたコンデンサ７０と、から構成される。スイッチ６９は、その制御端がエッジ検出回路５５の出力（節点Ｅ）に接続され、節点Ｅがハイレベルならばオンし、ローレベルならばオフする。スイッチ６９がオンすると節点Ｄの電位は節点Ｆに伝達され、オフすると直前の電位を保持する。なお、コンデンサ７０の容量値はコンデンサ６８の容量値に比べて小さく、スイッチ６９がオフの間に電位を保持できる程度の大きさである。また、後述するように節点Ｄの電位が確実に保持されているときにスイッチ６９をオンさせるために、エッジ検出回路５５は、立ち上がりエッジから僅かに遅れてパルス信号を出力する。

電圧電流変換回路５４は、ゲートに節点Ｄの電位を入力するＮＭＯＳ型のトランジスタ７１と、このソースに一端が接続され他端が接地された抵抗７２と、トランジスタ７１のドレインにドレインとゲートが接続され、ソースが電源電圧Ｖ_ＣＣに接続されたＰＭＯＳ型のトランジスタ７３と、これとカレントミラー回路を構成するＰＭＯＳ型のトランジスタ７４乃至８４と、から構成される。トランジスタ７４のドレインは節点Ａに接続され、トランジスタ７５乃至８４のドレインは、出力端子ＯＵＴ０乃至ＯＵＴ９に接続される。トランジスタ７１のソースは、そのしきい値電圧分だけ節点Ｆの電位から下がった電位であり、抵抗７２にはその電位を抵抗値で割った電流が流れる。この電流がトランジスタ７３に流れ、それにトランジスタ７３とトランジスタ７４とのサイズ比を掛けた出力基準電流Ｉ_Ｏがトランジスタ７４に流れる。また、トランジスタ７４とトランジスタ７５乃至８４とのサイズ比をＮとすると、トランジスタ７４の出力基準電流Ｉ_Ｏに比例するＮ倍の電流、すなわちＮＩ_Ｏの電流がそれぞれの出力電流としてトランジスタ７５乃至８４に流れる。

次に、初期のトランジスタ７４の出力基準電流Ｉ_０が、入力クロックの周波数に対応する電流よりも小さい場合、すなわち図２の（１）に示す場合の動作を説明する。出力基準電流Ｉ_０が非常に小さい場合は、入力クロックがローレベルになると節点Ａの電位は直線的に上昇するが、基準電圧Ｖ_ＲＥＦに至らない。従って、節点Ｂはローレベルのままであり、コンデンサ６８は充電のみが起こり放電は起こらず、節点Ｄの電位は上昇する。入力クロックがハイレベルになると、節点Ｄの電位は保持され、その電位が節点Ｅのパルス信号により節点Ｆに伝達される。そして、節点Ｆの電位の上昇に伴ってトランジスタ７４の出力基準電流Ｉ_０が増加する。こうして出力基準電流Ｉ_０が次第に増加して来ると、節点Ａの電位の上昇角度も次第に大きくなり基準電圧Ｖ_ＲＥＦに至るようになる。そうすると、節点Ｂは短い期間ハイレベルになり、コンデンサ６８はその期間放電を起こし、節点Ｄの電位はその期間下降する。しかし、その期間は短いので、節点Ｄの電位は全体として上昇を続け、トランジスタ７４の出力基準電流Ｉ_０も増加を続ける。

トランジスタ７４の出力基準電流Ｉ_０が増加し、図２の（２）に示す場合のように、入力クロックがローレベルの期間において、節点Ｂのハイレベルの期間がローレベルの期間と等しくなると、コンデンサ６８の充電と放電の量が等しくなり、節点Ｄの電位は全体として上昇も下降もしない、すなわち定常の脈流電圧となる。入力クロックがハイレベルになると、節点Ｄの電位は保持され、その電位が節点Ｅのパルス信号により節点Ｆに伝達される。従って、節点Ｆの電位は一定の電位となり、それに伴って、トランジスタ７４の出力基準電流Ｉ_０も一定になる。すなわち、入力クロックの周波数をｆとすると、そのローレベルの期間は１／２ｆとなるから上記（１）式のｔにこの値を代入し、Ｖ_Ａに２Ｖ_ＲＥＦを代入すると、
２Ｖ_ＲＥＦ＝Ｉ_Ｏ×１／（２ｆ×Ｃ）・・・（２）
となり、これを変形して、
Ｉ_Ｏ＝４Ｖ_ＲＥＦ×ｆ×Ｃ・・・（３）
となる。こうして、入力クロックの周波数に対応する出力基準電流Ｉ_Ｏがトランジスタ７４に流れ、そのＮ倍の電流ＮＩ_Ｏがトランジスタ７５乃至８４に出力電流として流れるのである。

逆に、初期のトランジスタ７４の出力基準電流Ｉ_０が、入力クロックの周波数に対応する電流よりも大きい場合、すなわち図２の（３）に示す場合には、入力クロックがローレベルになると節点Ａの電位は急激に上昇し基準電圧Ｖ_ＲＥＦを超える。そうすると、入力クロックがローレベルの期間において、節点Ｂのローレベルの期間は短く、ハイレベルの期間は長い。従って、コンデンサ６８の充電期間は放電期間よりも短いので、節点Ｄの電位は全体として下降する。入力クロックがハイレベルになると、節点Ｄの電位は保持され、その電位が節点Ｅのパルス信号により節点Ｆに伝達される。そして、節点Ｆの電位の上昇に伴って、トランジスタ７４の出力基準電流Ｉ_０も下降を続ける。そして、前述と同様に、入力クロックがローレベルの期間において、節点Ｂのハイレベルの期間がローレベルの期間と等しくなり、入力クロックの周波数に対応する一定の電流がトランジスタ７４に流れ、そのＮ倍の電流がトランジスタ７５乃至８４に流れることになる。

このように、この周波数電流変換回路５０は、入力クロックに対応した脈流のない一定電流を得ることができる。なお、入力端子ＣＬＫにインバータを介在させ、入力クロックの上記ハイレベルの期間とローレベルの期間を逆にできるのは勿論である。また、この周波数電流変換回路５０は、入力クロックがハイレベルの期間を節点Ｄの電位が保持される期間とし、その期間内でエッジ検出回路５５の出力パルス信号により節点Ｄの電位を取り込み保持することにより、確実に脈流のない一定電流を得ることができるが、その節点Ｄの電位が保持される期間を設けないことも可能である。例えば、回路構成として、従来の周波数電流変換回路１５０の充放電回路１５２と電圧電流変換回路１５４との間に、エッジ検出回路１５５が出力するパルス信号により制御されるサンプルホールド回路５３を設けることも可能である。ただし、その場合、出力電流は、若干シフトし、またパルス信号の幅は温度等の依存性があるために、温度等に従って若干変動することになる。

そして、図３に示すＣＤ、ＤＶＤ等の光ディスク装置１を構成するイコライザ１２において、図５に示すフィルタ回路２０を制御する周波数電流変換回路２１として用いることにより、この周波数電流変換回路５０はイコライザ１２の周波数特性を安定化させることに寄与できる。その結果、光ディスク装置１の高速動作においても復調されるデジタルデータの誤りを低減することが可能となる。

本発明の実施形態に係る周波数電流変換回路を示す回路図。同上の各部波形図。光ディスク装置のブロック図。イコライザの入出力信号波形図。イコライザの回路図。従来の周波数電流変換回路を示す回路図。同上の各部波形図。

符号の説明

１光ディスク装置
１２イコライザ
２０フィルタ回路
２１、５０周波数電流変換回路
５１比較回路
５２充放電回路
５３サンプルホールド回路
５４電圧電流変換回路
５５エッジ検出回路
６１第１のコンデンサ
６８第２のコンデンサ
ＣＬＫ周波数電流変換回路の入力端子
ＯＵＴ０乃至９周波数電流変換回路の出力端子
Ｉ_０出力基準電流

Claims

入力クロックの周波数に対応する出力電流を生成する周波数電流変換回路であって、
出力基準電流により充電し、入力クロックの変化点から所定期間強制的に放電する第１のコンデンサを有し、それに生じる電圧を基準電圧と比較する比較回路と、
比較回路の出力に応じて充電と放電が行われる第２のコンデンサを有し、それに生じる電圧を出力する充放電回路と、
充放電回路の出力電圧を前記所定期間以内に取り込み保持するサンプルホールド回路と、
この保持された電圧を出力基準電流及びそれに比例する出力電流に変換する電圧電流変換回路と、
を備えてなることを特徴とする周波数電流変換回路。
請求項１に記載の周波数電流変換回路において、
前記所定期間を入力クロックのいずれかのレベルの期間とし、
その期間は前記第２のコンデンサに充電も放電も行われないようにしたことを特徴とする周波数電流変換回路。
請求項１又は２に記載の周波数電流変換回路と、
この周波数電流変換回路の出力電流により周波数特性が制御されるフィルタ回路と、
を備えてなることを特徴とするイコライザ。
請求項３に記載のイコライザを備え、
このイコライザが、光ディスクからのＲＦ信号の高域周波数成分を補正することを特徴とする光ディスク装置。