KR101048019B1 - 고속 단일 칩 씨모스 광수신기 - Google Patents

고속 단일 칩 씨모스 광수신기 Download PDF

Info

Publication number
KR101048019B1
KR101048019B1 KR1020090075011A KR20090075011A KR101048019B1 KR 101048019 B1 KR101048019 B1 KR 101048019B1 KR 1020090075011 A KR1020090075011 A KR 1020090075011A KR 20090075011 A KR20090075011 A KR 20090075011A KR 101048019 B1 KR101048019 B1 KR 101048019B1
Authority
KR
South Korea
Prior art keywords
equalizer
photo detector
amplifier
output signal
limiting
Prior art date
Application number
KR1020090075011A
Other languages
English (en)
Other versions
KR20110017514A (ko
Inventor
한건희
이동명
박성민
한정원
Original Assignee
이화여자대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이화여자대학교 산학협력단 filed Critical 이화여자대학교 산학협력단
Priority to KR1020090075011A priority Critical patent/KR101048019B1/ko
Publication of KR20110017514A publication Critical patent/KR20110017514A/ko
Application granted granted Critical
Publication of KR101048019B1 publication Critical patent/KR101048019B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/697—Arrangements for reducing noise and distortion
    • H04B10/6971—Arrangements for reducing noise and distortion using equalisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/67—Optical arrangements in the receiver
    • H04B10/671—Optical arrangements in the receiver for controlling the input optical signal
    • H04B10/672—Optical arrangements in the receiver for controlling the input optical signal for controlling the power of the input optical signal
    • H04B10/673—Optical arrangements in the receiver for controlling the input optical signal for controlling the power of the input optical signal using an optical preamplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/691—Arrangements for optimizing the photodetector in the receiver
    • H04B10/6911—Photodiode bias control, e.g. for compensating temperature variations

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)
  • Optical Communication System (AREA)

Abstract

고속 단일 칩 씨모스 광수신기가 개시된다. 본 발명에 따른 단일 칩 씨모스 광수신기는, 광신호를 전류로 변환하는 포토 디텍터; 상기 포토 디텍터의 출력 전류를 전압으로 변환 및 증폭하는 트랜스임피던스 증폭기; 상기 트랜스임피던스 증폭기의 출력 신호를 입력받는 2차의 등화기로서, 상기 트랜스임피던스 증폭기에 의해 정의되는 대역폭을 확장하는 제1 등화기와 상기 포토 디텍터에 의해 정의되는 대역폭을 확장하는 제2 등화기; 및 상기 2차의 등화기의 출력 신호를 증폭하고 제한하는 제한 증폭 회로를 포함하는 것을 특징으로 한다. 이러한 본 발명에 의하면 공정의 변화 없이 표준 씨모스 공정을 이용하여 구현된 포토 디텍터를 이용하여 고속의 단일 칩 광 수신기를 구현할 수 있다.
Figure R1020090075011
씨모스 광수신기,

Description

고속 단일 칩 씨모스 광수신기{High-speed single-chip CMOS optical receiver}
본 발명은 씨모스(CMOS) 광수신기에 관한 것으로, 보다 상세하게는 표준 씨모스 공정을 이용하여 구현되는 단일 칩 광수신기에 관한 것이다.
최근 인터넷이 급격하게 발달하면서 많은 양의 데이터를 고속으로 전송 가능하게 하는 전송매체가 필요하게 되었다. 따라서 먼 거리까지 많은 양의 데이터를 전송할 수 있고 손실률이 낮은 광섬유를 이용한 광통신 시스템이 주목을 받고 있다.
표준 씨모스 공정을 이용하여 구현되는 단일 칩 광수신기는 멀티 칩 구조에 비해 비용면에서 비교 우위를 점함으로써 단거리 광통신 시스템에서 각광받고 있다.
도 1은 종래의 단일 칩 광수신기의 블록도를 나타낸다.
도시된 단일 칩 광수신기는, 입력되는 광신호를 전류로 변환하는 포토 디텍터(10)와, 포토 디텍터(10)로부터의 출력 전류를 전압으로 변환 및 증폭하는 트랜스임피던스 증폭기(20)와, 트랜스임피던스 증폭기(20)로부터의 출력을 증폭하고 제 한하여 작은 신호 레벨을 로직 레벨로 키워 주는 제한 증폭 회로(30)와, 외부 인터페이스(예컨대, 50옴 부하)와 상응하는 출력 신호를 발생하는 출력 버퍼(40)와, 제한 증폭 회로(30)의 오프셋을 제거하기 위해 제한 증폭 회로(30)의 출력을 입력으로 피드백하는 오프셋 제거 회로(40)를 포함하여 이루어진다.
이러한 종래의 단일 칩 광수신기의 경우, 일반적으로 표준 씨모스 공정을 이용하여 구현되는 포토 디텍터(10)의 대역폭이 작기 때문에 전체 광수신기의 고속 동작이 어려워 고속 통신 시스템에의 응용이 제한되고 있다.
단일 칩 씨모스 광 수신기의 속도를 높이기 위한 노력들은 대부분 고속의 포토 디텍터를 구현하는데 초점이 맞추어져 있다. 하지만 이러한 노력들은 대부분 공정의 변화를 필요로 하기 때문에 비용 절감 차원에 바람직하지 않다. 또한, 표준 씨모스 공정을 이용하여 구현된 포토 디텍터는 도핑이나 온도변화에 따라 그 특성이 변화하게 된다.
본 발명이 이루고자 하는 기술적 과제는 공정의 변화 없이 표준 씨모스 공정을 이용하여 구현된 포토 디텍터를 이용하여 고속의 단일 칩 광 수신기를 구현하는 데 있다. 또한, 도핑이나 온도변화에 따른 포토 디텍터의 특성 변화를 적응적으로 보상할 수 있는 고속의 단일 칩 광 수신기를 구현하는 데 있다.
상기 기술적 과제를 해결하기 위하여 본 발명에 따른 단일 칩 씨모스 광수신 기는, 광신호를 전류로 변환하는 포토 디텍터; 상기 포토 디텍터의 출력 전류를 전압으로 변환 및 증폭하는 트랜스임피던스 증폭기; 상기 트랜스임피던스 증폭기의 출력 신호를 입력받는 2차의 등화기로서, 상기 트랜스임피던스 증폭기에 의해 정의되는 대역폭을 확장하는 제1 등화기와 상기 포토 디텍터에 의해 정의되는 대역폭을 확장하는 제2 등화기; 및 상기 2차의 등화기의 출력 신호를 증폭하고 제한하는 제한 증폭 회로를 포함하는 것을 특징으로 한다.
여기서, 상기 제1 등화기와 상기 제2 등화기는 서로 다른 영 주파수를 가지는 것이 바람직하다.
또한, 상기 제1 등화기와 상기 제2 등화기의 영 주파수는 각각 상기 트랜스임피던스 및 상기 포토 디텍터의 극 주파수와 일치하는 것이 바람직하다.
상기 기술적 과제를 해결하기 위하여 본 발명에 따른 단일 칩 씨모스 광수신기는, 광신호를 전류로 변환하는 포토 디텍터; 상기 포토 디텍터의 출력 전류를 전압으로 변환 및 증폭하는 트랜스임피던스 증폭기; 상기 트랜스임피던스 증폭기의 출력 신호를 입력받는 2차의 등화기로서, 상기 트랜스임피던스 증폭기에 의해 정의되는 대역폭을 확장하는 제1 등화기와 상기 포토 디텍터에 의해 정의되는 대역폭을 확장하는 제2 등화기; 상기 2차의 등화기의 출력 신호를 증폭하고 제한하는 제한 증폭 회로; 및 상기 포토 디텍터의 특성 변화에 따라 적응적으로 상기 제2 등화기의 주파수 특성을 조절하는 등화기 조절부를 포함하고, 상기 제2 등화기는 상기 등화기 조절부의 조절에 따라 주파수 특성이 변화하는 것을 특징으로 한다.
여기서, 상기 등화기 조절부는, 상기 제한 증폭 회로로부터의 두 신호를 이 용하여 상기 제2 등화기의 주파수 특성을 조절하기 위한 제어 신호를 생성할 수 있다.
이때, 상기 제한 증폭 회로는, 상기 2차의 등화기로부터의 출력 신호를 증폭하는 메인 증폭기와, 상기 메인 증폭기의 출력 신호를 일정 레벨로 제한하는 제한 증폭기로 이루어지고, 상기 두 신호는 상기 메인 증폭기의 출력 신호와 상기 제한 증폭기의 출력 신호일 수 있다.
또한, 상기 등화기 조절부는 클럭 데이터 복원 회로로부터 복원된 신호를 이용하여 상기 제2 등화기의 주파수 특성을 조절하기 위한 제어 신호를 생성할 수 있다.
또한, 상기 제2 등화기는, 상기 제어 신호에 따라서 영 주파수가 변화할 수 있다.
상기된 본 발명에 의하면, 공정의 변화 없이 표준 씨모스 공정을 이용하여 구현된 포토 디텍터를 이용하여 고속의 단일 칩 광 수신기를 구현할 수 있다. 또한, 도핑이나 온도변화에 따른 포토 디텍터의 특성 변화를 적응적으로 보상할 수 있는 고속의 단일 칩 광 수신기를 구현할 수 있다.
이하에서는 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 이하 설명 및 첨부된 도면들에서 실질적으로 동일한 구성요소들은 각각 동일한 부호들로 나타냄으로써 중복 설명을 생략하기로 한다. 또한 본 발명을 설명함에 있어 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략하기로 한다.
도 2는 본 발명의 일 실시예에 따른 단일 칩 광수신기의 블록도를 나타낸다. 본 실시예에 따른 단일 칩 광수신기는 입력되는 광신호를 전류로 변환하는 포토 디텍터(100)와, 포토 디텍터(100)의 출력 전류를 전압으로 변환 및 증폭하는 트랜스임피던스 증폭기(200)와, 트랜스임피던스 증폭기(200)의 출력 신호를 입력받는 2차의 등화기(300, 400)와, 2차의 등화기(300, 400)의 출력 신호를 증폭하고 제한하는 제한 증폭 회로(500)와, 제한 증폭 회로(500)의 오프셋을 제거하기 위해 제한 증폭 회로(500)의 출력을 2차의 등화기(300, 400)의 입력으로 피드백하는 오프셋 제거 회로(700)와, 외부 인터페이스(예컨대, 50옴 부하)와 상응하는 출력 신호를 발생하는 출력 버퍼(600)를 포함하여 이루어진다. 2차의 등화기는 제1 등화기(300)와 제2 등화기(400)가 캐스캐이드 연결된 형태로 이루어지며, 제1 등화기(300)는 트랜스임피던스 증폭기(200)에 의해 정의되는 대역폭을 확장하는 역할을 하고, 제2 등화기(400)는 포토 디텍터(100)에 의해 정의되는 대역폭을 확장하는 역할을 한다. 제1 등화기(300)와 제2 등화기(400)의 순서는 바뀔 수 있다.
도 3은 본 발명의 바람직한 일 실시예에 따른 제1 등화기(300) 및 제2 등화 기(400)의 주파수 특성 나타내는 도면이다.
도 3을 참조하면, 일반적으로 포토 디텍터(100)와 트랜스임피던스 증폭기(200)의 주파수 특성은 서로 다른 극(pole) 주파수를 가지며, 포토 디텍터(100)가 트랜스임피던스 증폭기(200)보다 대역폭이 작아서 더 작은 극 주파수를 가진다. 또한, 트랜스임피던스 증폭기(200)의 대역폭 역시 포토 디텍터(100) 자체의 큰 기생 커패시턴스에 의해 제한된다.
본 실시예에서, 제1 등화기(300)와 제2 등화기(400)는 서로 다른 영 주파수를 가지고, 제1 등화기(300)의 영(zero) 주파수는 트랜스임피던스 증폭기(200)의 극(pole) 주파수와 일치하며, 제2 등화기(400)의 영 주파수는 포토 디텍터(100)의 극 주파수와 일치한다. 따라서 제1 등화기(300)는 트랜스임피던스 증폭기(200) 출력 신호의 고주파 성분을 증폭시켜 트랜스임피던스 증폭기(200)에 의해 정의되는 대역폭을 확장시키게 되고, 제2 등화기(400)는 포토 디텍터(100) 출력 신호의 고주파 성분을 증폭시켜 포토 디텍터(100)에 의해 정의되는 대역폭을 확장시키게 된다. 그리하여 전체 광수신기의 대역폭은 포토 디텍터(100), 트랜스임피던스 증폭기(200), 제1 등화기(300) 및 제2 등화기(400)의 주파수 특성이 결합되어 대역폭이 확장되는 바, 전체 광수신기는 고속 동작이 가능하게 된다.
도 4는 본 발명의 다른 실시예에 따른 단일 칩 광수신기의 블록도를 나타낸다. 포토 디텍터(100)의 기생 커패시턴스는 도핑이나 온도에 큰 영향을 받지 않으므로 트랜스임피던스 증폭기(200)의 주파수 특성은 그에 민감하지 않은 반면, 포토 디텍터(100) 고유의 주파수 특성은 도핑과 온도에 민감하다.
본 실시예에 따른 단일 칩 광수신기는 도 2에 도시된 실시예와 비교할 때, 제한 증폭 회로(500)로부터의 두 신호를 이용하여, 도핑이나 온도 변화에 따른 포토 디텍터(100)의 특성 변화에 따라 적응적으로 제2 등화기(401)의 주파수 특성을 조절하는 등화기 조절부(800)를 추가적으로 포함하고, 제2 등화기(401)는 등화기 조절부(800)의 조절에 따라 주파수 특성이 변화한다. 본 실시예 역시 제1 등화기(300)와 제2 등화기(401)의 순서는 바뀔 수 있다. 즉, 등화기 조절부(800)의 조절에 따라 주파수 특성이 변화하는 제2 등화기(401)가 제1 등화기(300)의 앞단에 놓여질 수 있다.
도 5는 도 4에 도시된 실시예의 제한 증폭 회로(500), 등화기 조절부(800), 제2 등화기(401)의 구체적인 구성을 나타내는 블록도이다.
도 5를 참조하면, 제한 증폭 회로(500)는 제2 등화기(401)로부터의 출력 신호를 증폭하여 레벨을 키워주는, 선형 증폭기인 메인 증폭기(510)와, 메인 증폭기(510)의 출력 신호를 일정 레벨로 제한하는 제한 증폭기(520)로 이루어진다.
등화기 조절부(800)는 제한 증폭 회로(500)로부터의 상기 두 신호로서, 메인 증폭기(510)의 출력 신호(VA)와 제한 증폭기(520)의 출력 신호(VD)를 검출하고, 출력 신호(VA)와 출력 신호(VD)의 고주파 파워의 차이를 적분함으로써 제2 등화기(401)의 주파수 특성을 조절하기 위한 제어 신호(Vctrl)를 생성한다. 제2 등화기(401)의 영 주파수가 도핑과 온도에 따라 변화하는 포토 디텍터(100)의 극 주파수와 일치되도록 하기 위해, 제2 등화기(401)는 제어 신호(Vctrl)에 따라 영 주파수 와 고주파 이득이 조절되는 특성을 가지도록 구현된다. 제2 등화기(401)의 이러한 특성은 예컨대 가변 커패시터를 이용하여 영 주파수를 조절함으로써 구현 가능하다.
따라서 제2 등화기(401)는 포토 디텍터(100)의 특성 변화에 따라 적응적으로 포토 디텍터(100) 출력 신호의 고주파 성분을 증폭시켜 포토 디텍터(100)에 의해 정의되는 대역폭을 확장시키게 된다.
등화기 조절부(800)는 구체적으로, 출력 신호(VA)를 입력받아 필터링하는 제1 고역 통과 필터(811)와, 출력 신호(VD)를 입력받아 필터링하는 제2 고역 통과 필터(812)와, 제1 고역 통과 필터(811)의 출력으로부터 파워를 검출하는 제1 파워 검출부(821)와, 제2 고역 통과 필터(812)의 출력으로부터 파워를 검출하는 제2 파워 검출부(822)와, 검출된 고주파 파워(PA)와 고주파 파워(PD)의 차이를 계산하는 가산기(830)와, 가산기(830)의 출력을 적분하여 제어 신호(Vctrl)를 생성하는 적분기(840)를 포함하여 이루어진다.
도 6은 상술한 등화기 조절부(800)의 동작을 나타내는 타이밍도이다. 도 6을 참조하면, 고주파 파워(PA)가 고주파 파워(PD)보다 작은 경우, 적분기(840)는 제어 신호(Vctrl)를 증가시킨다. 반대로 고주파 파워(PA)가 고주파 파워(PD)보다 큰 경우, 적분기(840)는 전압 제어 신호(Vctrl)를 감소시킨다. 고주파 파워(PA)가 고주파 파워(PD)와 같은 경우, 제어 신호(Vctrl)는 소정의 일정한 레벨을 갖는다. 이는 제2 등 화기(401)의 고주파 전압 이득이 최적의 상태임을 의미한다.
본 실시예는 제2 등화기(401)가 제어 신호(Vctrl)에 비례하여 고주파 이득이 증가(즉, 영 주파수가 증가)하는 특성을 가지는 경우에 해당하는 것으로서, 이와 반대의 특성, 즉 제2 등화기(401)가 제어 신호(Vctrl)에 반비례하여 고주파 이득이 증가하는 특성을 가지는 경우에 등화기 조절부(800)는 고주파 파워(PA)가 고주파 파워(PD)보다 작은 경우, 적분기(840)는 제어 신호(Vctrl)를 감소시키고, 고주파 파워(PA)가 고주파 파워(PD)보다 큰 경우, 전압 제어 신호(Vctrl)를 증가시키도록 설계될 수 있다.
한편, 등화기 조절부(800)가 제2 등화기(401)의 주파수 특성을 조절하기 위한 제어 신호(Vctrl)를 생성하는 방법에 관하여 상술한 설명은 예시적인 것으로 이해되어야 할 것이다. 예를 들어, 고주파 파워의 비교가 아닌 전체 신호의 파워를 비교하여 제어 신호를 생성할 수도 있고, 기준이 되는 신호로 제한 증폭 회로(500)의 신호가 아닌 클럭 데이터 복원 회로(미도시)로부터 복원된 신호를 이용하는 등 다양한 방법이 적용될 수 있다. 이와 같이 등화기 조절부(800)가 제어 신호(Vctrl)를 생성하는 방법은 경우에 따라서 다른 방법이 적용될 수 있다.
도 7은 본 발명의 바람직한 일 실시예에 따른 등화기 조절부(800)의 동작과 제1 등화기(300) 및 제2 등화기(401)의 주파수 특성을 나타내는 도면이다.
도 7을 참조하면, 트랜스임피던스 증폭기(200)의 주파수 특성은 변화가 없으 나, 포토 디텍터(100)의 주파수 특성은 도핑이나 온도 변화로 인해 극 주파수가 변화하는 모습이 나타나 있다. 도시된 바와 같이, 제2 등화기(401)의 주파수 특성은 등화기 조절부(800)의 제어 신호(Vctrl)에 따라서 적응적으로 영 주파수가 포토 디텍터(100)의 극 주파수와 일치되도록 한다. 따라서 제1 등화기(300)는 트랜스임피던스 증폭기(200) 출력 신호의 고주파 성분을 증폭시켜 트랜스임피던스 증폭기(200)에 의해 정의되는 대역폭을 확장시키게 되고, 제2 등화기(401)는 도핑이나 온도 변화에 따라 주파수 특성이 변화하는 포토 디텍터(100) 출력 신호의 고주파 성분을 증폭시켜 포토 디텍터(100)에 의해 정의되는 대역폭을 적응적으로 확장시키게 된다. 그리하여 도핑이나 온도 변화에 적응적으로 전체 광수신기의 대역폭은 포토 디텍터(100), 트랜스임피던스 증폭기(200), 제1 등화기(300) 및 제2 등화기(401)의 주파수 특성이 결합되어 대역폭이 확장되는 바, 전체 광수신기는 고속 동작이 가능하게 된다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1은 종래의 단일 칩 광수신기의 블록도를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 단일 칩 광수신기의 블록도를 나타낸다.
도 3은 본 발명의 바람직한 일 실시예에 따른 제1 등화기(300) 및 제2 등화기(400)의 주파수 특성 나타내는 도면이다.
도 4는 본 발명의 다른 실시예에 따른 단일 칩 광수신기의 블록도를 나타낸다.
도 5는 도 4에 도시된 실시예의 제한 증폭 회로(500), 등화기 조절부(800), 제2 등화기(401)의 구체적인 구성을 나타내는 블록도이다.
도 6은 등화기 조절부(800)의 동작을 나타내는 타이밍도이다.
도 7은 본 발명의 바람직한 일 실시예에 따른 등화기 조절부(800)의 동작과 제1 등화기(300) 및 제2 등화기(401)의 주파수 특성을 나타내는 도면이다.

Claims (8)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 단일 칩 씨모스 광수신기에 있어서,
    광신호를 전류로 변환하는 포토 디텍터;
    상기 포토 디텍터의 출력 전류를 전압으로 변환 및 증폭하는 트랜스임피던스 증폭기;
    상기 트랜스임피던스 증폭기의 출력 신호를 입력받는 2차의 등화기로서, 상기 트랜스임피던스 증폭기에 의해 정의되는 대역폭을 확장하는 제1 등화기와 상기 포토 디텍터에 의해 정의되는 대역폭을 확장하는 제2 등화기;
    상기 2차의 등화기의 출력 신호를 증폭하고 제한하는 제한 증폭 회로로서, 상기 2차의 등화기로부터의 출력 신호를 증폭하는 메인 증폭기와, 상기 메인 증폭기의 출력 신호를 일정 레벨로 제한하는 제한 증폭기로 이루어지는 제한 증폭 회로; 및
    상기 포토 디텍터의 특성 변화에 따라 적응적으로 상기 제2 등화기의 주파수 특성을 조절하는 등화기 조절부를 포함하고,
    상기 제2 등화기는 상기 등화기 조절부의 조절에 따라 주파수 특성이 변화하며,
    상기 등화기 조절부는, 상기 제한 증폭 회로로부터의 상기 메인 증폭기의 출력 신호와 상기 제한 증폭기의 출력 신호를 이용하여 상기 제2 등화기의 주파수 특성을 조절하기 위한 제어 신호를 생성하는 것을 특징으로 하는 씨모스 광수신기.
  7. 단일 칩 씨모스 광수신기에 있어서,
    광신호를 전류로 변환하는 포토 디텍터;
    상기 포토 디텍터의 출력 전류를 전압으로 변환 및 증폭하는 트랜스임피던스 증폭기;
    상기 트랜스임피던스 증폭기의 출력 신호를 입력받는 2차의 등화기로서, 상기 트랜스임피던스 증폭기에 의해 정의되는 대역폭을 확장하는 제1 등화기와 상기 포토 디텍터에 의해 정의되는 대역폭을 확장하는 제2 등화기;
    상기 2차의 등화기의 출력 신호를 증폭하고 제한하는 제한 증폭 회로; 및
    상기 포토 디텍터의 특성 변화에 따라 적응적으로 상기 제2 등화기의 주파수 특성을 조절하는 등화기 조절부를 포함하고,
    상기 제2 등화기는 상기 등화기 조절부의 조절에 따라 주파수 특성이 변화하며,
    상기 등화기 조절부는 클럭 데이터 복원 회로로부터 복원된 신호를 이용하여 상기 제2 등화기의 주파수 특성을 조절하기 위한 제어 신호를 생성하는 것을 특징으로 하는 씨모스 광수신기.
  8. 제6항 내지 제7항 중 어느 한 항에 있어서,
    상기 제2 등화기는, 상기 제어 신호에 따라서 영 주파수가 변화하는 것을 특징으로 하는 씨모스 광수신기.
KR1020090075011A 2009-08-14 2009-08-14 고속 단일 칩 씨모스 광수신기 KR101048019B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090075011A KR101048019B1 (ko) 2009-08-14 2009-08-14 고속 단일 칩 씨모스 광수신기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090075011A KR101048019B1 (ko) 2009-08-14 2009-08-14 고속 단일 칩 씨모스 광수신기

Publications (2)

Publication Number Publication Date
KR20110017514A KR20110017514A (ko) 2011-02-22
KR101048019B1 true KR101048019B1 (ko) 2011-07-13

Family

ID=43775484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090075011A KR101048019B1 (ko) 2009-08-14 2009-08-14 고속 단일 칩 씨모스 광수신기

Country Status (1)

Country Link
KR (1) KR101048019B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102832992B (zh) * 2011-06-13 2015-11-18 北京大学 一种基于标准cmos工艺全集成光电转换接收机
US8977139B2 (en) * 2012-10-29 2015-03-10 Finisar Corporation Integrated circuits in optical receivers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005875A (ja) * 2005-06-21 2007-01-11 Mitsubishi Electric Corp 前置増幅器
JP2007060548A (ja) * 2005-08-26 2007-03-08 Sumitomo Electric Ind Ltd 光受信装置および自動利得制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005875A (ja) * 2005-06-21 2007-01-11 Mitsubishi Electric Corp 前置増幅器
JP2007060548A (ja) * 2005-08-26 2007-03-08 Sumitomo Electric Ind Ltd 光受信装置および自動利得制御方法

Also Published As

Publication number Publication date
KR20110017514A (ko) 2011-02-22

Similar Documents

Publication Publication Date Title
JP5165792B2 (ja) 高利得増幅器と等化回路とを用いた高感度光受信機
US8879927B2 (en) Optical receiver based on a decision feedback equalizer
US9025971B2 (en) Optical receiving circuit
US9191123B2 (en) Integrated circuits in optical receivers
JP4864431B2 (ja) 光リンクの帯域幅を改善する方法およびシステム
WO2009055035A2 (en) High sensitivity two-stage amplifier
KR20160057890A (ko) 고속 신호 세기 검출기 및 이를 이용한 버스트 모드 트랜스 임피던스 증폭기
KR100445910B1 (ko) 광신호 세기의 변동에 관계없이 최적의 수신 성능을 갖는광신호 수신장치 및 그 방법
US7436882B2 (en) Decision feedback equalizer and clock and data recovery circuit for high speed applications
US20200235823A1 (en) Optical receiver with a cascode front end
JP2006081141A (ja) 光受信器
KR101048019B1 (ko) 고속 단일 칩 씨모스 광수신기
CN111983588B (zh) 一种自适应反馈控制装置、方法
JP2005287019A (ja) 光ファイバ通信リンク用の低電力低ジッタ光受信器
US8085839B2 (en) Adaptive equalization system and method having a lock-up-free quantized feedback DC restoration circuit
EP1545044B1 (en) Decision feedback equalizer and clock and data recovery circuit for high-speed applications
CA2482803C (en) Systems and methods for compensating for signal transients
KR101054388B1 (ko) 광수신기용 트랜스임피던스 증폭기
JP6131771B2 (ja) 高速ブロードバンド信号用の低周波数等化器回路
JP2007005875A (ja) 前置増幅器
JPH02206261A (ja) 光入力断検出回路
KR101470578B1 (ko) 광 수신 장치
JPS6373723A (ja) 光受信回路
KR101087247B1 (ko) 애벌런치 광 검출기를 갖는 광 수신기 및 그것의 동작 방법
KR20130076061A (ko) 단일 출력 증폭기 및 이를 포함하는 적외선 리모콘 수신기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180703

Year of fee payment: 8