JPH09205466A - シンボル判定装置 - Google Patents
シンボル判定装置Info
- Publication number
- JPH09205466A JPH09205466A JP8034421A JP3442196A JPH09205466A JP H09205466 A JPH09205466 A JP H09205466A JP 8034421 A JP8034421 A JP 8034421A JP 3442196 A JP3442196 A JP 3442196A JP H09205466 A JPH09205466 A JP H09205466A
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- threshold value
- received
- control
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 伝送路品質の低下等により受信シンボルに劣
化が発生しても、ノイズマージンの減少等による受信品
質の低下を招くことがないシンボル判定装置を提供す
る。 【解決手段】 受信機の同期合わせを目的に送られてく
るシンボル同期部のシンボルに係る受信シンボルが、そ
の時点の伝送状態を反映するものになっている点に着
し、シンボル情報抽出部１で、シンボル同期部の受信シ
ンボルを抽出して、しきい値形成部２に与え、しきい値
形成部２でこの受信シンボルのレベルに基づいてしきい
値を形成し、これをシンボル判定部４に与え、このシン
ボル判定部４で、上記しきい値を用いてシンボル判定を
するようにした。
化が発生しても、ノイズマージンの減少等による受信品
質の低下を招くことがないシンボル判定装置を提供す
る。 【解決手段】 受信機の同期合わせを目的に送られてく
るシンボル同期部のシンボルに係る受信シンボルが、そ
の時点の伝送状態を反映するものになっている点に着
し、シンボル情報抽出部１で、シンボル同期部の受信シ
ンボルを抽出して、しきい値形成部２に与え、しきい値
形成部２でこの受信シンボルのレベルに基づいてしきい
値を形成し、これをシンボル判定部４に与え、このシン
ボル判定部４で、上記しきい値を用いてシンボル判定を
するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル無線通信シ
ステムの受信機に設けられ、受信ディジタル変調波を復
調して得られた受信シンボルのシンボル値を判定するシ
ンボル判定装置に関する。
ステムの受信機に設けられ、受信ディジタル変調波を復
調して得られた受信シンボルのシンボル値を判定するシ
ンボル判定装置に関する。
【０００２】
【従来の技術】従来のディジタル無線通信システムの受
信機（例えばページャー等）に設けられ、復調によって
得られた受信シンボルのシンボル値を判定するシンボル
判定装置は、予じめ当該シンボル判定装置に固定的に設
定されているしきい値に基づいてシンボル判定を行なう
ものであった。例えば、４値ディジタル変調を用いた場
合を例として説明すると、この場合、単位パルスすなわ
ちシンボルとしては、図６の（ａ）に示すような４種の
ものが考えられるが、この４種のシンボル（すなわちシ
ンボル値が＋１、＋１／３、−１／３、−１のシンボ
ル）で構成される送信信号が送信され、その受信信号か
ら形成されるアイパターンは同図の（ｂ）に示すような
ものとなり、このような受信信号（すなわち受信シンボ
ル）から送信されてきた上記シンボルのシンボル値を判
定する場合には、上記図６の（ｂ）に示すように、予じ
めシンボル判定装置に固定的に設定されている３種のし
きい値、例えば＋２／３、０、−２／３と受信シンボル
のレベルを比較することにより行なわれていた。例え
ば、受信シンボルのレベルがしきい値＋２／３より大き
いときは、そのシンボル値は１であると判定し、また受
信シンボルのレベルがしきい値０より小さく、しきい値
−２／３より大きいときは、そのシンボル値は−１／３
であると判定するのである。
信機（例えばページャー等）に設けられ、復調によって
得られた受信シンボルのシンボル値を判定するシンボル
判定装置は、予じめ当該シンボル判定装置に固定的に設
定されているしきい値に基づいてシンボル判定を行なう
ものであった。例えば、４値ディジタル変調を用いた場
合を例として説明すると、この場合、単位パルスすなわ
ちシンボルとしては、図６の（ａ）に示すような４種の
ものが考えられるが、この４種のシンボル（すなわちシ
ンボル値が＋１、＋１／３、−１／３、−１のシンボ
ル）で構成される送信信号が送信され、その受信信号か
ら形成されるアイパターンは同図の（ｂ）に示すような
ものとなり、このような受信信号（すなわち受信シンボ
ル）から送信されてきた上記シンボルのシンボル値を判
定する場合には、上記図６の（ｂ）に示すように、予じ
めシンボル判定装置に固定的に設定されている３種のし
きい値、例えば＋２／３、０、−２／３と受信シンボル
のレベルを比較することにより行なわれていた。例え
ば、受信シンボルのレベルがしきい値＋２／３より大き
いときは、そのシンボル値は１であると判定し、また受
信シンボルのレベルがしきい値０より小さく、しきい値
−２／３より大きいときは、そのシンボル値は−１／３
であると判定するのである。
【０００３】
【発明が解決しようとする課題】しかし、上記のような
従来のシンボル判定装置、すなわち予じめ当該シンボル
判定装置に固定的に設定されているしきい値と受信シン
ボルのレベルとを比較することによってシンボル値を判
定する装置では、伝送路品質の低下によるひずみやフェ
ージィングにより、図７の（ａ）に示すように受信シン
ボルすなわちアイパターンの最大振幅が狭くなったり、
或いは同図の（ｂ）に示すように基準値にずれが発生し
た場合には、シンボル値に対してしきい値にかたよりが
生じるためノイズマージンが少なくなり受信品質の低下
を招き、極端な場合は、ノイズの有無に拘わらず正確な
シンボル判断ができなくなる。
従来のシンボル判定装置、すなわち予じめ当該シンボル
判定装置に固定的に設定されているしきい値と受信シン
ボルのレベルとを比較することによってシンボル値を判
定する装置では、伝送路品質の低下によるひずみやフェ
ージィングにより、図７の（ａ）に示すように受信シン
ボルすなわちアイパターンの最大振幅が狭くなったり、
或いは同図の（ｂ）に示すように基準値にずれが発生し
た場合には、シンボル値に対してしきい値にかたよりが
生じるためノイズマージンが少なくなり受信品質の低下
を招き、極端な場合は、ノイズの有無に拘わらず正確な
シンボル判断ができなくなる。
【０００４】本発明は上述のような事情に鑑みてなされ
たものであり、伝送路品質の低下等により受信シンボル
に劣化が発生しても、ノイズマージンの減少等による受
信品質の低下を招くことがないシンボル判定装置の提供
を目的とする。
たものであり、伝送路品質の低下等により受信シンボル
に劣化が発生しても、ノイズマージンの減少等による受
信品質の低下を招くことがないシンボル判定装置の提供
を目的とする。
【０００５】
【課題を解決するための手段】本発明は、上記目的を達
成するために、送信信号フレーム内には、送信情報等が
配されているデータ部以外に、送信信号と受信機との間
の位相合わせに用いられるシンボル情報が配されている
シンボル同期部をも備えられているディジタル無線通信
システムの受信機に設けられるシンボル判定装置を以下
のように構成した。
成するために、送信信号フレーム内には、送信情報等が
配されているデータ部以外に、送信信号と受信機との間
の位相合わせに用いられるシンボル情報が配されている
シンボル同期部をも備えられているディジタル無線通信
システムの受信機に設けられるシンボル判定装置を以下
のように構成した。
【０００６】すなわち、後述の制御部の制御の下に、受
信波を復調した上でディジタル化して得られた受信デー
タから、上記シンボル同期部に配されているシンボル情
報を抽出して、この抽出したシンボル情報を送出するシ
ンボル情報抽出部と、後述の制御部の制御の下に、上記
シンボル情報抽出部から送出されてきたシンボル情報を
取込み、このシンボル情報の受信レベルを利用して、受
信シンボルのシンボル値を判定するためのしきい値を形
成し、形成したしきい値を送出するしきい値形成部と、
後述の制御部の制御下に、上記受信データおよび上記し
きい値形成部からのしきい値を取込み、当該受信データ
における上記データ部の受信シンボルのシンボル値を判
定するシンボル判定部と、上記受信データを入力し、当
該受信データに基づき、上記シンボル情報抽出部、しき
い値形成部およびシンボル判定部の各動作タイミングを
得て、これら各部に制御信号を送って制御する制御部と
を備える構成とした。
信波を復調した上でディジタル化して得られた受信デー
タから、上記シンボル同期部に配されているシンボル情
報を抽出して、この抽出したシンボル情報を送出するシ
ンボル情報抽出部と、後述の制御部の制御の下に、上記
シンボル情報抽出部から送出されてきたシンボル情報を
取込み、このシンボル情報の受信レベルを利用して、受
信シンボルのシンボル値を判定するためのしきい値を形
成し、形成したしきい値を送出するしきい値形成部と、
後述の制御部の制御下に、上記受信データおよび上記し
きい値形成部からのしきい値を取込み、当該受信データ
における上記データ部の受信シンボルのシンボル値を判
定するシンボル判定部と、上記受信データを入力し、当
該受信データに基づき、上記シンボル情報抽出部、しき
い値形成部およびシンボル判定部の各動作タイミングを
得て、これら各部に制御信号を送って制御する制御部と
を備える構成とした。
【０００７】
【発明の実施の形態】以下、図面に示す発明の実施の形
態により、本発明を具体的に説明する。なお、当該実施
の形態は、４値ディジタル変調を利用する無線通信シス
テムの受信機に設けられるものであり、上記４値はそれ
ぞれ前述の図６の（ａ）に示す４種のパルスすなわちシ
ンボルで表わされる。また上記受信機は、上記４種のシ
ンボルで変調された変調波を受信して、これを復調して
得られた受信シンボルをディジタル化し、このディジタ
ル化した受信シンボルでシンボル判断等を行う。このデ
ィジタル化に際しては、各受信シンボルを８ビットの２
進数で表わすが、この場合、理想的な伝送状態における
シンボル値＋１の受信シンボルのレベルを１１１１１１
１１（すなわち１０進数の２５５）とし、また同状態に
おけるシンボル値−１の受信シンボルのレベルを０００
０００００（すなわち１０進数の０）として、これらを
基準とし、対象とする受信シンボルをそのレベルに応じ
た８ビットの２進数で表わす。
態により、本発明を具体的に説明する。なお、当該実施
の形態は、４値ディジタル変調を利用する無線通信シス
テムの受信機に設けられるものであり、上記４値はそれ
ぞれ前述の図６の（ａ）に示す４種のパルスすなわちシ
ンボルで表わされる。また上記受信機は、上記４種のシ
ンボルで変調された変調波を受信して、これを復調して
得られた受信シンボルをディジタル化し、このディジタ
ル化した受信シンボルでシンボル判断等を行う。このデ
ィジタル化に際しては、各受信シンボルを８ビットの２
進数で表わすが、この場合、理想的な伝送状態における
シンボル値＋１の受信シンボルのレベルを１１１１１１
１１（すなわち１０進数の２５５）とし、また同状態に
おけるシンボル値−１の受信シンボルのレベルを０００
０００００（すなわち１０進数の０）として、これらを
基準とし、対象とする受信シンボルをそのレベルに応じ
た８ビットの２進数で表わす。
【０００８】図１は、上記実施の形態の回路構成を示す
ものである。同図において、シンボル情報抽出部１は、
受信シンボルをディジタル化して得られた前記８ビット
データである受信データを入力し、後述の制御部３の制
御の下に、この受信データから後に詳述するシンボル情
報を抽出し、抽出したこのシンボル情報をしきい値形成
部２に送出する回路部である。しきい値形成部２は、具
体的には、後述の図２に示すような回路構成となってお
り、制御部３よりの制御信号ａ、ｂ、ｃを受けて、上記
シンボル情報抽出部１から送られてきたシンボル情報を
利用して、受信シンボルのシンボル値（上述のように＋
１、＋１／３、−１／３、−１の４種のシンボル値）を
判定するのに用いる３種のしきい値（以下、しきい値Ｓ
１、Ｓ２、Ｓ３という）を、順次形成して、形成したし
きい値をシンボル判定部４に与える回路部である。シン
ボル判定部４は、制御部３の制御を受けて、上記受信デ
ータおよびしきい値形成部２からのしきい値Ｓ１、Ｓ２
およびＳ３を入力し、これらのしきい値を用いて受信デ
ータ中のデータ部を構成する受信シンボルのシンボル値
を判断する回路である。制御部３は受信データを入力
し、これに基づき上記シンボル情報抽出部１、しきい値
形成部２およびシンボル判定部４に制御信号を送り、こ
れら３個の回路部を制御する回路部である。
ものである。同図において、シンボル情報抽出部１は、
受信シンボルをディジタル化して得られた前記８ビット
データである受信データを入力し、後述の制御部３の制
御の下に、この受信データから後に詳述するシンボル情
報を抽出し、抽出したこのシンボル情報をしきい値形成
部２に送出する回路部である。しきい値形成部２は、具
体的には、後述の図２に示すような回路構成となってお
り、制御部３よりの制御信号ａ、ｂ、ｃを受けて、上記
シンボル情報抽出部１から送られてきたシンボル情報を
利用して、受信シンボルのシンボル値（上述のように＋
１、＋１／３、−１／３、−１の４種のシンボル値）を
判定するのに用いる３種のしきい値（以下、しきい値Ｓ
１、Ｓ２、Ｓ３という）を、順次形成して、形成したし
きい値をシンボル判定部４に与える回路部である。シン
ボル判定部４は、制御部３の制御を受けて、上記受信デ
ータおよびしきい値形成部２からのしきい値Ｓ１、Ｓ２
およびＳ３を入力し、これらのしきい値を用いて受信デ
ータ中のデータ部を構成する受信シンボルのシンボル値
を判断する回路である。制御部３は受信データを入力
し、これに基づき上記シンボル情報抽出部１、しきい値
形成部２およびシンボル判定部４に制御信号を送り、こ
れら３個の回路部を制御する回路部である。
【０００９】図２は、上記図１に示されているしきい値
形成部２の回路構成を示すものである。平均化器５は前
記制御部３からの制御信号ａを受けて、前記シンボル情
報抽出部１からのシンボル情報（前述のように８ビット
データとなっている）を８ビットパラレルデータバスを
介して入力端子Ｂに入力し、これと後述の１１ビットパ
ラレルデータバスを介して入力端子Ａに与えられる１１
ビットデータとを加算し、加算結果（１１ビットデータ
となる）を出力端子Ｑよりこれに接続している１１ビッ
トパラレルデータバスに出力する回路である。なお、こ
の平均化器５の出力端子Ｑから出力された上記加算結果
は上記１１ビットパラレルデータバスを介して上記入力
端子Ａに与えられ、また上記１１ビットで表わされる加
算結果の上位８ビットは、８ビットパラレルデータバス
を介して取出されてしきい値Ｓ１となる。
形成部２の回路構成を示すものである。平均化器５は前
記制御部３からの制御信号ａを受けて、前記シンボル情
報抽出部１からのシンボル情報（前述のように８ビット
データとなっている）を８ビットパラレルデータバスを
介して入力端子Ｂに入力し、これと後述の１１ビットパ
ラレルデータバスを介して入力端子Ａに与えられる１１
ビットデータとを加算し、加算結果（１１ビットデータ
となる）を出力端子Ｑよりこれに接続している１１ビッ
トパラレルデータバスに出力する回路である。なお、こ
の平均化器５の出力端子Ｑから出力された上記加算結果
は上記１１ビットパラレルデータバスを介して上記入力
端子Ａに与えられ、また上記１１ビットで表わされる加
算結果の上位８ビットは、８ビットパラレルデータバス
を介して取出されてしきい値Ｓ１となる。
【００１０】比較器６は、入力端子Ａに上記８ビットデ
ータであるしきい値Ｓ１を入力すると共に、入力端子Ｂ
に上記シンボル情報を入力し、両入力データを比較し、
入力端子Ａに入力したしきい値Ｓ１の方が大きいときに
ハイレベルの信号を送出する回路である。セレクタ７
は、上記比較器６からの信号がローレベルになっている
ときに入力端子Ａに与えられている上記シンボル情報を
出力端子Ｑより送出し、その他のときには０が８個続く
８ビットデータ（すなわち入力端子Ｂが接続されている
アースのレベルを示すデータ）を出力端子Ｑより送出す
る回路である。セレクタ８は上記比較器６からの信号が
ハイレベルになっているときに入力端子Ａに与えられて
いる上記シンボル情報を出力端子Ｑより送出し、その他
のときには０が８個続く８ビットデータを出力端子Ｑよ
り送出する回路である。
ータであるしきい値Ｓ１を入力すると共に、入力端子Ｂ
に上記シンボル情報を入力し、両入力データを比較し、
入力端子Ａに入力したしきい値Ｓ１の方が大きいときに
ハイレベルの信号を送出する回路である。セレクタ７
は、上記比較器６からの信号がローレベルになっている
ときに入力端子Ａに与えられている上記シンボル情報を
出力端子Ｑより送出し、その他のときには０が８個続く
８ビットデータ（すなわち入力端子Ｂが接続されている
アースのレベルを示すデータ）を出力端子Ｑより送出す
る回路である。セレクタ８は上記比較器６からの信号が
ハイレベルになっているときに入力端子Ａに与えられて
いる上記シンボル情報を出力端子Ｑより送出し、その他
のときには０が８個続く８ビットデータを出力端子Ｑよ
り送出する回路である。
【００１１】平均化器９は、前記制御部３からの制御信
号ｂを受けて、上記セレクタ７から８ビットパラレルデ
ータバスを介して入力端子Ｂに与えられている８ビット
データと、１０ビットパラレルデータバスを介して入力
端子Ａに与えられている１０ビットデータとを加算し、
加算結果を１０ビットデータとして出力端子Ｑより出力
し、１０ビットパラレルデータバスを介して上記入力端
子Ａに与える回路である。なお、この平均化器９の出力
端子Ｑからの１０ビットデータの上位８ビットは８ビッ
トパラレルデータバスを介して取出されてしきい値Ｓ２
となる。平均化器１０は、前記制御部３からの制御信号
ｃを受けて、上記セレクタ８から８ビットパラレルデー
タバスを介して入力端子Ｂに与えられている８ビットデ
ータと、１０ビットパラレルデータバスを介して入力端
子Ａに与えられている１０ビットデータとを加算し、加
算結果を１０ビットデータとして出力端子Ｑより出力
し、１０ビットパラレルデータバスを介して上記入力端
子Ａに与える回路である。なお、上記平均化器１０の出
力端子Ｑからの１０ビットデータの上位８ビットは８ビ
ットパラレルデータバスを介して取出されてしきい値Ｓ
３となる。
号ｂを受けて、上記セレクタ７から８ビットパラレルデ
ータバスを介して入力端子Ｂに与えられている８ビット
データと、１０ビットパラレルデータバスを介して入力
端子Ａに与えられている１０ビットデータとを加算し、
加算結果を１０ビットデータとして出力端子Ｑより出力
し、１０ビットパラレルデータバスを介して上記入力端
子Ａに与える回路である。なお、この平均化器９の出力
端子Ｑからの１０ビットデータの上位８ビットは８ビッ
トパラレルデータバスを介して取出されてしきい値Ｓ２
となる。平均化器１０は、前記制御部３からの制御信号
ｃを受けて、上記セレクタ８から８ビットパラレルデー
タバスを介して入力端子Ｂに与えられている８ビットデ
ータと、１０ビットパラレルデータバスを介して入力端
子Ａに与えられている１０ビットデータとを加算し、加
算結果を１０ビットデータとして出力端子Ｑより出力
し、１０ビットパラレルデータバスを介して上記入力端
子Ａに与える回路である。なお、上記平均化器１０の出
力端子Ｑからの１０ビットデータの上位８ビットは８ビ
ットパラレルデータバスを介して取出されてしきい値Ｓ
３となる。
【００１２】図３は、上記の如く構成された実施の形態
が配設される受信機を用いるディジタル無線通信システ
ムの送信信号構成を示すものである。すなわち送信信号
の１つのフレームは、予じめ定められている複数のビッ
トレイトのいずれで送信するかの情報を送るビット同期
部と、送信する各シンボルと受信機との間の同期をとる
ためのシンボル情報を送るシンボル同期部と、受信側を
指定するアドレスや送信情報等を送るデータ部からな
り、上記シンボル同期部のシンボル情報は、シンボル値
が＋１と−１のシンボルが交互に８個続くシンボル情報
１とシンボル値が＋１、＋１／３、−１／３、−１の各
シンボルがそれぞれ２回ずつ現われるシンボル情報２と
からなる。
が配設される受信機を用いるディジタル無線通信システ
ムの送信信号構成を示すものである。すなわち送信信号
の１つのフレームは、予じめ定められている複数のビッ
トレイトのいずれで送信するかの情報を送るビット同期
部と、送信する各シンボルと受信機との間の同期をとる
ためのシンボル情報を送るシンボル同期部と、受信側を
指定するアドレスや送信情報等を送るデータ部からな
り、上記シンボル同期部のシンボル情報は、シンボル値
が＋１と−１のシンボルが交互に８個続くシンボル情報
１とシンボル値が＋１、＋１／３、−１／３、−１の各
シンボルがそれぞれ２回ずつ現われるシンボル情報２と
からなる。
【００１３】次に、上記実施の形態の動作を説明する。
図１に示す制御部３は、受信データを入力し、図３に示
すシンボル同期部が送られてくるタイミングを検出し、
そのタイミングに制御信号をシンボル情報抽出部１に与
える。シンボル情報抽出部１はこの制御信号を受けて、
上記受信データから前記シンボル情報１および２を抽出
して、これらをしきい値形成部２に送出する。以後、制
御部３はしきい値形成部２に制御信号ａ、ｂ、ｃを、順
次、送るが、しきい値形成部２では、これらの制御信号
を受けてシンボル情報抽出部１からのシンボル情報を順
次、入力し、以下のような動作が実行される。このしき
い値形成部２の動作を、しきい値形成部２の回路構成を
示す図２、動作過程（すなわちしきい値形成過程）のタ
イムチャートを示す図４およびこのしきい値形成過程を
２進数で示した図５を用いて説明する。なお、このしき
い値形成部２におけるしきい値形成は、２進数の処理に
より行なわれるが、上記図４は、このしきい値形成過程
を分かり易く示すため２進数を１０進数に変換してグラ
フ表示をしたものである。またこの図４の（ａ）に示す
ように、説明の便宜のために、以下においてはシンボル
情報の各シンボルに番号を付け、例えばシンボル情報１
の最初のシンボルはシンボルＮｏ．１のシンボル、シン
ボル情報２の２番目のシンボルはシンボルＮｏ．１０の
シンボルといった具合に記す。
図１に示す制御部３は、受信データを入力し、図３に示
すシンボル同期部が送られてくるタイミングを検出し、
そのタイミングに制御信号をシンボル情報抽出部１に与
える。シンボル情報抽出部１はこの制御信号を受けて、
上記受信データから前記シンボル情報１および２を抽出
して、これらをしきい値形成部２に送出する。以後、制
御部３はしきい値形成部２に制御信号ａ、ｂ、ｃを、順
次、送るが、しきい値形成部２では、これらの制御信号
を受けてシンボル情報抽出部１からのシンボル情報を順
次、入力し、以下のような動作が実行される。このしき
い値形成部２の動作を、しきい値形成部２の回路構成を
示す図２、動作過程（すなわちしきい値形成過程）のタ
イムチャートを示す図４およびこのしきい値形成過程を
２進数で示した図５を用いて説明する。なお、このしき
い値形成部２におけるしきい値形成は、２進数の処理に
より行なわれるが、上記図４は、このしきい値形成過程
を分かり易く示すため２進数を１０進数に変換してグラ
フ表示をしたものである。またこの図４の（ａ）に示す
ように、説明の便宜のために、以下においてはシンボル
情報の各シンボルに番号を付け、例えばシンボル情報１
の最初のシンボルはシンボルＮｏ．１のシンボル、シン
ボル情報２の２番目のシンボルはシンボルＮｏ．１０の
シンボルといった具合に記す。
【００１４】先ず、上記しきい値形成部２に上記シンボ
ルＮｏ．１のシンボルが送られてくる直前に、このしき
い値形成部２へ制御部３から制御信号ａが送られてき
て、図２に示す平均化器５が動作状態となる。然る後、
このしきい値形成部２にはシンボルＮｏ．１のシンボル
が送られてきて、これは平均化器５の入力端子Ｂ、比較
器６の入力端子Ｂ、セレクタ７の入力端子Ａおよびセレ
クタ８のＡに与えられる。この際、動作状態にある平均
化器５では、図５に示すように、入力端子Ｂに入力した
シンボルＮｏ．１のシンボルである８ビット２進数１１
１１１１１１と入力端子Ａに与えられる１１ビット２進
数０００００００００００とを加算し、和である１１ビ
ット２進数０００１１１１１１１１が出力端子Ｑから出
力され、このうちの上位８ビットである８ビット２進数
０００１１１１１がしきい値Ｓ１として出力され、また
上記出力端子Ｑから出力されている１１ビット２進数
は、次のシンボルＮｏ．２のシンボルに対する処理に備
えて入力端子Ａに戻される。また、次のシンボルＮｏ．
２のシンボルである８ビット２進数００００００００が
平均化器５の入力端子Ｂに送られてきたときは、この平
均化器５は送られてきた８ビット２進数と上記入力端子
Ａに戻されている１１ビット２進数０００１１１１１１
１１を加算し、その和である１１ビット２進数０００１
１１１１１１１を出力端子Ｑから出力し、そのうちの上
位８ビットである８ビット２進数０００１１１１１がし
きい値Ｓ１として出力され、また上記１１ビット２進数
は、次の処理に備えて入力端子Ａに戻される。以下、シ
ンボルＮｏ．３、４、５、６、７、８の各シンボルが上
記平均化器５に送られてきた場合にも同様の処理動作が
行なわれ、図４に示すようにシンボル値が＋１のシンボ
ルが送られてくる度にしきい値Ｓ１は大きな値となり、
最終的には、このしきい値Ｓ１は８ビット２進数０１１
１１１１１すなわちシンボルＮｏ．１〜８までのシンボ
ルの平均値（シンボル値０に相当）となる。なお、図５
において、シンボル値が１のシンボル（すなわちシンボ
ルＮｏ．１、３、５…のシンボル）が全て１１１１１１
１１で、シンボル値が−１のシンボル（すなわちシンボ
ルＮｏ．２、４、６、…のシンボル）が全て０００００
０００とはなっておらず、下位の桁で変化しているもの
があるが、これは伝送状態が理想的でなく、受信シンボ
ルが理想的伝送路状態におけるものからずれていること
を示している（このような状態でこそ、本発明の効果が
発揮できるのである）。
ルＮｏ．１のシンボルが送られてくる直前に、このしき
い値形成部２へ制御部３から制御信号ａが送られてき
て、図２に示す平均化器５が動作状態となる。然る後、
このしきい値形成部２にはシンボルＮｏ．１のシンボル
が送られてきて、これは平均化器５の入力端子Ｂ、比較
器６の入力端子Ｂ、セレクタ７の入力端子Ａおよびセレ
クタ８のＡに与えられる。この際、動作状態にある平均
化器５では、図５に示すように、入力端子Ｂに入力した
シンボルＮｏ．１のシンボルである８ビット２進数１１
１１１１１１と入力端子Ａに与えられる１１ビット２進
数０００００００００００とを加算し、和である１１ビ
ット２進数０００１１１１１１１１が出力端子Ｑから出
力され、このうちの上位８ビットである８ビット２進数
０００１１１１１がしきい値Ｓ１として出力され、また
上記出力端子Ｑから出力されている１１ビット２進数
は、次のシンボルＮｏ．２のシンボルに対する処理に備
えて入力端子Ａに戻される。また、次のシンボルＮｏ．
２のシンボルである８ビット２進数００００００００が
平均化器５の入力端子Ｂに送られてきたときは、この平
均化器５は送られてきた８ビット２進数と上記入力端子
Ａに戻されている１１ビット２進数０００１１１１１１
１１を加算し、その和である１１ビット２進数０００１
１１１１１１１を出力端子Ｑから出力し、そのうちの上
位８ビットである８ビット２進数０００１１１１１がし
きい値Ｓ１として出力され、また上記１１ビット２進数
は、次の処理に備えて入力端子Ａに戻される。以下、シ
ンボルＮｏ．３、４、５、６、７、８の各シンボルが上
記平均化器５に送られてきた場合にも同様の処理動作が
行なわれ、図４に示すようにシンボル値が＋１のシンボ
ルが送られてくる度にしきい値Ｓ１は大きな値となり、
最終的には、このしきい値Ｓ１は８ビット２進数０１１
１１１１１すなわちシンボルＮｏ．１〜８までのシンボ
ルの平均値（シンボル値０に相当）となる。なお、図５
において、シンボル値が１のシンボル（すなわちシンボ
ルＮｏ．１、３、５…のシンボル）が全て１１１１１１
１１で、シンボル値が−１のシンボル（すなわちシンボ
ルＮｏ．２、４、６、…のシンボル）が全て０００００
０００とはなっておらず、下位の桁で変化しているもの
があるが、これは伝送状態が理想的でなく、受信シンボ
ルが理想的伝送路状態におけるものからずれていること
を示している（このような状態でこそ、本発明の効果が
発揮できるのである）。
【００１５】上記シンボルＮｏ．１〜８のシンボルが、
このしきい値形成部２に送られてきている間は、図２の
比較器６からは、ハイレベルとローレベルの信号が交互
に出力され（この比較器６の入力端子ＢにシンボルＮ
ｏ．１、３、５、７のシンボルが送られてくるタイミン
グにはローレベルの信号、シンボルＮｏ．２、４、６、
８のシンボルが送られてくるタイミングには、ハイレベ
ルの信号が出力される）、セレクタ７およびセレクタ８
は、それらの入力端子Ａに与えられたシンボルを交互に
それらの出力端子Ｑより出力し平均化器９又は１０の入
力端子Ｂに与えるが、このときは、制御信号ｂおよびｃ
が共に送られてきていないので、平均化器９および１０
は動作せず、しきい値Ｓ２およびＳ３は、００００００
００に固定される（図４の（ｂ）および図５参照）。
このしきい値形成部２に送られてきている間は、図２の
比較器６からは、ハイレベルとローレベルの信号が交互
に出力され（この比較器６の入力端子ＢにシンボルＮ
ｏ．１、３、５、７のシンボルが送られてくるタイミン
グにはローレベルの信号、シンボルＮｏ．２、４、６、
８のシンボルが送られてくるタイミングには、ハイレベ
ルの信号が出力される）、セレクタ７およびセレクタ８
は、それらの入力端子Ａに与えられたシンボルを交互に
それらの出力端子Ｑより出力し平均化器９又は１０の入
力端子Ｂに与えるが、このときは、制御信号ｂおよびｃ
が共に送られてきていないので、平均化器９および１０
は動作せず、しきい値Ｓ２およびＳ３は、００００００
００に固定される（図４の（ｂ）および図５参照）。
【００１６】上記のようにして、シンボルＮｏ．１〜８
までのシンボルが送られてきて、しきい値Ｓ１がシンボ
ル値０に相当する８ビットの２進数０１１１１１１１と
なった後には、上記制御信号ａは送られてこなくなり平
均化器５の動作は停止し、代って、制御信号ｂおよびｃ
が送られてきて平均化器９および１０が動作状態とな
る。そして、シンボルＮｏ．９のシンボル１０１０１０
０１（図５参照）が送られてきたときには、比較器６
は、入力端子Ｂに与えられたこのシンボルＮｏ．９のシ
ンボル１０１０１００１と入力端子Ａに与えられた上記
しきい値Ｓ１すなわち０１１１１１１１とを比較し、前
者の方が大きいことを検出してローレベルの信号を出
し、当該シンボルＮｏ．９のシンボル１０１０１００１
は、セレクタ７を経て平均化器９の入力端子Ｂに与えら
れる。平均化器９は、入力端子Ｂに与えられたシンボル
１０１０１００１と入力端子Ａに与えられている１０ビ
ット２進数００００００００００とを加算し、その和で
ある１０ビット２進数００１０１０１００１を出力端子
Ｑから出力する。そしてこの１０ビット２進数の上位８
ビットからなる００１０１０１０をしきい値Ｓ２として
出力するが、上記１０ビット２進数は、次の処理に備え
入力端子Ａに戻される。以下、しきい値Ｓ１よりも大き
いシンボルＮｏ．１０、１１のシンボルが送られてきた
ときも、概ね上記同様の動作がなされる。この間、セレ
クタ８からは、この入力端子Ｂに与えられている８ビッ
ト２進数００００００００が出力端子Ｑから出力される
ので、平均化器１０からの出力は、１０ビット２進数０
０００００００となりしきい値Ｓ３は８ビット２進数０
０００００００となる（図４の（ｂ）および図５参
照）。
までのシンボルが送られてきて、しきい値Ｓ１がシンボ
ル値０に相当する８ビットの２進数０１１１１１１１と
なった後には、上記制御信号ａは送られてこなくなり平
均化器５の動作は停止し、代って、制御信号ｂおよびｃ
が送られてきて平均化器９および１０が動作状態とな
る。そして、シンボルＮｏ．９のシンボル１０１０１０
０１（図５参照）が送られてきたときには、比較器６
は、入力端子Ｂに与えられたこのシンボルＮｏ．９のシ
ンボル１０１０１００１と入力端子Ａに与えられた上記
しきい値Ｓ１すなわち０１１１１１１１とを比較し、前
者の方が大きいことを検出してローレベルの信号を出
し、当該シンボルＮｏ．９のシンボル１０１０１００１
は、セレクタ７を経て平均化器９の入力端子Ｂに与えら
れる。平均化器９は、入力端子Ｂに与えられたシンボル
１０１０１００１と入力端子Ａに与えられている１０ビ
ット２進数００００００００００とを加算し、その和で
ある１０ビット２進数００１０１０１００１を出力端子
Ｑから出力する。そしてこの１０ビット２進数の上位８
ビットからなる００１０１０１０をしきい値Ｓ２として
出力するが、上記１０ビット２進数は、次の処理に備え
入力端子Ａに戻される。以下、しきい値Ｓ１よりも大き
いシンボルＮｏ．１０、１１のシンボルが送られてきた
ときも、概ね上記同様の動作がなされる。この間、セレ
クタ８からは、この入力端子Ｂに与えられている８ビッ
ト２進数００００００００が出力端子Ｑから出力される
ので、平均化器１０からの出力は、１０ビット２進数０
０００００００となりしきい値Ｓ３は８ビット２進数０
０００００００となる（図４の（ｂ）および図５参
照）。
【００１７】上記の動作の後、シンボルＮｏ．１２のシ
ンボルである８ビット２進数０１０１００１１が送られ
てきたときは、これが、上記しきい値Ｓ１より小さいの
で、この８ビット２進数０１０１００１１は、セレクタ
８を経て、平均化器１０に送られ、平均化器１０におけ
る加算処理の対象となり、この場合の和の上位８ビット
はしきい値Ｓ３として出力される（図５参照）。なおこ
のとき、セレクタ７から平均化器９へはセレクタ７の入
力端子Ｂに与えられている８ビット２進数００００００
００が与えられ、しきい値Ｓ２は変化しない（図４の
（ｂ）および図５参照）。
ンボルである８ビット２進数０１０１００１１が送られ
てきたときは、これが、上記しきい値Ｓ１より小さいの
で、この８ビット２進数０１０１００１１は、セレクタ
８を経て、平均化器１０に送られ、平均化器１０におけ
る加算処理の対象となり、この場合の和の上位８ビット
はしきい値Ｓ３として出力される（図５参照）。なおこ
のとき、セレクタ７から平均化器９へはセレクタ７の入
力端子Ｂに与えられている８ビット２進数００００００
００が与えられ、しきい値Ｓ２は変化しない（図４の
（ｂ）および図５参照）。
【００１８】次に、シンボルＮｏ．１３のシンボルであ
る１１１１１１００が送られてきたときは、これがしき
い値Ｓ１より大きいので、前記シンボルＮｏ．９〜１１
のシンボルが送られてきたときと同様にして、平均化器
９で加算処理が行なわれしきい値Ｓ２が更新され、この
しきい値Ｓ２はシンボルＮｏ．９〜１１および１３のシ
ンボルの平均値すなわちシンボル値＋２／３に相当する
ものとなる。
る１１１１１１００が送られてきたときは、これがしき
い値Ｓ１より大きいので、前記シンボルＮｏ．９〜１１
のシンボルが送られてきたときと同様にして、平均化器
９で加算処理が行なわれしきい値Ｓ２が更新され、この
しきい値Ｓ２はシンボルＮｏ．９〜１１および１３のシ
ンボルの平均値すなわちシンボル値＋２／３に相当する
ものとなる。
【００１９】また、シンボルＮｏ．１４〜１６の各シン
ボルが送られてきたときは、これらがしきい値Ｓ１より
小さいので、その都度、前記シンボルＮｏ．１２が送ら
れてきたときと概ね同様の動作がなされ（図４の（ｂ）
および図５参照）、最終的には、しきい値Ｓ３がシンボ
ルＮｏ．１２、１４〜１６のシンボルの平均値すなわち
シンボル値−２／３に相当するものとなる。
ボルが送られてきたときは、これらがしきい値Ｓ１より
小さいので、その都度、前記シンボルＮｏ．１２が送ら
れてきたときと概ね同様の動作がなされ（図４の（ｂ）
および図５参照）、最終的には、しきい値Ｓ３がシンボ
ルＮｏ．１２、１４〜１６のシンボルの平均値すなわち
シンボル値−２／３に相当するものとなる。
【００２０】以上のような動作により、それぞれシンボ
ル値０、＋２／３、−２／３に相当するしきい値Ｓ１、
Ｓ２、Ｓ３がしきい値形成部２からシンボル判定部４に
送られシンボル判定部４は、このしきい値Ｓ１、Ｓ２、
Ｓ３に基づき、前記データ部のシンボルを判定すること
になる。
ル値０、＋２／３、−２／３に相当するしきい値Ｓ１、
Ｓ２、Ｓ３がしきい値形成部２からシンボル判定部４に
送られシンボル判定部４は、このしきい値Ｓ１、Ｓ２、
Ｓ３に基づき、前記データ部のシンボルを判定すること
になる。
【００２１】以上のように、本発明は、受信機の同期合
わせを目的に送られるシンボル同期部のシンボルに係る
受信シンボルレベルが、その時点の伝送状態を反映する
ものとなっている点に着目し、この受信シンボルレベル
を利用してシンボル判定用のしきい値を逐次形成するも
のである。このため、伝送路品質の低下等により受信シ
ンボルレベルが低下等した場合にも、しきい値もそれに
追従した変化をするので、上記しきい値を固定化した場
合のようにノイズマージンの減少等の不都合は発生せず
受信品質の低下を招くことはない。
わせを目的に送られるシンボル同期部のシンボルに係る
受信シンボルレベルが、その時点の伝送状態を反映する
ものとなっている点に着目し、この受信シンボルレベル
を利用してシンボル判定用のしきい値を逐次形成するも
のである。このため、伝送路品質の低下等により受信シ
ンボルレベルが低下等した場合にも、しきい値もそれに
追従した変化をするので、上記しきい値を固定化した場
合のようにノイズマージンの減少等の不都合は発生せず
受信品質の低下を招くことはない。
【００２２】
【発明の効果】以上詳述したように、本発明によれば、
伝送路品質の低下等により、受信シンボルにレベル低下
等が発生しても、ノイズマージンの減少等による受信品
質の低下を招くことがないシンボル判定装置の提供を可
能とする。
伝送路品質の低下等により、受信シンボルにレベル低下
等が発生しても、ノイズマージンの減少等による受信品
質の低下を招くことがないシンボル判定装置の提供を可
能とする。
【図１】本発明の実施の形態を示す図である。
【図２】図１におけるしきい値形成部の回路構成を示す
図である。
図である。
【図３】上記実施の形態が設けられる受信機が受信する
送信信号の構成を示す図である。
送信信号の構成を示す図である。
【図４】しきい値の形成過程を示すタイムチャートであ
る。
る。
【図５】しきい値の形成過程を２進数の変化で示す図で
ある。
ある。
【図６】従来例のシンボルおよびアイパターンを示す図
である。
である。
【図７】従来例の問題点を説明するための図である。
１ シンボル情報抽出部 ２ しきい値形成部 ３ 制御部 ４ シンボル判定部 ５ 平均化器 ６ 比較器 ７ セレクタ ８ セレクタ ９ 平均化器 １０ 平均化器 Ｓ１ しきい値 Ｓ２ しきい値 Ｓ３ しきい値 ａ 制御信号 ｂ 制御信号 ｃ 制御信号
Claims (1)
- 【請求項１】 送信信号フレーム内には、送信情報等が
配されているデータ部以外に、送信信号と受信機との間
の位相合わせに用いられるシンボル情報が配されている
シンボル同期部をも備えられているディジタル無線通信
システムの受信機に設けられるシンボル判定装置におい
て、 後述の制御部の制御の下に、受信波を復調した上でディ
ジタル化して得られた受信データから、上記シンボル同
期部に配されているシンボル情報を抽出して、この抽出
したシンボル精報を送出するシンボル情報抽出部と、 後述の制御部の制御の下に、上記シンボル情報抽出部か
ら送出されてきたシンボル情報を取込み、このシンボル
情報の受信レベルを利用して、受信シンボルのシンボル
値を判定するためのしきい値を形成し、形成したしきい
値を送出するしきい値形成部と、 後述の制御部の制御下に、上記受信データおよび上記し
きい値形成部からのしきい値を取込み、当該受信データ
における上記データ部の受信シンボルのシンボル値を判
定するシンボル判定部と、 上記受信データを入力し、当該受信データに基づき、上
記シンボル情報抽出部、しきい値形成部およびシンボル
判定部の各動作タイミングを得て、これら各部に制御信
号を送って制御する制御部とを備えることを特徴とする
シンボル判定装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8034421A JPH09205466A (ja) | 1996-01-29 | 1996-01-29 | シンボル判定装置 |
| US08/790,751 US5898734A (en) | 1996-01-29 | 1997-01-27 | Symbol determining method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8034421A JPH09205466A (ja) | 1996-01-29 | 1996-01-29 | シンボル判定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09205466A true JPH09205466A (ja) | 1997-08-05 |
Family
ID=12413748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8034421A Pending JPH09205466A (ja) | 1996-01-29 | 1996-01-29 | シンボル判定装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5898734A (ja) |
| JP (1) | JPH09205466A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6034620A (en) * | 1996-11-07 | 2000-03-07 | Nec Corporation | Reception of a selective call radio signal by using threshold levels detected in the signal in calculating optimum threshold levels |
| WO2002030077A1 (fr) * | 2000-10-05 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Procede d'etablissement du niveau de decision et recepteur de donnees |
| WO2003069868A1 (fr) * | 2002-02-15 | 2003-08-21 | Matsushita Electric Industrial Co., Ltd. | Emetteur et procede d'emission |
| WO2003073718A1 (fr) * | 2002-02-26 | 2003-09-04 | Matsushita Electric Industrial Co., Ltd. | Appareil et procede de demodulation |
| WO2004059931A1 (ja) * | 2002-12-25 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | データ伝送システムおよびデータ伝送装置 |
| WO2005048550A1 (ja) * | 2003-11-12 | 2005-05-26 | Matsushita Electric Industrial Co., Ltd. | データ受信装置、データ送信装置、データ送受信装置、およびデータ伝送システム |
| WO2006092843A1 (ja) * | 2005-02-28 | 2006-09-08 | Fujitsu Limited | 復調回路および電子機器 |
| JP2006345155A (ja) * | 2005-06-08 | 2006-12-21 | Sony Corp | 光通信システムおよび光通信方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001513301A (ja) * | 1997-12-16 | 2001-08-28 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｓｔｍ伝送システムによるａｔｍにおける同期 |
| US7076003B1 (en) * | 1999-03-03 | 2006-07-11 | Agere Systems Inc. | Constellation design for modem receiver |
| US6396329B1 (en) * | 1999-10-19 | 2002-05-28 | Rambus, Inc | Method and apparatus for receiving high speed signals with low latency |
| US7124221B1 (en) | 1999-10-19 | 2006-10-17 | Rambus Inc. | Low latency multi-level communication interface |
| US7161513B2 (en) * | 1999-10-19 | 2007-01-09 | Rambus Inc. | Apparatus and method for improving resolution of a current mode driver |
| JP3652995B2 (ja) * | 2001-03-16 | 2005-05-25 | 日本電気株式会社 | クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム |
| US8861667B1 (en) | 2002-07-12 | 2014-10-14 | Rambus Inc. | Clock data recovery circuit with equalizer clock calibration |
| US9582451B2 (en) | 2013-02-01 | 2017-02-28 | Infineon Technologies Ag | Receiver architecture |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60174550A (ja) * | 1984-02-21 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 符号再生回路 |
| US5521941A (en) * | 1990-11-29 | 1996-05-28 | Motorola, Inc. | Automatic threshold control for multi-level signals |
| US5425056A (en) * | 1993-03-23 | 1995-06-13 | Motorola, Inc. | Method and apparatus for generating threshold levels in a radio communication device for receiving four-level signals |
| US5670951A (en) * | 1995-07-17 | 1997-09-23 | Motorola, Inc. | Radio communication device and method for generating threshold levels in a radio communication device for receiving four-level signals |
-
1996
- 1996-01-29 JP JP8034421A patent/JPH09205466A/ja active Pending
-
1997
- 1997-01-27 US US08/790,751 patent/US5898734A/en not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6034620A (en) * | 1996-11-07 | 2000-03-07 | Nec Corporation | Reception of a selective call radio signal by using threshold levels detected in the signal in calculating optimum threshold levels |
| US7012936B2 (en) | 2000-10-05 | 2006-03-14 | Matsushita Electric Industrial Co., Ltd. | Initializing method and data transmitter |
| WO2002030077A1 (fr) * | 2000-10-05 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Procede d'etablissement du niveau de decision et recepteur de donnees |
| WO2002030078A1 (fr) * | 2000-10-05 | 2002-04-11 | Matsushita Electric Industrial Co., Ltd. | Procede d'initialisation et emetteur de donnees |
| US7042965B2 (en) | 2000-10-05 | 2006-05-09 | Matsushita Electric Industrial Co., Ltd. | Judgment level setting method and data receiver |
| WO2003069868A1 (fr) * | 2002-02-15 | 2003-08-21 | Matsushita Electric Industrial Co., Ltd. | Emetteur et procede d'emission |
| CN100359896C (zh) * | 2002-02-15 | 2008-01-02 | 松下电器产业株式会社 | 传输装置与传输方法 |
| WO2003073718A1 (fr) * | 2002-02-26 | 2003-09-04 | Matsushita Electric Industrial Co., Ltd. | Appareil et procede de demodulation |
| WO2004059931A1 (ja) * | 2002-12-25 | 2004-07-15 | Matsushita Electric Industrial Co., Ltd. | データ伝送システムおよびデータ伝送装置 |
| WO2005048550A1 (ja) * | 2003-11-12 | 2005-05-26 | Matsushita Electric Industrial Co., Ltd. | データ受信装置、データ送信装置、データ送受信装置、およびデータ伝送システム |
| WO2006092843A1 (ja) * | 2005-02-28 | 2006-09-08 | Fujitsu Limited | 復調回路および電子機器 |
| JPWO2006092843A1 (ja) * | 2005-02-28 | 2008-08-07 | 富士通株式会社 | 復調回路および電子機器 |
| US7545879B2 (en) | 2005-02-28 | 2009-06-09 | Fujitsu Limited | Demodulation circuit and electronic device |
| JP4573871B2 (ja) * | 2005-02-28 | 2010-11-04 | 富士通株式会社 | 復調回路および電子機器 |
| JP2006345155A (ja) * | 2005-06-08 | 2006-12-21 | Sony Corp | 光通信システムおよび光通信方法 |
| JP4670492B2 (ja) * | 2005-06-08 | 2011-04-13 | ソニー株式会社 | 光通信システムおよび光通信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5898734A (en) | 1999-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09205466A (ja) | シンボル判定装置 | |
| US4642632A (en) | Digital paging system having bit rate switching means and digital paging receiver therefor | |
| JPH06509931A (ja) | ビット・クロック同期およびフレーム同期の同時復元のための回路 | |
| KR100264695B1 (ko) | 심볼판정문턱대역을이용하여반복된전송을 다이버시티 수신하는방법 및 수신기 | |
| US6731688B1 (en) | Speed signaling for data communications | |
| US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
| US7286616B2 (en) | Data transmission system | |
| US6587500B1 (en) | Symbol sampling time settlement of a hard decision radio receiver | |
| US7133936B2 (en) | Ring network and data transmitter | |
| US5208831A (en) | Network interface system | |
| JP3093730B2 (ja) | 無線選択呼び出し受信機 | |
| JPH1093643A (ja) | ４値ｆｓｋ受信機 | |
| JP3277948B2 (ja) | ディジタル信号受信装置 | |
| US7027541B2 (en) | Frame synchronizing signal detecting method for reducing occurrence of error synchronization before link of frame synchronizing signal is established | |
| JP2639326B2 (ja) | 四値ｆｓｋ受信機 | |
| JP2000174744A (ja) | フレーム同期回路 | |
| US6600793B1 (en) | Minimal overhead early late timing recovery | |
| JPH098671A (ja) | バス伝送システム | |
| JP2740612B2 (ja) | スペクトラム拡散通信方法および装置 | |
| JP2528656B2 (ja) | フレ−ム同期確立方法 | |
| JP2000013451A (ja) | 光デ−タの受信装置 | |
| US7099423B2 (en) | Method and circuit arrangement for detecting synchronization patterns in a receiver | |
| JP3679356B2 (ja) | 検波回路 | |
| JPH03239081A (ja) | 文字放送信号のスライス信号制御回路 | |
| JPH05226938A (ja) | 周波数変調符号化データ復調方法及び復調装置 |