WO2009155851A1 - 电路参数检测的方法和装置 - Google Patents
电路参数检测的方法和装置 Download PDFInfo
- Publication number
- WO2009155851A1 WO2009155851A1 PCT/CN2009/072385 CN2009072385W WO2009155851A1 WO 2009155851 A1 WO2009155851 A1 WO 2009155851A1 CN 2009072385 W CN2009072385 W CN 2009072385W WO 2009155851 A1 WO2009155851 A1 WO 2009155851A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- circuit
- tested
- test
- nodes
- processing unit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
- G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance
Definitions
- the present invention relates to the field of electronic communication technologies, and in particular, to a method and apparatus for circuit parameter detection. Background technique
- a communication device system generally consists of multiple boards, each of which has a large number of electronic components such as chips.
- the performance degradation of an electronic device while it is online is often a serious loss to the communication system. For example, when the chip is in an online working state, heat or other factors cause its performance and reliability to drop. The heat of the chip is related to power consumption. In product debugging, how to accurately detect the power consumption of the chip is a headache.
- the power consumption of the online working state of the chip can be accurately obtained, the long-term operational reliability of the system can be evaluated, and the input of the newly developed device can be used to predict whether the temperature rise of the chip operation satisfies the requirements, and the system with the best cost performance is given.
- the chip data provided by the manufacturer usually only describes the static power consumption and maximum power consumption of the chip. The power consumption or current of the chip under actual working conditions cannot be obtained and evaluated, resulting in design redundancy and high cost.
- the current method for testing the power consumption of the chip in the online state is as an ammeter, or a current probe, or a power meter in the chip path.
- the circuit branch of the device in operation is connected to the current detector, which destroys the physical structure and appearance of the circuit of the device. In reality, it is usually not allowed. If a power network has many chip loads, the chips are loaded on the same power plane. , can't find the serial position of the current tester; if a chip load has many power pins, these power pins are directly connected to the power plane, not for each Each power pin is connected to a current meter.
- Embodiments of the present invention provide a method and apparatus for detecting circuit parameters of device pins on a circuit board, and the present invention is not well suited for detecting the circuit parameters of an online working state of an electronic device such as a chip.
- the embodiment of the invention provides a method for detecting a circuit parameter, which comprises the following steps:
- the test circuit selects at least two nodes in the circuit to be tested, the node including at least one electronic device pin;
- the test circuit measures the working voltage value of the node
- the test circuit When the circuit to be tested is in a power-off state, the test circuit provides a test current to the node, forming an electrical connection path between the nodes, and the test circuit calculates a test current value and a test voltage value of each node;
- the embodiment of the invention provides a device for detecting a circuit parameter, comprising: a device access interface, a logic control unit, and a data processing unit;
- the device access interface is configured to be electrically connected to at least two nodes selected in the circuit to be tested, and when the circuit to be tested is in a normal working state, isolate the test circuit from the circuit to be tested, and detect the working voltage of each node;
- the circuit to be tested is in the power-off state, under the control of the logic control unit, the power provided by the regulated power supply is supplied to the external circuit to be tested, and the test current and the test voltage are supplied to the node of the circuit to be tested;
- a logic control unit configured to transmit a digital signal from the device access interface to the central processing unit and the data processing unit;
- a data processing unit for measuring each of the digital signals from the logic control unit
- the node operating voltage value, the test current value and the test voltage value are calculated under the control of the central processing unit, and the impedance values between the nodes are calculated, and the nodes are calculated according to the operating voltage value of the node and the impedance value between the nodes.
- the embodiment of the present invention provides a communication device, including the foregoing device for detecting circuit parameters, and a circuit to be tested, wherein the circuit to be tested includes at least two nodes, and the node includes at least one electronic device pin.
- the embodiment of the present invention avoids the need for the current circuit branch of the device circuit in the prior art to be incorporated into the current detector, which destroys the physical structure and appearance of the device, and is well suited for use in chips, etc. Detection of circuit parameters of the online working state of the electronic device. DRAWINGS
- FIG. 1 is a schematic flow chart of a device for detecting a circuit parameter in the prior art
- FIG. 2 is a flow chart of a method for detecting circuit parameters of the present invention
- FIG. 3 is a flow chart of detecting a resistance value between any two nodes in a power-off state of a circuit under test when the circuit to be tested is in a power-off state according to the method for detecting a circuit parameter according to the present invention
- FIG. 4 is a flow chart of detecting a working voltage value between nodes when the circuit to be tested is in an energized working state according to the method for detecting circuit parameters of the present invention
- FIG. 5 is a flow chart showing the operating current value of the circuit parameter detecting method of the present invention when the circuit under test is in a normal working state according to the circuit principle;
- FIG. 6 is a schematic diagram of network testing of three active outflow nodes according to an embodiment of the present invention
- FIG. 7 is a schematic diagram of a device for detecting circuit parameters according to an embodiment of the present invention.
- an embodiment of the present invention provides a method for detecting circuit parameters, including the following steps: Step 200: The test circuit selects at least two nodes in the circuit to be tested, and the node includes at least one electronic device pin.
- selecting at least two nodes in the circuit to be tested can be implemented by: dividing the circuit to be tested into a certain number of grids, and according to the detected voltage relationship between the grid nodes, the voltage will be met. A certain number of meshes of the relationship are merged into one node, and the test circuit selects several nodes in the circuit to be tested.
- the voltage relationship here can be: The set maximum voltage between the voltages between the grid nodes and the set minimum voltage difference is less than a given value.
- the physical area can be divided into a certain number of subdivision grids, and the number of subdivisions can be based on the detected voltage between each grid node.
- the gradient determines that these grids are combined into one node when a voltage gradient between every two points is detected for a given high-order minimum.
- the surface current density integral of the grid is the current flowing out of the node, that is, the current flowing into all the power pins in the grid; or a custom voltage difference value, if detected in a certain number of grids, when detected When the voltage difference between any two grids is less than a given value, the grids are combined into one node.
- the grid when the voltage difference between each grid is less than or equal to 0.01V is merged into one node, and 3.03V, 3.04V will be The three meshes with 3.02V are merged into node A; the two meshes of 5V and 5.01V are merged into node B; the 12V mesh is set to node C.
- the entire circuit can be simplified into a circuit network with n active outflow nodes (one or more active outflow nodes per chip, number adaptive detection).
- Step 210 When the circuit to be tested is in an energized working state, the test circuit measures the working voltage values of the at least two nodes. After the node is selected in step 200, the circuit to be tested is powered on, and then measured to obtain the operating voltage value of the node.
- Step 220 When the circuit to be tested is in a power-off state, the test circuit provides a test current to the node, forming an electrical connection path between the nodes, and the test circuit calculates a test current value and a test voltage value of each node.
- the operating voltage value of the node is obtained in step 210, and then the circuit to be tested is powered off to obtain a calculated impedance value between the nodes in the electrical connection path.
- the circuit to be tested is placed in the power-off state by step 220 to obtain the impedance value between the nodes in the electrical connection path, and then step 210 is performed to set the circuit to be tested.
- the operating voltage value of the node is obtained in the power-on state.
- Step 230 Calculate the working current value of the circuit under test when the circuit under test is in the normal working state according to the working voltage value, the test current value, and the test voltage value of the node obtained in step 210 and step 220.
- Step 230 calculates a working current value when the circuit to be tested is in a normal working state according to the circuit principle. This avoids the prior art that the circuit branch of the device in operation needs to be connected to the current detector, which destroys the physical structure and appearance of the circuit of the device, and is well suited for detecting the circuit parameters of the online working state of the electronic device such as a chip.
- step 220 when the circuit to be tested is in a power-off state, the test circuit provides a test current to the node, forming an electrical connection path between the nodes, and the test circuit calculates each node.
- the current value and the test voltage value are tested. Specifically, the following steps:
- Step 221 The test circuit is powered on, and the initialization of the internal digital signal processing unit, the central processing unit, the central processing unit, and the unit logic control unit is implemented;
- Step 222 The central processing unit detects the digital signal processing unit, and the logic control unit is in a ready state;
- Step 223 When the circuit to be tested is in the power-off state, the central processing unit sends a test command within a set time, and starts a resistance test between any two nodes in the power-off state of the circuit to be tested;
- Step 224 The logic control unit controls the regulated power supply output DC power in the test circuit to any two nodes of the device object to be tested;
- Step 225 separately sampling the voltage and current of the two nodes, and saving the sampled set of voltage values and current values to an external memory;
- Step 226 Completely combine all the tests of any two of the plurality of nodes in sequence.
- step 210 when the circuit to be tested is in a power-on state, the test circuit measures the operating voltage values of the at least two nodes. After the node is selected in step 200, the circuit to be tested is powered on, and then measured to obtain the operating voltage value of the node. Specifically, the following steps are as follows:
- Step 211 The circuit to be tested is in a power-on state for at least a set period of time; Step 212: The central processing unit controls the test circuit to connect the circuit to be tested;
- Step 213 The central processing unit sends a test command, instructing the digital signal processing unit to notify the logic control unit to start sampling the voltage values of the nodes in the power-on working state of the circuit under test;
- Step 214 The logic control unit controls the device access interface of the test circuit.
- the A/D samples the voltage value of each node, and saves the sampled voltage value to the external memory.
- step 230 according to the working voltage value, the test current value, and the test voltage value of the node obtained in step 210 and step 220, the circuit to be tested is calculated to be powered. Operating current value during normal operation. Specifically, the following steps:
- Step 231 In the process of sampling the voltage value of each node by the digital-mode access interface A/D of the logic control unit control test circuit, the digital signal processing unit monitors all sampling processes by A/D;
- Step 232 Digital signal processing unit After the end of all sampling by A/D monitoring, the data in the external memory is sent to the internal memory SDRAM of the digital signal processing unit;
- Step 233 The digital signal processing unit performs data processing to calculate current and power consumption of the circuit to be tested. Finally, the current value and the power consumption value of the circuit to be tested calculated by the digital signal processing unit are transmitted to the display unit of the test circuit, and the current value and the power consumption value are displayed on the display interface of the display unit, which is convenient In the electronic device, according to the energy saving and emission reduction requirements of the user, the power consumption of the electronic device having the circuit to be tested is adjusted in time. Referring to FIG. 6, the following is an example of a network that finally has three active outflow nodes.
- the circuit to be tested is selected to obtain four nodes: No, N 2 , and N 3 .
- N 0 is the power flow into the node
- N 2 and N 3 are the active outflow nodes.
- the four nodes are connected by resistors R u , R 12 , R 13 , R 22 , R 23 , and R 33 .
- N 0 and Niif are connected by R u ;
- N 0 and N 2 are connected by R 22 ;
- N ( ⁇ PN 3 is connected by R 23 ;
- N ⁇ PN 2 is connected by R 12 ;
- ⁇ 3 is connected by R 13 ; 3 Connected through R 23.
- the total system current Io and the total power consumption Po the current of each current flowing out of the node, 1 2 , 1 3 , and the corresponding power consumption.
- the number of unknown quantities to be determined is + ( 3 + 1 ), a total of 10.
- the number of unknowns to be determined is C « 2 " + (" + 0 .
- These unknowns can be obtained by the following methods: In the case of stability, the voltage of each node is detected separately; in the state where the system is not working, the DC resistance value between each two nodes is detected separately; thus, c « 2 " + (" + 1 ) can be established. The equation solves c « 2 +1 + (" + 1 ) unknowns to detect the online state power consumption and total device power consumption of each chip.
- the circuit parameter detecting apparatus 700 includes: a device access interface 701, a regulated power supply 702, a logic control unit 703, a central processing unit 704, and data. Processing unit 705, human communication interface 706, and display Unit 707.
- the logic control unit 703 is coupled to the device access interface 701, the regulated power supply 702, the central processing unit 704, and the data processing unit 705, respectively.
- the device access interface 701 is connected to the regulated power supply 702.
- the central processing unit 704 is also coupled to a data processing unit 705, a human machine communication interface 706, and a display unit 707, respectively. Further, the data processing unit 705 is connected to the display unit 707.
- the device access interface 701 is configured to be electrically connected to at least two nodes selected in the circuit to be tested, and isolate the test circuit from the circuit to be tested when the circuit to be tested is in a normal working state, and detect the working voltage of each node; When the circuit to be tested is in the power-off state, under the control of the logic control unit 703, the power provided by the regulated power supply 702 is supplied to the external circuit to be tested, and the test current and the test voltage are supplied to the node of the circuit to be tested.
- the device access interface has several A/D interfaces (Analog/Digit Convenor, analog/digital signal converter). The device access interface completes the voltage information acquisition of the circuit under test, and converts the collected analog voltage signal into a digital signal suitable for DSP (Digital Signal Processor) processing, and adaptive gain adjustment.
- DSP Digital Signal Processor
- the logic control unit 703 internally contains an FPGA (Field Programming Group Array) for organizing data format and data exchange, and transmits digital signals from the device access interface 701 to the central processing unit 704 and the data processing unit 705.
- FPGA Field Programming Group Array
- the data processing unit 705 internally contains a DSP (Digital Signal Processor). It is used to process digital signals from the logic control unit 703, such as a four-terminal micro-resistance algorithm, solving equations, and the like.
- the data processing unit calculates the impedance between the nodes under the control of the central processing unit 704 according to the measured node operating voltage value, the test current value, and the test voltage value measured from the digital signal from the logic control unit 703. The value, and according to the node operating voltage value and the impedance value between the nodes, the operating current value or power consumption between the nodes is calculated.
- DSP Digital Signal Processor
- the central processing unit 704 is configured to control hardware-related processes and communications with the data processing unit, accept external commands from the human-machine communication interface 706, and perform human-machine communication, command control, data delivery, and the like. For example, the information exchange between the control device access interface 701, the regulated power supply 702, the logic control unit 703, the data processing unit 705, and the human-machine communication interface 706.
- the display unit 707 receives the current value and the power consumption value of the circuit to be tested calculated by the data processing unit 705, and displays the current value and the power consumption value on the display unit in the embodiment of the present invention. On the display interface of the 707, the power consumption of the power consumption of the electronic device having the circuit to be tested is adjusted according to the user.
- a data storage unit (RAM, random access memory, random access memory) is further connected in series between the logic control unit 703 and the data processing unit 705 to store the data processing unit 705, the central processing unit, and the like 704.
- the data from the logic control unit 703 is reached.
- each detecting node of the device to be tested is connected to the chip online state power consumption detecting system through a coaxial cable, and the starting voltage test command is issued through the serial port of the human-machine communication interface 706, and the logic control unit controls the A/D to start sampling, and the test system is to be tested.
- the n+1 voltage nodes are sampled, and the sampled data is reconstructed by the logic control unit and can be saved in the data storage unit RAM (not shown) between the logic control unit 703 and the data processing unit 705;
- the circuit of the detection circuit is powered, and the logic control unit controls the device that the regulated power supply is connected to the circuit to be detected, and sequentially completes the voltage and current detection between any two nodes.
- the digital signal processing unit After detecting that all the detections are completed, the digital signal processing unit takes out the voltage data and current data in all states of the sampling from the RAM, and then performs a series of operations, mainly solving the equation, and re-storing the processed data into the RAM.
- the central processing unit 704 is notified to control the transfer of data to the display unit 707.
- the prior art requires that the circuit branch of the device in operation is serially connected to the current detector, which destroys the physical structure and appearance of the circuit of the device, and is well suited for detecting the circuit parameters of the online working state of the electronic device such as a chip. It is convenient to adjust the power consumption of the electronic equipment with the circuit to be tested in time according to the energy saving and reduction requirements of the user in the electronic device.
- an embodiment of the present invention further provides a communication device, including a device suitable for the above-mentioned circuit parameter detection, and a circuit to be tested, the test circuit comprising at least two nodes, the node including at least one electronic device pin.
- the present invention can be implemented by means of software plus a necessary general hardware platform, and of course, can also be through hardware, but in many cases, the former is a better implementation. the way.
- the technical solution of the present invention which is essential or contributes to the prior art, may be embodied in the form of a software product stored in a storage medium, including a plurality of instructions for making a A computer device (which may be a personal computer, server, or network device, etc.) performs the methods described in various embodiments of the present invention.
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
电路参数检测的方法和装置 本申请要求了 2008年 6月 27 日提交的、 申请号为 200810068224.0、 发 明名称为 "电路参数检测的方法和装置" 的中国申请的优先权， 其全部内容 通过引用结合在本申请中。 技术领域
本发明涉及电子通信技术领域， 特别是涉及电路参数检测的方法和装置。 背景技术
通信设备系统一般由多块单板组成， 每单板上都有数量众多的芯片等电 子器件。 电子器件在线工作状态时的性能下降， 往往会给通信系统带来严重 的损失。 例如， 芯片在线工作状态时发热或其他因素导致其性能和可靠性下 降。 芯片的发热与功耗有关。 在产品调试中， 如何准确的检测芯片功耗是令 人头疼的问题。
如果能准确的获得芯片的在线工作状态的功耗， 就能评估系统长远工作 可靠性， 也可以作为新开发设备的输入来预测芯片工作的温升是否满足要求， 并给出最优性价比的系统设计方案。 厂商提供的芯片数据中通常只有对芯片 静态功耗和最大功耗的描述， 实际工作状态下的芯片功耗或者电流无法获得 和评估， 导致设计冗余和成本高昂。
如图 1 所示， 目前测试芯片在线工作状态功耗的方法是在芯片通路中串 如一个电流表， 或者电流探头， 或者功率计。
发明人发现目前测试芯片等电子器件在线工作状态功耗的方法有如下缺 点：
在工作中的设备电路支路串入电流检测计， 破坏了设备的电路物理结构 和外观， 现实中通常是不允许的； 如果一个电源网络有很多芯片负载， 这些 芯片负载在同一个电源平面上， 无法找到电流检测计的串入位置； 如果一个 芯片负载有很多的电源管脚， 这些电源管脚直接接在电源平面上， 无法为每
个电源管脚都串入一个电流检测计。
这些原因导致目前测试方法不能艮好适用于芯片等电子器件在线工作状 态的功耗检测。 发明内容
本发明实施例提供电路板上器件管脚的电路参数的检测方法和装置， 解 决目前不能很好适用于芯片等电子器件在线工作状态电路参数的检测。
本发明实施例提出一种电路参数的检测方法， 包括以下步骤：
测试电路选取待测电路中的至少两个节点， 所述节点包括至少一个电子 器件管脚；
在待测电路处于通电工作状态时， 测试电路测量得到所述节点的工作电 压值；
在待测电路处于断电状态时， 测试电路给所述节点提供测试电流， 在所 述节点之间形成电连接通路， 测试电路计算各节点的测试电流值和所述测试 电压值；
根据所述节点的各工作电压值、 所述测试电流值、 和所述测试电压值， 计算得到待测电路处于通电正常工作状态时的工作电流值。
本发明实施例提出一种电路参数的检测装置， 包括： 设备接入接口、 逻 辑控制单元、 数据处理单元；
设备接入接口， 用于与待测电路中选取的至少两个节点电性连接， 在待 测电路处于通电正常工作状态时， 将测试电路和待测电路隔离， 检测各节点 工作电压； 以及在待测电路处于断电状态时， 在逻辑控制单元控制下， 将稳 压电源提供的电源提供给外部待测电路， 给待测电路的节点提供测试电流和 测试电压；
逻辑控制单元， 用于将来自于设备接入接口的数字信号传送给中央处理 单元和数据处理单元；
数据处理单元， 用于根据来自于逻辑控制单元的数字信号中所测得的各
节点工作电压值、 测试电流值和测试电压值， 在中央处理单元的控制下， 计 算所述节点之间的阻抗值， 并根据节点工作电压值和节点之间的阻抗值， 进 而计算得到各节点之间的工作电流值或功耗。
本发明实施例提出一种通信设备， 包括上述的电路参数检测的装置， 以 及待测电路， 所述待测电路包括至少两个节点， 所述节点包括至少一个电子 器件管脚。
本发明实施例通过提出的所述检测方法和装置， 避免了现有技术需要在 工作中的设备电路支路串入电流检测计， 破坏了设备的电路物理结构和外观， 很好适用于芯片等电子器件在线工作状态电路参数的检测。 附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实 施例或现有技术描述中所需要使用的附图作简单地介绍， 显而易见地， 下面 描述中的附图仅仅是本发明的一些实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动性的前提下， 还可以根据这些附图获得其他的附图。
图 1为现有技术电路参数的检测装置的流程示意图；
图 2为本发明电路参数的检测方法流程图；
图 3 为本发明电路参数的检测方法在待测电路处于断电状态时， 测试待 测电路断电状态下的任意两节点间的电阻值的流程图；
图 4 为本发明电路参数的检测方法在待测电路处于通电工作状态时， 测 量得到节点之间的工作电压值的流程图；
图 5 为本发明电路参数的检测方法在根据电路原理计算得出待测电路处 于通电正常工作状态时的工作电流值的流程图；
图 6为本发明实施例提供的 3个有源流出节点的网络测试示意图； 及 图 7为本发明实施例提供的一种电路参数检测的装置示意图。 具体实施方式
下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行 清楚、 完整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而 不是全部的实施例。 基于本发明中的实施例， 本领域普通技术人员在没有作 出创造性劳动前提下所获得的所有其他实施例， 都属于本发明保护的范围。
请参阅图 2,本发明实施例提出一种电路参数的检测方法，包括以下步骤： 步骤 200: 测试电路选取待测电路中的至少两个节点， 所述节点包括至少 一个电子器件管脚。 本步骤中， 选取待测电路中的至少两个节点可以通过以 下方式实现： 将待测电路剖分为一定数量的网格， 根据检测到的网格节点间 的电压关系， 将符合所述电压关系的一定数量的网格合并成一个节点， 测试 电路选取待测电路中若干个节点。 此处的电压关系可以为： 若干网格节点间 的电压之间的设定的最大电压与设定的最小电压差小于给定的一个值。
由于一个芯片的所有电源管脚在电源平面上占据一定的物理区域， 可以 将该物理区域剖分为一定数量的细分网格， 细分的数量可以根据检测的每个 网格节点间的电压梯度来决定， 当检测到每两点间的电压梯度为给定的高阶 极小值时， 将这些网格合并为一个节点。 该网格的表面电流密度积分即为流 出该节点的电流， 即流进该网格内所有电源管脚的电流； 或者自定义一个电 压差数值， 如果在一定数量的网格中， 当检测到任意两个网格间的电压差小 于给定的一个数值时，将这些网格合并为一个节点。例如，存在 3.03V、 3.04V、 3.02V, 5V、 5.01V, 12V, 将每个网格之间的电压差小于或等于 0.01V时的网 格合并为一个节点， 及将 3.03V、 3.04V和 3.02V三网格合并为节点 A ; 5V和 5.01V两网格合并为节点 B ; 12V网格设为节点 C。 进而最终可以将整个电路 简化为有 n个有源流出节点 （每个芯片有一个或多个有源流出节点， 数量自 适应检测 ) 的电路网络。
步骤 210: 在待测电路处于通电工作状态时， 测试电路测量得到所述至少 两个节点的工作电压值。 在步骤 200选取好节点之后， 将待测电路通电， 然 后测量， 得到节点的工作电压值。
步骤 220: 在待测电路处于断电状态时， 测试电路给所述节点提供测试电 流， 在所述节点之间形成电连接通路， 测试电路计算各节点的测试电流值和 所述测试电压值。
可选的， 可以在步骤 210待测电路处于通电工作状态时得到节点的工作 电压值之后， 再将在待测电路断电， 以得到计算得到电连接通路中所述节点 之间的阻抗值。 也可以先在步骤 200选取好节点之后， 先通过步骤 220, 将待 测电路置于断电状态， 得到电连接通路中所述节点之间的阻抗值， 然后进行 步骤 210, 将待测电路置于通电工作状态得到节点的工作电压值。
步骤 230: 根据步骤 210、 步骤 220得到的所述节点的各工作电压值、 所 述测试电流值、 和所述测试电压值， 计算得到待测电路处于通电正常工作状 态时的工作电流值。
步骤 230根据电路原理计算得出待测电路处于通电正常工作状态时的工 作电流值。 这样避免了现有技术需要在工作中的设备电路支路串入电流检测 计， 破坏了设备的电路物理结构和外观， 很好适用于芯片等电子器件在线工 作状态电路参数的检测。
可选的， 请结合参阅图 3 , 步骤 220, 在待测电路处于断电状态时， 测试 电路给所述节点提供测试电流， 在所述节点之间形成电连接通路， 测试电路 计算各节点的测试电流值和所述测试电压值。 具体为以下步骤：
步骤 221 : 测试电路上电， 实现内部数字信号处理单元、 中央处理单元中 央处理单元、 和单元逻辑控制单元的初始化；
步骤 222: 中央处理单元检测得到数字信号处理单元， 逻辑控制单元状态 就绪后；
步骤 223: 在待测电路处于断电状态时在设定的一定时间内， 所述中央处 理单元下发测试命令， 启动待测电路断电状态下的任意两节点间的电阻测试； 步骤 224:逻辑控制单元控制测试电路中的稳压电源输出直流电源到待测 设备对象任意两节点；
步骤 225: 分别采样该两节点电压和电流， 并将采样得到的一组电压值和 电流值保存到外部存储器中；
步骤 226: 分别依次完成所述若干个节点中的任意两节点的全部组合测 试。
可选的， 请结合参阅图 4, 步骤 210, 在待测电路处于通电工作状态时， 测试电路测量得到所述至少两个节点的工作电压值。 在步骤 200选取好节点 之后， 将待测电路通电， 然后测量， 得到节点的工作电压值。 具体为以下步 骤：
步骤 211 : 在待测电路处于通电工作状态至少在设定的一定时间内； 步骤 212: 中央处理单元控制测试电路将待测电路接入；
步骤 213: 中央处理单元下发测试命令， 指使数字信号处理单元通知逻辑 控制单元开始采样待测电路通电工作状态下的各节点电压值；
步骤 214: 逻辑控制单元控制测试电路的设备接入接口 A/D对各节点的 电压值进行采样， 并将采样得到的电压值保存到外部存储器中。
可选的， 请结合参阅图 5 , 步骤 230, 根据步骤 210、 步骤 220得到的所 述节点的各工作电压值、 所述测试电流值、 和所述测试电压值， 计算得到待 测电路处于通电正常工作状态时的工作电流值。 具体为以下步骤：
步骤 231 : 在逻辑控制单元控制测试电路的数模接入接口 A/D对各节点 的电压值进行采样过程中， 数字信号处理单元通过 A/D监测全部采样过程； 步骤 232: 数字信号处理单元通过 A/D监测到全部采样结束后， 将外部 存储器中的数据送到数字信号处理单元的内部存储器 SDRAM中；
步骤 233:数字信号处理单元进行数据处理，计算待测电路的电流和功耗。 最后， 通过将数字信号处理单元计算得到的待测电路的电流值和功耗值 传给测试电路的显示单元， 将所述电流值和功耗值显示在显示单元的显示界 面上， 方便了在电子设备中， 根据用户的节能减排需求， 对具有待测电路的 电子设备适时调整其用电功耗。
请参阅图 6, 下面以最终为 3个有源流出节点的网络为例进行说明。
本实施例中， 待测电路被选取得到四个节点： No、 N2、 和 N3。 其中 N0为电源流进节点， N2、 N3为有源流出节点。 四个节点之间通过电阻 Ru、 R12、 R13、 R22、 R23、 和 R33相连。 N0和 Niif过 Ru连接； N0和 N2通过 R22连接； N(^PN3通过 R23连接； N^PN2通过 R12连接； Ν^ΡΝ3通过 R13连接； Ν^ΡΝ3通过 R23连接。 在待测电路处于通电工作状态时， 四个节电的电压对应分别为 V0、 ¼、 V2、 V3。
根据电路理论， 获得了 Ru、 R12、 R13、 R22、 R23、 R33以及 V。、 V2、 V3的值， 就可以通过电路相关理论得到：
系统总电流 Io及总功耗 Po、 每个电流流出节点的电流 12、 13、 和对应的 功耗。
本实施例中为自适应等效网络的电流流出节点数量为 3 的情况下， 需要 确定的未知量数量为 + (3 + 1) ， 共 10个。 另外， 当自适应等效网络的电 流流出节点数量为 n的情况下， 需要确定的未知量数量为 C «2" + (" + 0 。 这 些未知量可以通过如下的方法获得： 在芯片工作状态稳定的情况下， 分别检 测出每个节点的电压； 在系统断电不工作的状态下， 分别检测每两个节点间 的直流电阻值； 这样可以建立 c«2" + (" + 1)个方程， 求解出 c«2 +1 + (" + 1)个未知 量， 从而检测出每个芯片的在线状态功耗和设备总功耗。
这样避免了现有技术需要在工作中的设备电路支路串入电流检测计， 破 坏了设备的电路物理结构和外观， 使得当一个电源网络有很多芯片负载， 负 载在同一个电源平面上时， 很容易测得芯片电流值和功耗值， 很好适用于芯 片等电子器件在线工作状态电路参数的检测。
请参阅图 7 , 适用于上述实施例检测方法的一种电路参数检测装置 700, 电路参数检测装置 700包括： 设备接入接口 701、 稳压电源 702、 逻辑控制单 元 703、 中央处理单元 704、 数据处理单元 705、 人机通信接口 706、 和显示
单元 707。
逻辑控制单元 703分别与设备接入接口 701、 稳压电源 702、 中央处理单 元 704、 和数据处理单元 705相连。 设备接入接口 701与稳压电源 702相连。 中央处理单元 704还分别连接有数据处理单元 705、人机通信接口 706和显示 单元 707。 另外数据处理单元 705和显示单元 707连接。
设备接入接口 701 , 用于与待测电路中选取的至少两个节点电性连接， 在 待测电路处于通电正常工作状态时， 将测试电路和待测电路隔离， 检测各节 点工作电压； 以及在待测电路处于断电状态时， 在逻辑控制单元 703控制下， 将稳压电源 702提供的电源提供给外部待测电路， 给待测电路的节点提供测 试电流和测试电压。 设备接入接口内部具有若干 A/D 接口 （ Analog/Digit Convenor,模拟 /数字信号转换器）。设备接入接口完成待测电路的电压信息采 集， 并将采集到的模拟电压信号转换为适合于 DSP ( Digital Signal Processor, 数字信号处理器）处理的数字信号， 以及自适应增益调节。
逻辑控制单元 703内部含有 FPGA ( Field Programming Group Array, 现 场可编程阵列）， 进行组织数据格式和数据交换， 将来自于设备接入接口 701 的数字信号传送给中央处理单元 704和数据处理单元 705。
数据处理单元 705内部含有 DSP ( Digital Signal Processor,数字信号处理 器）。 用于处理来自于逻辑控制单元 703的数字信号， 进行如四端微阻算法， 解方程等。 数据处理单元根据来自于逻辑控制单元 703 的数字信号中所测得 的各节点工作电压值、 测试电流值和测试电压值， 在中央处理单元 704 的控 制下,计算得所述节点之间的阻抗值， 并根据节点工作电压值和节点之间的阻 抗值， 进而计算得到各节点之间的工作电流值或功耗。
中央处理单元 704用于控制与硬件有关的流程以及与数据处理单元之间 的通信， 接受来自于人机通信接口 706 的外部命令， 进行人机通讯、 命令控 制、 数据交付等控制。 例如控制设备接入接口 701、 稳压电源 702、 逻辑控制 单元 703、 数据处理单元 705、 人机通信接口 706之间的信息交换。
为方便用户的节能减排等需求， 本发明实施例中显示单元 707接收数据 处理单元 705计算得到的待测电路的电流值和功耗值， 将所述电流值和功耗 值显示在显示单元 707 的显示界面上， 以根据用户对具有待测电路的电子设 备适时调整其用电功耗等。
可选的， 在逻辑控制单元 703和数据处理单元 705之间还串联接入一个 数据存储单元 ( RAM, Random Access Memory, 随机存取存储器）， 以存储 数据处理单元 705和中央处理单元等 704用到的来自逻辑控制单元 703的数 据。 电路参数检测的装置 700 的具体使用方法可以参考本发明实施例提出的 一种电路参数的检测方法， 在此不再贅述。
将待测设备的各检测节点电压通过同轴电缆连接到芯片在线状态功耗检 测系统， 通过人机通信接口 706 的串口发出启动电压测试命令， 逻辑控制单 元控制 A/D启动采样， 对待测试系统的 n+1个电压节点进行采样， 采样数据 由逻辑控制单元进行数据帧重组后可以保存在逻辑控制单元 703 和数据处理 单元 705之间的数据存储单元 RAM (图未示） 中； 然后将待检测电路端电， 逻辑控制单元控制稳压电源接入待检测电路的设备， 依次完成任意两节点间 的电压， 电流检测。 数字信号处理单元检测到全部检测结束后， 从 RAM中取 出采样的所有状态下的电压数据和电流数据， 然后进行一系列的运算， 主要 是解方程，把处理完的数据重新保存到 RAM中， 并通知中央处理单元 704控 制把数据传给显示单元 707。避免了现有技术需要在工作中的设备电路支路串 入电流检测计， 破坏了设备的电路物理结构和外观， 很好适用于芯片等电子 器件在线工作状态电路参数的检测。 方便了在电子设备中， 根据用户的节能 减派需求， 对具有待测电路的电子设备适时调整其用电功耗。
最后， 本发明实施例还提供一种通信设备， 包括适用于上述的电路参数 检测的装置， 以及待测电路， 所述测试电路包括至少两个节点， 所述节点包 括至少一个电子器件管脚。
具体的请参见上述实施例的电路参数检测的方法及电路参数检测的装
置， 在此不再赘述。
通过以上的实施方式的描述， 本领域的技术人员可以清楚地了解到本发 明可借助软件加必需的通用硬件平台的方式来实现， 当然也可以通过硬件， 但很多情况下前者是更佳的实施方式。 基于这样的理解， 本发明的技术方案 本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来， 该计算机软件产品存储在一个存储介质中， 包括若干指令用以使得一台计算 机设备（可以是个人计算机， 服务器， 或者网络设备等）执行本发明各个实 施例所述的方法。
以上所述仅是本发明的优选实施方式， 应当指出， 对于本技术领域的普 通技术人员来说， 在不脱离本发明原理的前提下， 还可以做出若干改进和润 饰， 这些改进和润饰也应视为本发明的保护范围。
Claims
1、 一种电路参数检测的方法， 其特征在于， 包括以下步骤：
选取待测电路中的至少两个节点， 所述节点包括至少一个电子器件管脚； 在待测电路处于通电工作状态时， 测量得到所述节点的工作电压值； 在待测电路处于断电状态时， 给所述节点提供测试电流， 在所述节点之间 形成电连接通路， 计算各节点的测试电流值和测试电压值；
根据所述节点的各工作电压值、 所述测试电流值、 和所述测试电压值， 计 算得到待测电路处于通电正常工作状态时的工作电流值。
2、 如权利要求 1所述的方法， 其特征在于， 选取待测电路中的至少两个节 点包括以下步骤：
将待测电路剖分为一定数量的网格， 根据检测到的网格节点间的电压关系， 将符合所述电压关系的一定数量的网格合并成一个节点；
选取待测电路中若干个节点。
3、如权利要求 2所述的方法， 其特征在于， 所述网格节点间的电压关系是： 当检测到任意两个网格间的电压差小于给定的一个数值时， 将这些网格合并为 一个节点。
4、 如权利要求 2所述的方法， 其特征在于， 所述在待测电路处于断电状态 时， 给所述节点提供测试电流和测试电压， 在所述节点之间形成电连接通路， 计算各节点的测试电流值和测试电压值， 包括以下步骤：
测试电路上电， 实现内部数字信号处理单元、 中央处理单元、 和现场可编 程阵列单元逻辑控制单元的初始化；
中央处理单元检测得到数字信号处理单元， 逻辑控制单元状态就绪后； 在待测电路处于断电状态时在设定的一定时间内， 所述中央处理单元下发 测试命令， 启动待测电路断电状态下的任意两节点间的电阻测试；
逻辑控制单元控制测试电路中的稳压电源输出直流电源到待测设备对象任 意两节点；
分别采样该两节点电压和电流， 并将采样得到的一组电压值和电流值保存 到外部存储器中；
分别依次完成所述若干个节点中的任意两节点的全部组合测试。
5、 如权利要求 2所述的方法， 其特征在于， 所述在待测电路处于通电工作 状态时， 测量得到所述至少两个节点的工作电压值， 包括以下步骤：
在待测电路处于通电工作状态至少在设定的一定时间内；
中央处理单元控制测试电路将待测电路接入；
中央处理单元下发测试命令， 指使数字信号处理单元通知逻辑控制单元开 始采样待测电路通电工作状态下的各节点电压值；
逻辑控制单元控制测试电路的设备接入接口对各节点的电压值进行采样， 并将采样得到的电压值保存到外部存储器中。
6、 如权利要求 5所述的方法， 其特征在于， 所述根据所述节点的各工作电 压值、 所述测试电流值、 和所述测试电压值， 计算得到待测电路处于通电正常 工作状态时的工作电流值， 包括以下步骤：
在逻辑控制单元控制测试电路的数模接入接口对各节点的电压值进行采样 过程中， 数字信号处理单元通过数模接入接口监测全部采样过程；
数字信号处理单元通过数模接入接口监测到全部采样结束后， 将外部存储 器中的数据送到数字信号处理单元的内部存储器中；
数字信号处理单元进行数据处理， 计算待测电路的电流。
7、 如权利要求 6所述的方法， 其特征在于， 将数字信号处理单元计算得到 的待测电路的电流值和功耗值传给测试电路的显示单元， 所述显示单元将所述 电流值和功耗值显示在显示界面上。
8、 一种电路参数检测的装置， 其特征在于， 包括： 设备接入接口、 逻辑控 制单元、 中央处理单元、 数据处理单元；
所述设备接入接口， 用于与待测电路中选取的至少两个节点电性连接， 在 待测电路处于通电正常工作状态时， 将测试电路和待测电路隔离， 检测各节点
工作电压； 以及在待测电路处于断电状态时， 在逻辑控制单元控制下， 将稳压 电源提供的电源提供给外部待测电路， 给待测电路的节点提供测试电流和测试 电压；
所述逻辑控制单元， 用于将来自于设备接入接口的数字信号传送给中央处 理单元和数据处理单元；
所述数据处理单元， 用于根据来自于逻辑控制单元的数字信号中所测得的 各节点工作电压值、 测试电流值和测试电压值， 在中央处理单元的控制下， 计 算所述节点之间的阻抗值， 并根据节点工作电压值和节点之间的阻抗值， 进而 计算得到各节点之间的工作电流值或功耗。
9、 如权利要求 8所述的装置， 其特征在于， 还包括： 显示单元， 用于接收 数据处理单元计算得到的待测电路的电流值和功耗值， 将所述电流值和功耗值 显示在显示界面上。
10、 如权利要求 8 所述的装置， 其特征在于， 在所述逻辑控制单元和所述 数据处理单元之间还串联接入一个数据存储单元， 用于存储来自逻辑控制单元 的数据。
11、 一种通信设备， 其特征在于， 包括如权利要求 8至 10中任一项所述的 电路参数检测的装置， 以及待测电路， 所述待测电路包括至少两个节点， 所述 节点包括至少一个电子器件管脚。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100682240A CN101614785B (zh) | 2008-06-27 | 2008-06-27 | 电路参数检测的方法和装置 |
| CN200810068224.0 | 2008-06-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2009155851A1 true WO2009155851A1 (zh) | 2009-12-30 |
Family
ID=41444035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/CN2009/072385 WO2009155851A1 (zh) | 2008-06-27 | 2009-06-22 | 电路参数检测的方法和装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN101614785B (zh) |
| WO (1) | WO2009155851A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107918050A (zh) * | 2017-12-18 | 2018-04-17 | 云丁网络技术(北京)有限公司 | 一种功耗测试系统及方法 |
| CN115547396A (zh) * | 2022-11-30 | 2022-12-30 | 合肥康芯威存储技术有限公司 | 一种针对eMMC的测试方法和装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103345944B (zh) * | 2013-06-26 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 存储器及通过测试机台对存储器进行测试的方法 |
| CN104020335B (zh) * | 2014-05-30 | 2017-01-04 | 华为技术有限公司 | 确定芯片的最低工作电压的方法、装置和芯片 |
| CN104502670B (zh) * | 2014-12-25 | 2018-02-02 | 小米科技有限责任公司 | 电压检测装置、电池及电压检测方法 |
| CN105988079A (zh) * | 2015-02-28 | 2016-10-05 | 深圳市中兴微电子技术有限公司 | 一种集成电路功耗测试系统和方法 |
| CN106440197B (zh) * | 2016-09-23 | 2019-06-21 | 广东美的制冷设备有限公司 | 一种用于空调器的控制转接盒及空调器检测系统 |
| CN110275103B (zh) * | 2019-06-24 | 2022-03-15 | 浙江华仪电子股份有限公司 | 一种目标板功耗及电平时序检测系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11304889A (ja) * | 1998-04-17 | 1999-11-05 | Mitsubishi Electric Corp | 半導体集積回路のテストパターン生成装置及び半導体集積回路のテストパターン生成方法 |
| CN1358274A (zh) * | 2000-02-10 | 2002-07-10 | Oht株式会社 | 检测装置、检测方法和检测组件 |
| CN1206722C (zh) * | 2003-02-28 | 2005-06-15 | 清华大学 | 基于等效电路的集成电路电源网络瞬态分析求解的方法 |
| JP2007155619A (ja) * | 2005-12-07 | 2007-06-21 | Advantest Corp | 試験装置および試験方法 |
| CN1996028A (zh) * | 2005-12-28 | 2007-07-11 | 日本电产丽德株式会社 | 基板检查装置及基板检查方法 |
-
2008
- 2008-06-27 CN CN2008100682240A patent/CN101614785B/zh not_active Expired - Fee Related
-
2009
- 2009-06-22 WO PCT/CN2009/072385 patent/WO2009155851A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11304889A (ja) * | 1998-04-17 | 1999-11-05 | Mitsubishi Electric Corp | 半導体集積回路のテストパターン生成装置及び半導体集積回路のテストパターン生成方法 |
| CN1358274A (zh) * | 2000-02-10 | 2002-07-10 | Oht株式会社 | 检测装置、检测方法和检测组件 |
| CN1206722C (zh) * | 2003-02-28 | 2005-06-15 | 清华大学 | 基于等效电路的集成电路电源网络瞬态分析求解的方法 |
| JP2007155619A (ja) * | 2005-12-07 | 2007-06-21 | Advantest Corp | 試験装置および試験方法 |
| CN1996028A (zh) * | 2005-12-28 | 2007-07-11 | 日本电产丽德株式会社 | 基板检查装置及基板检查方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107918050A (zh) * | 2017-12-18 | 2018-04-17 | 云丁网络技术(北京)有限公司 | 一种功耗测试系统及方法 |
| CN115547396A (zh) * | 2022-11-30 | 2022-12-30 | 合肥康芯威存储技术有限公司 | 一种针对eMMC的测试方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101614785B (zh) | 2012-02-29 |
| CN101614785A (zh) | 2009-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2009155851A1 (zh) | 电路参数检测的方法和装置 | |
| CN101865958A (zh) | 电源适配器测试系统及方法 | |
| WO2012000378A1 (zh) | 测试电路的生成方法、装置和电源测试系统 | |
| CN110187299B (zh) | 一种航空保障装备电学参数通用校准系统 | |
| KR20150111296A (ko) | 모델-독립적 배터리 수명 및 성능 예측기 | |
| WO2010017702A1 (zh) | 一种检测集成电路负载在线功耗的方法、装置和设备 | |
| BRPI0909636B1 (pt) | Sistema e método para medir resistência interna da bateria | |
| CN113985319A (zh) | 一种自动化接口测试设备 | |
| CN203069672U (zh) | 回路电阻测试系统 | |
| CN112763931A (zh) | 一种二次电源自动测试系统、方法及存储介质 | |
| CN207946506U (zh) | 一种测试用模块化电子负载 | |
| CN115236436A (zh) | 开关抽屉的检测方法、装置、系统和存储介质 | |
| WO2016010920A1 (en) | Smart meter system architecture | |
| CN104914303A (zh) | 电能计量方法 | |
| Ruskuls et al. | Edi wsn testbed: Multifunctional, 3d wireless sensor network testbed | |
| JP2002513474A (ja) | 少なくとも一つの準自律テスト機器を有する集積回路テスタ | |
| CN206460091U (zh) | 一种电力监测装置 | |
| CN217156725U (zh) | 一种多功能集成电路实验测试设备 | |
| CN105487947A (zh) | 功率转换效率的测试方法 | |
| CN202393891U (zh) | 锂离子电池组检测仪 | |
| CN214750738U (zh) | 一种二次电源自动测试系统 | |
| US20140223236A1 (en) | Device for testing a graphics card | |
| CN215678646U (zh) | Pwm电路的测试系统 | |
| TWI729631B (zh) | 阻抗量測方法 | |
| CN210427690U (zh) | 一种变压器过载测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09768776 Country of ref document: EP Kind code of ref document: A1 |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |
|
| 122 | Ep: pct application non-entry in european phase |
Ref document number: 09768776 Country of ref document: EP Kind code of ref document: A1 |