JP4792541B2 - 試験装置および試験方法 - Google Patents

Description

本発明は、試験装置および試験方法に関する。

半導体回路等の被試験デバイスを試験する試験装置として、複数の試験モジュール、テスタバス、および、テスタコントローラを備える装置が知られている（例えば特許文献１参照）。テスタコントローラは、テスタバスを介して複数の試験モジュールを制御して、被試験デバイスを試験する。

特許文献１ 特開平９−８９９９９号公報

複数の試験モジュールは、同一の被試験デバイスを試験するので、同期して動作することが好ましい。従来の試験装置では、テスタコントローラが、複数の試験モジュールの同期動作を制御している。このため、テスタコントローラにおける処理時間が生じてしまい、好ましくない。

本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を伝送する複数の試験モジュールと、複数の試験モジュールが接続されるバスと、バスを介して複数の試験モジュールを制御する試験制御部とを備え、複数の試験モジュールにおけるそれぞれの試験モジュールは、被試験デバイスとの間で信号を伝送する試験部と、試験部を制御するモジュール制御部とを有し、それぞれの試験モジュールにおけるモジュール制御部は、バスを介して、他の試験モジュールのモジュール制御部と信号を伝送する試験装置を提供する。

本発明の第２の態様においては、試験装置を用いて被試験デバイスを試験する試験方法であって、試験装置は、被試験デバイスとの間で信号を伝送する複数の試験モジュールと、複数の試験モジュールが接続されるバスと、バスを介して複数の試験モジュールを制御する試験制御部とを備え、複数の試験モジュールのそれぞれの試験モジュールは、被試験デバイスとの間で信号を伝送する試験部と、試験部を制御するモジュール制御部とを有し、それぞれの試験モジュールにおけるモジュール制御部に、バスを介して、他の試験モジュールのモジュール制御部と信号を伝送させる試験方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

試験装置１００の機能構成を複数の被試験デバイス（ＤＵＴ）１０とともに示す。 試験制御部１３２の動作例を示す図である。 制御インターフェイス部１３４の一部の構成例を示す図である。 制御インターフェイス部１３４の一部の他の構成例を示す図である。 試験部２１０および被試験デバイス１０の接続例を示す図である。 試験制御部１３２の他の動作例を説明する。 試験モジュール１２０の構成例を示す図である。 試験モジュール１２０間で同期パケットを伝送する場合の、パケット伝送経路の一例を示す。 試験部２１０の構成の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、試験装置１００の機能構成を複数の被試験デバイス（ＤＵＴ）１０とともに示す。試験装置１００は、少なくとも１つの被試験デバイス１０を試験する。即ち、試験装置１００は、１つの被試験デバイス１０を試験するものであっても、複数の被試験デバイス１０を並行して試験するものであってもよい。

試験装置１００は、システム制御部１１０と、複数の試験モジュール１２０と、複数のサイト制御部１３０と、バス１４０とを備える。システム制御部１１０は、複数のサイト制御部１３０と接続され、当該試験装置１００の全体を制御する。システム制御部１１０と複数のサイト制御部１３０との間は、一例として、汎用または専用の高速シリアルバス等により接続される。

それぞれのサイト制御部１３０は、１または複数の被試験デバイス１０に対応付けられる。それぞれのサイト制御部１３０は、対応する被試験デバイス１０に接続された１または複数の試験モジュール１２０を制御して、対応する被試験デバイス１０の試験を制御する。

それぞれのサイト制御部１３０は、システム制御部１１０から与えられる制御命令および試験プログラム等に応じて、対応する試験モジュール１２０を制御する。即ち、それぞれのサイト制御部１３０は、１または複数の試験部２１０をリソースとして用いて、対応する被試験デバイス１０の試験を制御する。バス１４０は、サイト制御部１３０および１または複数の試験モジュール１２０の間を接続する。

なお、サイト制御部１３０は、試験モジュール１２０に含まれる試験部２１０毎に、試験モジュール１２０を制御してもよい。例えば、１つの試験モジュール１２０に含まれる試験部２１０の一部が第１の被試験デバイス１０に接続され、他の試験部２１０が第２の被試験デバイス１０に接続される場合、第１のサイト制御部１３０が、第１の被試験デバイス１０に対応する試験部２１０を制御し、第２のサイト制御部１３０が、第２の被試験デバイス１０に対応する試験部２１０を制御してよい。つまり、1つの試験モジュール１２０に含まれる複数の試験部２１０は、グループ毎に異なるサイト制御部１３０により制御されてよい。

試験モジュール１２０は、対応する被試験デバイス１０との間で信号を伝送する。それぞれの試験モジュール１２０は、複数の試験部２１０を有する。それぞれの試験部２１０は、当該試験装置１００の試験対象である全ての被試験デバイス１０のうちのいずれか１つの被試験デバイス１０の端子に接続される。そして、複数の試験部２１０のそれぞれは、接続された被試験デバイス１０との間で信号を伝送して当該被試験デバイス１０を試験する。

例えば試験モジュール１２０は、所定の論理パターンを有する試験信号を被試験デバイス１０に供給し、当該試験信号に応じた被試験デバイス１０の動作結果を示す信号を受け取ってよい。なお、それぞれの試験モジュール１２０は、１つずつ異なる基板に設けられてよい。同一の試験モジュール１２０に設けられる複数の試験部２１０は、共通のインターフェイスを介してバス１４０と接続される。

ここで、当該インターフェイスは、対応するそれぞれの試験部２１０が、いずれのサイト制御部１３０による制御を受けるかを、試験部２１０毎に独立に設定することができる。例えば当該インターフェイスは、バス１４０から受け取る命令を、複数の試験部２１０のうち、当該命令において指定される試験部２１０に対してのみ通知してよい。

このように試験装置１００は、一の試験モジュール１２０が有する複数の試験部２１０が制御を受けるサイト制御部１３０を、それぞれ独立に任意に設定することができる。これにより、試験装置１００によれば、試験モジュール１２０内のリソースを効率良く用いて試験することができる。

それぞれのサイト制御部１３０は、試験制御部１３２および制御インターフェイス部１３４を有する。試験制御部１３２は、被試験デバイス１０の試験を制御するためのプログラムを実行し、実行結果に応じた命令を発行する。試験制御部１３２は、当該命令を通知すべき試験モジュール１２０を指定する情報を含む命令を発行する。

例えば試験制御部１３２は、被試験デバイス１０を指定する情報を含む命令を発行してよい。それぞれの試験モジュール１２０のインターフェイスは、自己に属する試験部２１０が、当該命令において指定される被試験デバイス１０に接続している場合に、当該命令が自己を指定していると判定してよい。

また、試験制御部１３２は、当該命令を通知すべき試験部２１０を指定する情報を含む命令を発行してもよい。それぞれの試験モジュール１２０のインターフェイスは、自己に属する試験部２１０が、当該命令において指定される場合に、当該命令が自己を指定していると判定してよい。それぞれの試験モジュール１２０は、当該命令を、指定される試験部２１０に通知する。

試験制御部１３２は、データを読み出すリード命令、データを書き込むライト命令、および、その他の命令を発行してよい。試験制御部１３２は、プロセッサ、メモリ等を有してよい。

制御インターフェイス部１３４は、試験制御部１３２の制御に応じてサイト制御部１３０およびバス１４０の間の通信を処理する。例えば、制御インターフェイス部１３４は、試験制御部１３２から受け取った命令を、当該命令に対応する試験モジュール１２０に送信してよく、全ての試験モジュール１２０に送信してもよい。また、制御インターフェイス部１３４は、それぞれの試験モジュール１２０から受けとったデータを、試験制御部１３２に送信する。

また、試験制御部１３２は、試験モジュール１２０が格納したデータを、２以上の試験モジュール１２０について一括して読み出すグループリード命令を発行する。試験制御部１３２は、当該グループリード命令において、試験モジュール１２０を指定してよく、試験部２１０を指定してよく、また、被試験デバイス１０を指定してもよい。

制御インターフェイス部１３４は、当該グループリード命令に対応する試験モジュール１２０からデータを読み出す。例えば制御インターフェイス部１３４は、バス１４０に接続された全ての試験モジュール１２０に、当該グループリード命令を通知してよい。それぞれの試験モジュール１２０は、受け取ったグループリード命令において自己が指定されている場合に、当該グループリード命令を、対応する試験部２１０に通知する。

グループリード命令で指定された試験モジュール１２０は、グループリード命令で指定されるアドレス、レジスタ等に格納したデータを、バス１４０に出力する。このとき、試験モジュール１２０は、当該グループリード命令に対する応答データである旨を示す情報を、当該応答データに添付する。例えば試験モジュール１２０は、当該グループリード命令を、他の命令から識別する識別情報を、当該応答データに添付してよい。

当該応答データは、例えばそれぞれの試験モジュール１２０が待ち状態であるか否か等のような、試験モジュール１２０の状態を示すデータであってよい。また、当該応答データは、被試験デバイス１０の良否判定結果等のような、試験結果を示すデータであってもよい。

それぞれの制御インターフェイス部１３４は、バス１４０を介して、試験モジュール１２０の応答データを受け取る。そして、自己が送信したグループリード命令に対応する応答データ以外の応答データを廃棄してよい。制御インターフェイス部１３４は、当該グループリード命令で指定される全ての試験モジュール１２０から応答データを受け取った場合に、これらの応答データを一括して試験制御部１３２に通知する。制御インターフェイス部１３４は、これらの応答データの論理和または論理積を試験制御部１３２に通知してよい。

このような構成により、試験制御部１３２は、２以上の試験モジュール１２０を一括して指定し、一括してデータを読み出すことができる。このため、試験モジュール１２０の状態、試験結果等を効率よく取得することができる。

試験制御部１３２は、一括して読み出した応答データに基づいて、複数の試験モジュール１２０を制御してよい。例えば試験制御部１３２は、指定した試験モジュール１２０が全て待ち状態となった場合に、これらの試験モジュール１２０に、次の試験を開始させるトリガ信号を供給してよい。また、試験制御部１３２は、指定した試験モジュール１２０における試験結果に応じた試験項目を、各試験モジュール１２０に実行させてよい。

図２は、試験制御部１３２の動作例を示す図である。本例では、試験制御部１３２が、試験モジュール１２０を１つずつ指定してデータを読み出すシングルリード命令を発行する場合と、上述したグループリード命令を発行する場合とを説明する。図２において記号Ｃは、試験制御部１３２がリード命令を発行する期間を示し、記号Ｄは、試験制御部１３２が応答データを受信する期間を示し、記号Ｐは、試験制御部１３２においてデータを処理する期間を示す。

シングルリード命令により複数の試験モジュール１２０からデータを読み出す場合、試験制御部１３２は、１つの試験モジュール１２０から応答データを受信してから、次の試験モジュール１２０に対するシングルリード命令を発行する。このため、試験モジュール１２０の個数に比例して、シングルリード命令の実行時間が長くなってしまう。

これに対し、グループリード命令により複数の試験モジュール１２０からデータを読み出す場合、試験制御部１３２は、複数の試験モジュール１２０を一括して指定するグループリード命令を発行する。そして、制御インターフェイス部１３４に蓄積された応答データを一括して受け取る。このため、シングルリード命令よりも短い時間で、複数の試験モジュール１２０からデータを読み出すことができる。

図３は、制御インターフェイス部１３４の一部の構成例を示す図である。本例では、制御インターフェイス部１３４の構成のうち、グループリード命令に応じて読み出した応答データを処理する構成を説明し、他の構成の説明は省略する。本例の制御インターフェイス部１３４は、カウンタ１３５およびデータ記憶部１３６を有する。

カウンタ１３５およびデータ記憶部１３６は、バス１４０からグループリード命令に対応する応答データを受け取る。カウンタ１３５は、受け取った応答データの個数を計数する。また、カウンタ１３５には、対応する試験制御部１３２が発行したグループリード命令により読み出されるべきデータの個数の期待値が予め設定される。

例えば、応答データを試験モジュール１２０毎に受け取る場合、カウンタ１３５には、グループリード命令により指定される試験モジュール１２０の数が、当該期待値として設定される。また、応答データを試験部２１０毎に受け取る場合、カウンタ１３５には、グループリード命令により指定される試験部２１０の数が、当該期待値として設定される。カウンタ１３５は、計数値が期待値と一致した場合に、計数値をリセットするとともに、その旨をデータ記憶部１３６に通知する。

データ記憶部１３６は、受け取った応答データを蓄積する。また、データ記憶部１３６は、カウンタ１３５の計数値が期待値と一致した旨の通知を受けた場合に、蓄積した応答データを一括して試験制御部１３２に送信する。このとき、データ記憶部１３６は、送信した応答データを、記憶領域から削除する。

このような構成により、試験制御部１３２は、複数の試験モジュール１２０または複数の試験部２１０の応答データを、一括して読み出すことができる。また、対応するグループリード命令に対応して受け取った応答データの個数を計数することで、制御インターフェイス部１３４は、応答データがいずれの試験モジュール１２０からのデータであるかを認識せずに、指定した複数の試験モジュール１２０からのデータ読み出しが完了したことを検出することができる。

図４は、制御インターフェイス部１３４の一部の他の構成例を示す図である。本例の制御インターフェイス部１３４は、図３に示した制御インターフェイス部１３４の構成に加え、論理演算部１３７を更に備える。本例の制御インターフェイス部１３４は、それぞれの試験モジュール１２０から受け取った応答データの論理和または論理積を試験制御部１３２に通知する。カウンタ１３５は、図３に関連して説明したカウンタ１３５と同一の機能を有する。

論理演算部１３７は、それぞれの試験モジュール１２０から応答データを受け取る毎に、既に受け取っているデータとの論理和または論理積を演算する。例えば、試験制御部１３２は、それぞれの試験モジュール１２０が待ち状態のときに論理値１を示す応答データを読み出す命令を発行してよい。試験制御部１３２は、指定した全ての試験モジュール１２０が待ち状態になったか否かを判定してよい。この場合、論理演算部１３７は、それぞれの応答データの論理積を演算する。

また、試験制御部１３２は、被試験デバイス１０の試験結果がフェイルのときに論理値１を示す応答データを読み出す命令を発行してよい。試験制御部１３２は、指定した試験モジュール１２０のうちの少なくとも１つにおいて、被試験デバイス１０のフェイルが検出されたか否かを判定してよい。この場合、論理演算部１３７は、それぞれの応答データの論理和を演算する。

データ記憶部１３６は、論理演算部１３７の演算結果を記憶する。そして、論理演算部１３７は、新たな応答データを受け取る毎に、データ記憶部１３６からデータを読み出して、当該応答データと論理演算し、演算結果をデータ記憶部１３６に格納する。

カウンタ１３５は、計数値が期待値と一致した場合に、データ記憶部１３６が記憶しているデータ値を、試験制御部１３２に送信させる。データを送信した後、データ記憶部１３６は、格納データを初期値に設定してよい。

このような構成により、複数の試験モジュール１２０からの応答データを、少ない伝送量で試験制御部１３２に送信できる。また、試験制御部１３２において実行されるべき論理演算を、制御インターフェイス部１３４において実行するので、試験制御部１３２の処理負荷を低減することができる。

図５は、試験部２１０および被試験デバイス１０の接続例を示す図である。本例において、第１の試験モジュール１２０−１は、第１の被試験デバイス１０−１との間で信号を伝送する１以上の第１の試験部２１０−１と、第２の被試験デバイス１０−２との間で信号を伝送する１以上の第２の試験部２１０−２とを有する。

試験制御部１３２が、いずれかの被試験デバイス１０を指定したグループリード命令を出力する場合、それぞれの試験モジュール１２０は、当該グループリード命令で指定される被試験デバイス１０に対応する１以上の試験部２１０が格納したデータを一括して送信する。例えば、第２の被試験デバイス１０−２を指定したグループリード命令を受け取った場合、第１の試験モジュール１２０−１は、複数の試験部２１０のうち、第２の試験部２１０−２が格納したデータを一括して送信する。

ここで、一括して送信とは、各試験部２１０が格納したデータの論理和または論理積を送信する処理を指してよい。それぞれの試験モジュール１２０は、グループリード命令において指定された試験部２１０から読み出したデータの論理和または論理積をバス１４０に送信する論理演算部１２２を有してよい。このように、試験モジュール１２０の内部において、複数の試験部２１０の応答データの論理和または論理積を演算することで、サイト制御部１３０における処理負荷を低減することができる。

図６は、試験制御部１３２の他の動作例を説明する。本例では、ポスティッドリード命令を発行する場合の試験制御部１３２の動作を説明する。ポスティッド命令とは、いずれかの試験モジュール１２０を指定して応答データを読み出す個別リード命令を、それぞれの試験モジュール１２０からの応答データの読み出しの完了を待たずに、複数の試験モジュール１２０に対して連続して出力する命令を指す。

図６に示すように、シングルリード命令を実行する場合、それぞれの試験モジュール１２０からの応答データＤの読み出し完了を待って、次の試験モジュール１２０を指定した個別リード命令Ｃを発行する。これに対し、ポスティッドリード命令では、試験制御部１３２は、それぞれの試験モジュール１２０を指定する個別リード命令を、連続してバス１４０に出力する。

制御インターフェイス部１３４は、それぞれの個別リード命令に応じた応答データを順次する。このとき、制御インターフェイス部１３４は、ポスティッドリード命令で順次指定された複数の試験モジュール１２０の全てから応答データを受信するまで、試験制御部１３２に応答データを送信しなくともよい。制御インターフェイス部１３４は、指定された全ての試験モジュール１２０から応答データを受信した場合に、これらの応答データを一括して試験制御部１３２に送信してよい。

制御インターフェイス部１３４は、図３または図４に関連して説明したいずれかの構成を用いて、応答データを処理してよい。例えば、カウンタ１３５には、ポスティッドリード命令により指定される試験モジュール１２０の個数が期待値として設定される。

カウンタ１３５は、ポスティッドリード命令に応じて試験モジュール１２０から受け取ったデータの個数が、設定された期待値と一致した場合に、試験モジュール１２０から受け取ったデータを一括して試験制御部１３２に送信する。このような制御により、試験制御部１３２は、個別の応答データの受信を待たずに試験プログラムを実行できる。

図７は、試験モジュール１２０の構成例を示す図である。試験モジュール１２０は、複数の試験部２１０、モジュール制御部２２０、および、モジュールインターフェイス部２３０を有する。

モジュール制御部２２０は、複数の試験部２１０のそれぞれを、複数のサイト制御部１３０のうち、いずれの被試験デバイス１０（またはサイト制御部１３０）に対応付けるかの設定を記憶する。本例においては、モジュール制御部２２０は、複数の試験部２１０のそれぞれについて、対応付けられた被試験デバイス１０を識別する識別番号を記憶する。

また、モジュール制御部２２０は、それぞれの試験部２１０を制御する制御データを記憶する。このようなデータおよび設定は、試験に先立って例えば試験制御部１３２により書き込まれる。

モジュールインターフェイス部２３０は、複数の試験部２１０に接続される。さらに、モジュールインターフェイス部２３０は、バス１４０を介して複数のサイト制御部１３０との間で、リード命令、応答データ等を送受信する。

モジュールインターフェイス部２３０は、いずれかの被試験デバイス１０を指定したグループリード命令を受け取った場合、それぞれの試験部２１０が、当該被試験デバイス１０に対応するか否かを、モジュール制御部２２０に問い合わせる。当該被試験デバイス１０に対応する試験部２１０が存在する場合、モジュールインターフェイス部２３０は、当該試験部２１０に当該グループリード命令を送信する。

また、それぞれの試験モジュール１２０は、試験制御部１３２を介さずに、他の試験モジュール１２０との間で信号を伝送してよい。この場合、モジュール制御部２２０が、他の試験モジュール１２０のモジュール制御部２２０との間で信号を伝送する。

より具体的には、モジュール制御部２２０は、他の試験モジュール１２０を指定した信号を、バス１４０に送信する。他の試験モジュール１２０のモジュール制御部２２０は、バス１４０を介して、当該信号を受け取ってよい。

また、それぞれのモジュール制御部２２０は、対応する試験部２１０と、他の試験モジュール１２０における試験部２１０とを同期して動作させるべく、同期パケットをバス１４０に送信してよい。より具体的には、それぞれのモジュール制御部２２０は、対応する試験部２１０が所定の待ち状態となった場合に、同期パケットを生成する。

制御インターフェイス部１３４は、受け取った同期パケットを、バス１４０を介して、全ての試験モジュール１２０に送信してよい。なお、制御インターフェイス部１３４は、モジュール制御部２２０から受け取った同期パケットを、同一のサイト制御部１３０に対応する全ての試験モジュール１２０に送信してよい。

図８は、試験モジュール１２０間で同期パケットを伝送する場合の、パケット伝送経路の一例を示す。一つの試験モジュール１２０が送信した同期パケットは、バス１４０を介して、対応する制御インターフェイス部１３４に受信される。つまり、モジュール制御部２２０は、対応するサイト制御部１３０に、同期パケットを送信する。

制御インターフェイス部１３４は、受信した信号が同期パケットの場合に、対応する全ての試験モジュール１２０を指定して、当該同期パケットをバス１４０に送信する。それぞれのモジュール制御部２２０は、システム制御部１１０等により予め設定される所定の個数の同期パケットを、バス１４０から受信した場合に、同期して動作すべき全ての試験モジュール１２０が待ち状態となったと判定する。

なお、各モジュール制御部２２０は、自己が送信した同期パケットも受け取る。このため、受信すべき同期パケットの個数として、自己を含む試験モジュール１２０の個数が、それぞれのモジュール制御部２２０に設定される。

そして、モジュール制御部２２０は、対応する試験部２１０に対して、次の試験項目を実行させる。より具体的には、それぞれのモジュール制御部２２０は、所定の個数の同期パケットを受け取った場合に、次に生成すべき試験信号を試験部２１０に生成させ、被試験デバイス１０に供給させる。

このような制御により、それぞれの試験項目の実行時間が、それぞれの試験モジュール１２０で異なる場合であっても、複数の試験モジュール１２０を試験項目毎に同期して動作させることができる。また、同期動作において、試験制御部１３２を介さないので、試験制御部１３２の処理負荷を低減することができる。

図９は、試験部２１０の構成の一例を示す。なお、試験部２１０は、このような構成に限らず、他の構成であってもよい。試験部２１０は、一例として、送信側ブロック１２と、受信側ブロック１４とを備える。試験部２１０は、送信側ブロック１２または受信側ブロック１４の一方のみを備える構成であってもよい。

送信側ブロック１２は、パケットリストにより指定された順序でパケットを被試験デバイス１０に送信する。受信側ブロック１４は、被試験デバイス１０からパケットを受信して、パケットリストに指定されたパケットと受信したパケットと比較して、被試験デバイス１０の良否を判定する。

まず、送信側ブロック１２について説明する。送信側ブロック１２は、パケットリスト記憶部２０と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、データ変換部３４と、送信部３６とを含む。パケットリスト記憶部２０は、供給された複数のパケットリストを記憶する。

パケットリスト処理部２２は、パケットリスト記憶部２０に記憶された複数のパケットリストのうち外部から指定されたパケットリストを実行して、被試験デバイス１０と通信する各パケットを順次指定する。パケットリスト処理部２２は、一例として、外部から受信したアドレスからパケットリストを実行して、被試験デバイス１０に送信するパケットを順次指定する。

パケットリスト処理部２２は、一例として、指定したパケットを発生するための命令列が記憶されたパケット命令列記憶部２４上のアドレスを指定する。更に、パケットリスト処理部２２は、一例として、被試験デバイス１０との間で通信するパケットについて、パケットデータ列記憶部２６内における当該パケットに含まれるデータ列のアドレス（例えばデータ列の先頭アドレス）を指定する。

このようにパケットリスト処理部２２は、パケットを発生させるための命令列のアドレスと、当該パケットに含まれるデータ列のアドレスを個別に指定する。なお、この場合において、パケットリスト中において、２以上のパケットに対して共通する命令列またはデータ列が指定されている場合に、パケットリスト処理部２２は、当該２以上のパケットについて同一の命令列のアドレスまたは同一のデータ列のアドレスを指定してもよい。

パケット命令列記憶部２４は、複数種類のパケットのそれぞれを発生するための命令列を、パケットの種類毎に記憶する。パケット命令列記憶部２４は、一例として、ライトパケットを発生するための命令列、リードパケットを発生するための命令列、および、アイドルパケットを発生するための命令列等を記憶する。

パケットデータ列記憶部２６は、複数種類のパケットのそれぞれに含まれるデータ列を、パケットの種類毎に記憶する。パケットデータ列記憶部２６は、一例として、ライトパケットに含まれるデータ列、リードパケットに含まれるデータ列、および、アイドルパケットに含まれるデータ列等を含んでよい。また、パケットデータ列記憶部２６は、一例として、パケット毎に変更される個別データ、および、パケットの種類毎に共通の共通データを別個の記憶領域に区別して記憶してもよい。

更に、送信側のパケットデータ列記憶部２６は、受信側ブロック１４内のデータ変換部３４から、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データを受け取る。そして、送信側のパケットデータ列記憶部２６は、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データを記憶する。

下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列、即ち、パケットリスト処理部２２によりアドレスが指定された命令列をパケット命令列記憶部２４から読み出して、読み出した命令列に含まれる各命令を順次に実行する。更に、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットのデータ列、即ち、パケットリスト処理部２２によりアドレスが指定されたデータ列を、命令列の実行に従って順次にパケットデータ列記憶部２６から出力させて、被試験デバイス１０との間の試験に用いる試験データ列を生成する。

また、下位シーケンサ２８は、命令の実行毎に、読み出した個別データおよび共通データに対して指定した処理（演算またはデータ変換）を施すことを指示する制御データをデータ処理部３２およびデータ変換部３４に与える。これにより、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における、指定されたデータ部分を、読み出したデータに対して指定した処理を施したデータとすることができる。

また、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列の実行が完了したことに応じて、終了通知をパケットリスト処理部２２に与えてよい。これにより、パケットリスト処理部２２は、下位シーケンサ２８による命令列の実行の進行に応じて、順次にパケットを指定することができる。

また、送信側ブロック１２が有する送信側の下位シーケンサ２８は、送信部３６に対して、被試験デバイス１０に対して送信する信号のエッジタイミングを指定する。下位シーケンサ２８は、一例として、送信部３６に対してタイミング信号を与えて、パケット毎にエッジタイミングを制御する。

また、送信側の下位シーケンサ２８は、受信側ブロック１４が有する受信側の下位シーケンサ２８と通信を行う。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８とハンドシェイクを行って、受信側の下位シーケンサ２８と同期して命令列を実行することができる。

送信側の下位シーケンサ２８は、一例として、予め指定されたパケットの試験データ列を被試験デバイス１０に送信したことを受信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８に、送信側の下位シーケンサ２８からの通知を受けるまでの間、受信したデータ列の良否判定を禁止させることができる。

また、送信側の下位シーケンサ２８は、一例として、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成する。これにより、送信側の下位シーケンサ２８は、所定のパケットを被試験デバイス１０から受信した後に、予め指定されたパケットを被試験デバイス１０に送信することができる。

データ処理部３２は、パケットデータ列記憶部２６からパケットリスト処理部２２により指定されたパケットのデータ列を読み出して、被試験デバイス１０の試験に用いる試験データ列を生成する。この場合において、送信側のデータ処理部３２は、被試験デバイス１０に対して送信するパケットに応じた試験データ列中に、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データに応じた値を含めてよい。

例えば、送信側のデータ処理部３２は、送信側のパケットデータ列記憶部２６からデータを読み出して、被試験デバイス１０に対して送信するパケットのデータ列における予め指定された部分を受信データに応じた値（例えば受信データそのままの値または受信データに何らかの処理を施した値）とした試験データ列を生成する。このような送信側のデータ処理部３２は、被試験デバイス１０から受信したパケットに含まれていた受信データに応じた値を、パケットに含めて送信することができる。

データ変換部３４は、下位シーケンサ２８から指定されたタイミングにおいて、データ処理部３２から出力した試験データ列をデータ変換する。データ変換部３４は、一例として、試験データ列に対して予め設定されたテーブル等により８ｂ−１０ｂ変換等を行う。更に、データ変換部３４は、一例として、試験データ列に対してスクランブル処理を行ってもよい。そして、データ変換部３４は、変換したデータ列を出力する。送信部３６は、データ変換部３４が生成した試験データ列を、被試験デバイス１０に対して送信する。

つぎに、受信側ブロック１４について説明する。受信側ブロック１４は、送信側ブロック１２と略同一の構成および機能を有するので、受信側ブロック１４については、送信側ブロック１２の相違点について説明をする。

受信側ブロック１４は、パケットリスト記憶部２０と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、データ変換部３４と、受信部８２と、判定部８４とを含む。受信部８２は、被試験デバイス１０からパケットのデータ列を受信する。

受信側のデータ変換部３４は、受信側の下位シーケンサ２８から指定されたタイミングにおいて、受信部８２により受信されたデータ列をデータ変換する。受信側のデータ変換部３４は、一例として、受信したデータ列に対して予め設定されたテーブル等により８ｂ−１０ｂ変換等を行う。更に、受信側のデータ変換部３４は、一例として、受信したデータ列に対してデスクランブル処理を行ってもよい。

そして、受信側のデータ変換部３４は、変換したデータ列を判定部８４へ供給する。また、受信側のデータ変換部３４は、変換したデータ列を、受信側のパケットデータ列記憶部２６または送信側のパケットデータ列記憶部２６の少なくとも一方に供給してもよい。

受信側のパケットリスト処理部２２は、外部から指定されたパケットリストを実行して、被試験デバイス１０から受信されると期待されるパケットを順次指定する。また、受信側のデータ処理部３２は、生成した試験データ列を判定部８４に供給する。

受信側の下位シーケンサ２８は、被試験デバイス１０から出力が期待されるパケットのデータ列を、試験データ列として受信側のパケットデータ列記憶部２６から出力させる。また、受信側の下位シーケンサ２８は、受信部８２に対して、被試験デバイス１０から出力された信号のデータ値を取り込むストローブタイミングを指定する。

判定部８４は、受信側のデータ処理部３２から試験データ列を受け取るとともに、受信側のデータ変換部３４から受信したデータ列を受け取る。判定部８４は、受信したデータ列を試験データ列と比較した結果に基づいて、被試験デバイス１０との間の通信の良否を判定する。判定部８４は、一例として、受信部８２が受信したデータ列と試験データ列とが一致するか否かを比較する論理比較部と、比較結果を記憶するフェイルメモリとを含む。また、判定部８４は、一例として、受信部８２が受信したデータ列が指定されたデータ列と一致したことを受信側の下位シーケンサ２８に通知してもよい。

また、受信側の下位シーケンサ２８は、送信側の下位シーケンサ２８と通信を行う。これにより、受信側の下位シーケンサ２８は、送信側の下位シーケンサ２８とハンドシェイクを行って、送信側の下位シーケンサ２８と同期して命令列を実行することができる。

受信側の下位シーケンサ２８は、一例として、当該受信側の下位シーケンサ２８が生成した試験データ列と一致するデータ列を受信したことを送信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成することができる。

また、受信側の下位シーケンサ２８は、一例として、送信側の下位シーケンサ２８から、予め指定されたパケットの試験データ列を被試験デバイス１０に送信したことの通知を受けるまでの間、判定部８４による受信部８２が受信したデータ列の良否判定を禁止する。これにより、受信側の下位シーケンサ２８は、所定のパケットを被試験デバイス１０へ送信した後に、当該所定のパケットに応じた応答が被試験デバイス１０から出力されたか否かを判定することができる。

受信側のパケットデータ列記憶部２６は、受信側ブロック１４側のデータ変換部３４から受信部８２が受信したパケットに含まれる受信データを受け取る。そして、受信側のパケットデータ列記憶部２６は、受信部８２が受信したパケットに含まれる受信データを記憶する。

更に、受信側のデータ処理部３２は、被試験デバイス１０から出力が期待されるパケットに含まれる試験データ列に、受信部８２が既に受信したパケットに含まれる受信データに応じた値を含める。例えば、受信側のデータ処理部３２は、受信側のパケットデータ列記憶部２６からデータを読み出して、被試験デバイス１０からの受信を期待するパケットのデータ列における予め指定された部分を、受信データに応じた値（例えば受信データそのままの値又は何らかの処理を施した値）とした試験データ列を生成する。

例えば、受信側のデータ処理部３２は、被試験デバイス１０から受信すべき第２のパケットに応じた試験データ列中に、受信部８２が既に受信した第１のパケットに含まれる受信データに応じた値を含めてよい。これにより、受信側のデータ処理部３２によれば、例えば、被試験デバイス１０から受信したパケットに含まれるＩＤ等を参照して、次以降のパケットに含まれるべきＩＤが正しいか否かを判定することができる。

以上のように、本実施形態に係る試験装置１００によれば、受信したパケットに含まれる受信データに応じた値を次以降のパケット内に含める処理を、被試験デバイス１０に比較的に近い位置で行うことができる。これにより、試験装置１００によれば、被試験デバイス１０とのやり取りの応答を高速にすることができる。

また、試験装置１００は、比較的に動作周波数の高い演算処理ユニット等により実現されたデータ処理部３２を備えることが好ましい。これにより、試験装置１００は、受信したパケットに含まれるデータから、次以降のパケットに含めるデータを生成する処理を高速に行うことができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０ 被試験デバイス、１２ 送信側ブロック、１４ 受信側ブロック、２０ パケットリスト記憶部、２２ パケットリスト処理部、２４ パケット命令列記憶部、２６ パケットデータ列記憶部、２８ 下位シーケンサ、３２ データ処理部、３４ データ変換部、３６ 送信部、８２ 受信部、８４ 判定部、１００ 試験装置、１１０ システム制御部、１２０ 試験モジュール、１２２ 論理演算部、１３０ サイト制御部、１３２ 試験制御部、１３４ 制御インターフェイス部、１３５ カウンタ、１３６ データ記憶部、１３７ 論理演算部、１４０ バス、２１０ 試験部、２２０ モジュール制御部、２３０ モジュールインターフェイス部

Claims (8)

1. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスとの間で信号を伝送する複数の試験モジュールと、
   前記複数の試験モジュールが接続されるバスと、
   前記バスを介して前記複数の試験モジュールを制御する試験制御部と、
   前記試験制御部および前記バスの間に設けられた制御インターフェイス部と
   を備え、
   前記複数の試験モジュールにおけるそれぞれの試験モジュールは、
   前記被試験デバイスとの間で信号を伝送する試験部と、
   前記試験部を制御するモジュール制御部と
   を有し、
   それぞれの前記試験モジュールにおける前記モジュール制御部は、前記モジュール制御部に対応する前記試験部と、他の前記試験モジュールにおける前記試験部とを同期して動作させる同期パケットを、前記バスを介して前記制御インターフェイス部に送信し、
   前記制御インターフェイス部は、受け取った前記同期パケットを、前記バスを介して全ての前記モジュール制御部に送信する試験装置。
2. それぞれの前記モジュール制御部は、対応する前記試験部が予め定められた待ち状態となった場合に前記同期パケットを送信し、且つ、予め定められた個数の前記同期パケットを前記バスから受信した場合に、前記試験部に次の試験項目を実行させる
   請求項１に記載の試験装置。
3. それぞれの前記モジュール制御部は、前記試験制御部を介さずに、前記同期パケットを送受信する
   請求項１または２に記載の試験装置。
4. 前記試験制御部は、それぞれの前記試験部を制御する制御データを、それぞれの前記モジュール制御部に予め格納する
   請求項１から３のいずれか一項に記載の試験装置。
5. 前記試験制御部および前記制御インターフェイス部を複数組備え、
   それぞれの前記試験モジュールは、いずれかの前記試験制御部により制御され、
   それぞれの前記モジュール制御部は、対応する前記制御インターフェイス部に前記同期パケットを送信し、
   前記制御インターフェイス部は、受け取った前記同期パケットを、対応する複数の前記モジュール制御部に送信する
   請求項１から４のいずれか一項に記載の試験装置。
6. 前記モジュール制御部は、前記制御インターフェイス部に自己が送信した前記同期パケットを、前記制御インターフェイス部から受信する
   請求項１から５のいずれか一項に記載の試験装置。
7. 試験装置を用いて被試験デバイスを試験する試験方法であって、
   前記試験装置は、前記被試験デバイスとの間で信号を伝送する複数の試験モジュールと、
   前記複数の試験モジュールが接続されるバスと、
   前記バスを介して前記複数の試験モジュールを制御する試験制御部と、
   前記試験制御部および前記バスの間に設けられた制御インターフェイス部と
   を備え、
   前記複数の試験モジュールのそれぞれの試験モジュールは、
   前記被試験デバイスとの間で信号を伝送する試験部と、
   前記試験部を制御するモジュール制御部と
   を有し、
   それぞれの前記試験モジュールにおける前記モジュール制御部に、前記モジュール制御部が制御する前記試験部と、他の前記試験モジュールにおける前記試験部とを同期して動作させる同期パケットを、前記バスを介して前記制御インターフェイス部に送信させ、
   前記制御インターフェイス部は、受け取った前記同期パケットを、前記バスを介して全ての前記モジュール制御部に送信させる試験方法。
8. それぞれの前記モジュール制御部に、対応する前記試験部が予め定められた待ち状態となった場合に前記同期パケットを送信させ、且つ、前記モジュール制御部が予め定められた個数の前記同期パケットを前記バスから受信した場合に、前記試験部に次の試験項目を実行させる
   請求項７に記載の試験方法。

Images