CN101713813B - 片上系统芯片和对片上系统芯片进行测试的方法 - Google Patents

片上系统芯片和对片上系统芯片进行测试的方法 Download PDF

Info

Publication number
CN101713813B
CN101713813B CN2008101682252A CN200810168225A CN101713813B CN 101713813 B CN101713813 B CN 101713813B CN 2008101682252 A CN2008101682252 A CN 2008101682252A CN 200810168225 A CN200810168225 A CN 200810168225A CN 101713813 B CN101713813 B CN 101713813B
Authority
CN
China
Prior art keywords
chip
test
external testing
result
mux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101682252A
Other languages
English (en)
Other versions
CN101713813A (zh
Inventor
陶建平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2008101682252A priority Critical patent/CN101713813B/zh
Publication of CN101713813A publication Critical patent/CN101713813A/zh
Application granted granted Critical
Publication of CN101713813B publication Critical patent/CN101713813B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明公开了一种片上系统芯片和对片上系统芯片进行测试的方法，该片上系统芯片包括：第一IO MUX，用于将来自外部测试信号发生器的测试数据传送到总线MUX上，并由总线MUX选择并驱动外设或者加速器进行测试；至少一个结果和状态模块，用于接收对外设和/或加速器的测试结果，并将测试结果发送到相应的第二IO MUX；至少一个第二IOMUX，用于将测试结果发送到外部测试数据分析器，以实现对测试结果的分析。通过上述技术方案，解决了SOC芯片不能够快速测试的问题，提高了芯片检测的正确率和效率，从而能够快速的挑选功能完好的芯片。

Description

片上系统芯片和对片上系统芯片进行测试的方法
技术领域
本发明涉及通信领域，并且特别地，涉及一种片上系统芯片和对片上系统芯片进行测试的方法。
背景技术
目前，集成电路的片上系统芯片(System On Chip，简称为SOC)被广泛地应用于通信，航空，控制等领域，SOC的集成度越来越高，例如，用于手机基带及应用芯片是包含微控制单元(Micro ControllerUnit，简称为MCU)和数字信号处理(Digital Signal Processing，简称为DSP)在内的多核SOC。
相关技术中，对于复杂的信号处理，是通过硬件加速器的方法挂在DSP或MCU的总线上来实现。当这种复杂的SOC芯片出厂时，通常使用诸如边界扫描(boundary scan)、测试机(tester)的方法来检测芯片的好坏。
这种通用的测试方法并不能完全确保测试后芯片的功能，特别是上述复杂的加速器的功能。而另外的诸如trace的方法仅适合于debug，并不利于芯片功能的快速测试。此外，相关技术中还存在使用系统总线提供测试向量进行芯片测试的方法，但主要是使用信号仿真单元将主机输出的测试信号转换为基于目标测试主机接口标准的测试信号，并输出给外部测试芯片来实现测试的，但是，上述的处理并没有涉及到芯片内部的架构设计。然而，目前尚未提出能够解决针对无法有效地快速测试SOC芯片的功能的问题的技术方案。
发明内容
考虑到目前无法有效地快速测试SOC芯片的功能的问题而做出本发明，为此，本发明的主要目的在于提供一种片上系统芯片和对片上系统芯片进行测试的方法，以解决相关技术中的上述问题。
根据本发明的一个方面，提供了一种片上系统芯片，包括处理器、DMA，其中，处理器、DMA通过总线MUX连接至外设和/或加速器并能够选择外设和/或加速器。
根据本发明的片上系统芯片进一步包括：第一IO MUX，用于将来自外部测试信号发生器的测试数据传送到总线MUX上，并由总线MUX选择并驱动外设或者加速器进行测试；至少一个结果和状态模块，用于接收对外设和/或加速器的测试结果，并将测试结果发送到相应的第二IO MUX；至少一个第二IOMUX，用于将测试结果发送到外部测试数据分析器，以实现对测试结果的分析。
此外，上述芯片进一步包括：至少一个中断控制器，用于通过产生中断来控制结果和状态模块进行测试结果的输出。
其中，至少一个中断控制器连接至外部测试数据分析器，并用于将标识中断控制器状态是否正常的数据发送至外部测试数据分析器。
此外，上述芯片进一步包括：至少一个安全保险模块，用于在测试完成之后，废弃测试总线。
此外，上述芯片进一步包括与外部测试信号发生器连接的管脚，其中，管脚用于将测试数据传输至第一IO MUX，并用于通过第一IO MUX实现片上系统芯片内的模块复用。
此外，上述芯片进一步包括：寄存器，用于通过第一IO MUX实现与外部测试信号发生器的数据读写，以供外部测试信号发生器判断片上系统芯片的模块功能是否正常。
其中，外部测试数据分析器用于根据测试结果判断片上系统芯片是否正常。
根据本发明的另一方面，提供了一种对片上系统芯片进行测试的方法。
根据本发明的对片上系统芯片进行测试的方法包括：外部测试信号发生器产生测试数据以通过管脚驱动片上系统芯片中需要测试的处理器的总线；第一IO MUX将管脚连接到总线MUX上，由总线MUX选择外设或加速器并通过相应的通路对所选的外设或加速器提供驱动；外设或加速器将测试结果通过结果和状态模块发送到外部测试数据分析器，以供外部测试数据分析器对测试结果进行分析。
其中，外设或加速器将测试结果通过结果和状态模块发送到外部测试数据分析器的具体处理为：外设或加速器将测试结果发送到结果和状态模块；结果和状态模块将测试结果通过第二IOMUX发送到外部测试数据分析器。
此外，外部测试数据分析器对测试结果进行分析之后，上述方法进一步包括：外部测试数据分析器根据分析结果判断测试是否通过；并在测试完成后，废弃测试总线。
借助于本发明的技术方案，通过对片上系统芯片结构的改进，解决了SOC芯片不能够快速测试的问题，提高了芯片检测的正确率和效率，从而能够快速的挑选功能完好的芯片。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1是相关技术中以处理器为核心并带有基带加速器的SOC芯片结构框图；
图2是根据本发明装置实施例的片上系统芯片的结构框图；
图3是根据本发明优选实施例的双核片上系统芯片的结构框图；
图4是根据本发明方法实施例的对片上系统芯片进行测试的方法的流程图；
图5是本发明方法实施例所应用的测试环境示意图。
具体实施方式
功能概述
在相关技术中，由于不能够对片上系统芯片进行快速有效的测试，因此，本发明对片上系统芯片的结构进行了改进，并提出了基于改进后片上系统芯片的检测方法，具体处理为：外部测试信号发生器向基带芯片提供测试向量；第一IO MUX和安全保险将外部测试信号发生器的信号绕到AHB总线MUX上；由AHB总线MUX来选择不同的模块，并对其进行驱动；外设或加速器的结果送至结果和状态模块，并由第二IOMUX连接到外部测试数据分析器；外部测试数据分析器对接收的信息和已由仿真得到知结果进行比较来判断该测试是否通过。
在对本发明的上述处理过程进行详细说明之前，首先对现有技术中的芯片结构进行详细的说明。
以无线通讯Modem为例，通常无线通讯Modem的基带处理器是由ARM加DSP的双核SOC系统所组成；当然也可以是单核Modem。并且，基带加速器(例如，Equalizer，Rake接收机等)是通过总线挂在modem处理器(DSP或MCU)上的。
图1示出了一种以处理器(CPU/DSP)为核心并带有基带加速器的SOC芯片结构。该芯片包括处理器、直接地址访问(DMA)单元、其它总线控制器(其它master)、总线MUX(AHBMUX)、和外设等功能单元。
如图1所示，Modem处理器的内部总线可以通过总线桥(AHB)转换成通用总线，如AHB总线(也可以是其它种类的总线)，Modem处理器和DMA等其它总线控制器是通过总线复用来选择不同外设的；外设(例如RX、TX、UART、Modem加速器、UART、I2S等)一般是通过速度较低的总线桥(如ARM APB)来连接的。根据外设速度要求的不同，外设也可以挂在较高速度的总线上(如SRAM等挂在AHB总线上)。
图1中所示的是单个CPU的结构，由双核所组成(DSP和ARM)的SOC芯片的结构与图1类似，不再赘述。
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
装置实施例
根据本实施例，提供了一种片上系统芯片，包括处理器、DMA，其中，处理器、DMA通过总线MUX连接至外设和/或加速器并能够选择外设和/或加速器。
图2示出了根据本发明装置实施例的片上系统芯片的结构框图，如图2所示，该装置包括第一IO MUX22、至少一个结果和状态模块24和至少一个第二IOMUX26，以下详细描述上述模块的功能。
第一IO MUX22，用于将来自外部测试信号发生器的测试数据传送到总线MUX上，并由总线MUX选择并驱动外设或者加速器进行测试。
结果和状态模块24，用于接收对外设和/或加速器的测试结果，并将测试结果发送到相应的第二IO MUX26。
第二IOMUX26，连接至结果和状态模块24，用于将测试结果发送到外部测试数据分析器，以实现对测试结果的分析。
进一步地，芯片中还需要包括：至少一个中断控制器和至少一个安全保险模块。
上述中断控制器用于通过产生中断来控制结果和状态模块进行测试结果的输出，并且，该模块可以连接至外部测试数据分析器，并用于将标识中断控制器状态是否正常的数据发送至外部测试数据分析器。
上述安全保险模块，用于确保芯片的安全和完整性，在测试完成之后，废弃测试总线；具体地，它的作用是在测试完成之后，彻底废弃这个测试总线的功能以禁止黑客利用这个总线对芯片的读写来确保芯片的安全，此外，安全保险还确保测试总线不会通过IOMUX连接到其它的任何内部设备上。
更进一步地，芯片还可以包括与外部测试信号发生器连接的管脚和寄存器。
上述管脚用于将测试数据传输至第一IO MUX22，并用于通过第一IO MUX22实现片上系统芯片内的模块复用。
如果需要实现对上述结构的芯片的测试，还必须包括以下两个模块：
外部测试信号发生器，用于向第一IO MUX22发送测试向量，并通过第一IO MUX22对寄存器的数据进行读写，来判断片上系统芯片的模块功能是否正常。
具体地，外部测试信号发生器是产生处理器总线驱动序列的可编程器件，其功能相当一个总线控制器。外部测试信号发生器提供的测试数据(test vectors)以总线(例如AHB总线)的形式连接到芯片的管脚上。这类管脚是通过IO MUX与其它模块复用的，因为正常工作模式下，测试管脚是不用的。此外，外部测试信号发生器不仅可以提供测试向量，它还可以通过读写芯片的寄存器来判断模块的功能是否正常(充当了外部测试数据分析器功能)，以及实现对模块的debug功能。
此外，外部测试信号发生器所提供的测试数据进一步由总线MUX(AHB MUX)来选择不同的模块或外设进行测试驱动。测试驱动的另一个目的是确保基带和射频的RX，TX链路的正常工作。通过驱动modem加速器和其它外设，基带芯片在测试向量规定的模式下开始工作。基带芯片的外设(如modem加速器)的结果和状态(包括中断信号)汇集在测试结果和状态模块中，并由IO MUX(具有安全保险)连接到管脚上。
外部测试数据分析器，用于根据仿真的结果来判断判断片上系统芯片是否正常。此外，中断控制器的输出(正常模块式下，中断控制器的输出只是连到处理器)也绕到管脚上供外部测试数据分析器使用。
图3示出了根据本发明优选实施例的双核片上系统芯片的结构框图，如图3所示，该芯片为DSP/MCU双核处理器架构，DSP处理器和MCU处理器各自为一套如图2所示的结构的核心，两套架构之间通过共享缓存(RAM)进行沟通。图3所示芯片的工作原理与图2所示芯片的工作原理类似，其区别在于外部测试信号发生器向双核SOC芯片提供测试向量。需要说明的是，DSP和MCU可以用不同或相同的总线协议；也可以有各自的结果和状态模块，或者可以共用一个。其它工作过程与图2所述工作过程类似，不在赘述。
需要说明的是，尽管上述描述针对Modem SOC进行的，本发明并不局限于Modem SOC，该架构和测试方法可应用于其它以CPU，DSP处理器为核的单核和多核SOC中，本实施例提供的芯片对现有芯片的结构进行了改进，该芯片能够更有效和更快速地被检测。
方法实施例
根据本实施例，提供了一种对片上系统芯片进行测试的方法，该芯片可以是如图2、图3所示的芯片。
图4示出了根据本发明方法实施例的对片上系统芯片进行测试的方法的流程，如图4所示，该方法包括如下处理(步骤S402至步骤S406)：
步骤S402，外部测试信号发生器产生测试数据以通过管脚驱动片上系统芯片中需要测试的处理器的总线；
步骤S404，第一IO MUX将管脚连接到总线MUX上，由总线MUX选择外设或加速器并通过相应的通路对所选的外设或加速器提供驱动；
步骤S406，外设或加速器将测试结果通过结果和状态模块发送到外部测试数据分析器，以供外部测试数据分析器对测试结果进行分析。
下面详细说明图4所示方法的处理过程。
对片上系统芯片进行测试，首先要从外部向芯片输入一系列的测试数据，该测试数据可以是向量或者是代码，通过这些测试数据来驱动芯片的处理器总线。
IO MUX和安全保险(e-fuse)(在具体实施中，IO MUX和安全保险可以集成在同一模块中)将相应的管脚连接到AHB MUX上(如图2中的AHB MUX1、AHB MUX2和AHB MUX3)。AHB MUX可以选择不同的通路，如果选择处理器通路(AHB MUX1)，外部测试信号发生器就像一个处理器，如果选择DMA通路(AHBMUX2)，外部测试信号发生器就像一个DMA。并通过芯片内部的总线MUX和外设桥(例如图2中的APB)向相应的外设/加速器提供驱动，需要说明的是，芯片内部的总线MUX和外设桥(APB)是由芯片自身的架构决定的。
随后，外设或加速器将测试结果发送到结果和状态模块，结果和状态模块将测试结果通过第二IOMUX发送到外部测试数据分析器。外部测试数据分析器根据分析结果判断测试是否通过；在测试完成后，安全保险(e-fuse)废弃测试总线。
下面结合具体的测试环境对本实施例提供的方法进行详细说明。
图5示出了本发明方法实施例所应用的测试环境，如图5所示，测试环境为可编程器件(例如FPGA)和被测芯片(该芯片可以是如图2所示的芯片)以及个人电脑(Personal Computer，简称为PC)。外部测试信号发生器和外部测试数据分析器置于FPGA中。外部测试信号发生器产生测试向量并驱动被测芯片。芯片的测试结果送给外部测试数据分析器。外部测试数据分析器将软件仿真结果与芯片的测试结果进行对比，并确定测试是否通过。FPGA可与PC相连以实现测试的自动化。测试程序也可以下载到FPGA，PC并不是必须的。
在具体实施过程中，外部测试信号发生器是产生处理器总线驱动序列的可编程器件，其功能相当一个总线控制器。外部测试信号发生器提供的测试数据(test vectors)以总线(例如AHB总线)的形式连接到芯片的管脚上。这类管脚是通过IO MUX与其它模块复用的，因为正常工作模式下，测试管脚是不用的。此外，外部测试信号发生器不仅可以提供测试向量，它还可以通过读写芯片的寄存器来判断模块的功能是否正常(充当了外部测试数据分析器功能)，以及实现对模块的debug功能。
外部测试信号发生器所提供的测试数据进一步由总线MUX(AHB MUX)来选择不同的模块或外设进行测试驱动。测试驱动的另一个目的是确保基带和射频的RX，TX链路的正常工作。通过驱动modem加速器和其它外设，基带芯片在测试向量规定的模式下开始工作。基带芯片的外设(如modem加速器)的结果和状态(包括中断信号)汇集在测试结果和状态模块中，并由IO MUX(具有安全保险)连接到管脚上。
外部测试数据分析器根据仿真的结果来判断该测试功能是否正确。此外，中断控制器的输出(正常模块式下，中断控制器的输出只是连到处理器)也绕到管脚上供外部测试数据分析器使用。
在实际应用中，为了确保芯片的安全和完整性，本发明使用了安全保险(e-fuse)模块，其作用是在测试完成之后，彻底废弃这个测试总线的功能以禁止黑客利用这个总线对芯片的读写来确保芯片的安全。安全保险还确保测试总线不会通过IO MUX连接到其它的任何内部设备上。
本实施例提供的方法也适用于如图3所示的双核(MCU/DSP)SOC芯片，如图3所示，MCU和DSP使用相同的AHB总线协议，但MCU和DSP也可以用不同的总线协议。只要使用不同的IO MUX连接到外部测试信号发生器就可以实现对不同种类的总线的驱动。图3中，MCU和DSP两端都有一个测试结果和状态模块供外部测试数据分析器使用。根据设计需要，MCU和DSP也可以共用一个测试结果和状态模块。
通过本实施例提供的方法，能够对如图2所示的芯片进行快速检验。
综上所述，借助于本发明的技术方案，通过对片上系统芯片结构的改进，解决了SOC芯片不能够快速测试的问题，提高了芯片检测的正确率和效率，从而能够快速的挑选功能完好的芯片。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种片上系统芯片，包括处理器、DMA，其中，所述处理器、所述DMA通过总线MUX连接至外设和/或加速器并能够选择所述外设和/或所述加速器，其特征在于，所述片上系统芯片进一步包括：
第一IO MUX，用于将来自外部测试信号发生器的测试数据传送到总线MUX上，并由所述总线MUX选择并驱动外设或者加速器进行测试；
至少一个结果和状态模块，用于接收对所述外设和/或所述加速器的测试结果，并将所述测试结果发送到相应的第二IO MUX；
至少一个所述第二IOMUX，用于将所述测试结果发送到外部测试数据分析器，以实现对所述测试结果的分析。
2.根据权利要求1所述的芯片，其特征在于，进一步包括：
至少一个中断控制器，用于通过产生中断来控制所述结果和状态模块进行测试结果的输出。
3.根据权利要求2所述的芯片，其特征在于，所述至少一个中断控制器连接至所述外部测试数据分析器，并用于将标识所述中断控制器状态是否正常的数据发送至所述外部测试数据分析器。
4.根据权利要求1所述的芯片，其特征在于，进一步包括：
至少一个安全保险模块，用于在测试完成之后，废弃测试总线。
5.根据权利要求1所述的芯片，其特征在于，进一步包括与所述外部测试信号发生器连接的管脚，其中，所述管脚用于将所述测试数据传输至所述第一IO MUX，并用于通过所述第一IOMUX实现所述片上系统芯片内的模块复用。
6.根据权利要求1所述的芯片，其特征在于，进一步包括：
寄存器，用于通过所述第一IO MUX实现与所述外部测试信号发生器的数据读写，以供所述外部测试信号发生器判断所述片上系统芯片的模块功能是否正常。
7.根据权利要求1所述的芯片，其特征在于，所述外部测试数据分析器用于根据所述测试结果判断所述片上系统芯片是否正常。
8.一种对片上系统芯片进行测试的方法，其特征在于，所述方法包括：
外部测试信号发生器产生测试数据以通过管脚驱动所述片上系统芯片中需要测试的处理器的总线；
第一IO MUX将所述管脚连接到总线MUX上，由所述总线MUX选择外设或加速器并通过相应的通路对所选的外设或加速器提供驱动；
所述外设或所述加速器将测试结果通过结果和状态模块发送到外部测试数据分析器，以供所述外部测试数据分析器对所述测试结果进行分析。
9.根据权利要求8所述的方法，其特征在于，所述外设或所述加速器将测试结果通过结果和状态模块发送到外部测试数据分析器的具体处理为：
所述外设或所述加速器将测试结果发送到所述结果和状态模块；
所述结果和状态模块将所述测试结果通过第二IOMUX发送到所述外部测试数据分析器。
10.根据权利要求9所述的方法，其特征在于，所述外部测试数据分析器对所述测试结果进行分析之后，所述方法进一步包括：
所述外部测试数据分析器根据分析结果判断测试是否通过；
并在测试完成后，废弃测试总线。
CN2008101682252A 2008-10-06 2008-10-06 片上系统芯片和对片上系统芯片进行测试的方法 Active CN101713813B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101682252A CN101713813B (zh) 2008-10-06 2008-10-06 片上系统芯片和对片上系统芯片进行测试的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101682252A CN101713813B (zh) 2008-10-06 2008-10-06 片上系统芯片和对片上系统芯片进行测试的方法

Publications (2)

Publication Number Publication Date
CN101713813A CN101713813A (zh) 2010-05-26
CN101713813B true CN101713813B (zh) 2012-06-06

Family

ID=42417623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101682252A Active CN101713813B (zh) 2008-10-06 2008-10-06 片上系统芯片和对片上系统芯片进行测试的方法

Country Status (1)

Country Link
CN (1) CN101713813B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102117070B (zh) * 2011-01-12 2013-02-06 福州瑞芯微电子有限公司 一种hif控制器的功能测试方法
CN102323536B (zh) * 2011-05-31 2013-07-17 上海大学 片上系统中高速超宽总线故障测试系统和方法
CN102346234B (zh) * 2011-06-30 2013-11-06 福州瑞芯微电子有限公司 一种i2s接口的功能测试方法
CN103838899B (zh) * 2012-11-27 2017-12-19 上海华虹集成电路有限责任公司 针对硬核mcu的中断控制器的仿真验证系统及方法
CN104049204A (zh) * 2013-03-11 2014-09-17 中兴通讯股份有限公司 一种片上系统芯片测试方法、装置和系统
CN103531251B (zh) * 2013-10-29 2016-04-27 北京兆易创新科技股份有限公司 一种多芯片封装系统
CN106209121B (zh) * 2016-07-15 2019-04-09 中国科学院微电子研究所 一种多模多核的通信基带SoC芯片
CN107978338B (zh) * 2016-10-21 2020-09-08 深圳市中兴微电子技术有限公司 一种测试信号产生方法及装置
CN107861866B (zh) * 2017-09-30 2020-05-22 南京国睿中数电子科技有限公司 一种基于uart接口的嵌入式系统调试方法
CN111856242B (zh) * 2020-06-22 2021-09-07 深圳米飞泰克科技有限公司 合封芯片的检测方法、装置及电子设备
CN112134590B (zh) * 2020-09-22 2022-05-31 北京强云创新科技有限公司 一种卫星通信基带芯片结构
CN113297020B (zh) * 2021-05-20 2023-02-28 山东云海国创云计算装备产业创新中心有限公司 芯片中硬件模块的测试方法、装置、设备及可读存储介质

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916657A (en) * 1985-12-12 1990-04-10 Alcatel Usa, Corp. Single instruction multiple data (SIMD) cellular array processing apparatus employing multiple state logic for coupling to data buses
GB9809763D0 (en) * 1997-05-27 1998-07-08 Hewlett Packard Co Multipurpose test chip input/output circuit
EP1158305A1 (en) * 2000-05-15 2001-11-28 Bull S.A. System integrated on a chip of semiconductor material
TW491946B (en) * 2001-03-28 2002-06-21 Via Tech Inc Method for testing chip and circuit of the same
CN1667427A (zh) * 2005-04-20 2005-09-14 威盛电子股份有限公司 芯片测试方法及相关装置
CN1981201A (zh) * 2004-07-07 2007-06-13 皇家飞利浦电子股份有限公司 测试ic中的管线
CN101038300A (zh) * 2006-03-15 2007-09-19 中华映管股份有限公司 检测线路布局以及液晶显示面板的制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916657A (en) * 1985-12-12 1990-04-10 Alcatel Usa, Corp. Single instruction multiple data (SIMD) cellular array processing apparatus employing multiple state logic for coupling to data buses
GB9809763D0 (en) * 1997-05-27 1998-07-08 Hewlett Packard Co Multipurpose test chip input/output circuit
EP1158305A1 (en) * 2000-05-15 2001-11-28 Bull S.A. System integrated on a chip of semiconductor material
TW491946B (en) * 2001-03-28 2002-06-21 Via Tech Inc Method for testing chip and circuit of the same
CN1981201A (zh) * 2004-07-07 2007-06-13 皇家飞利浦电子股份有限公司 测试ic中的管线
CN1667427A (zh) * 2005-04-20 2005-09-14 威盛电子股份有限公司 芯片测试方法及相关装置
CN101038300A (zh) * 2006-03-15 2007-09-19 中华映管股份有限公司 检测线路布局以及液晶显示面板的制造方法

Also Published As

Publication number Publication date
CN101713813A (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
CN101713813B (zh) 片上系统芯片和对片上系统芯片进行测试的方法
EP2158495B1 (en) Integrated circuit with self-test feature for validating functionality of external interfaces
JP4885316B2 (ja) 試験装置および試験方法
CN107077409B (zh) 用于在电子系统中进行多接口调试的方法和装置
JPH10253719A (ja) Ｔａｐコントローラを有する集積回路
CN107329774A (zh) 确定Redriver芯片参数的方法和装置
CN112579381A (zh) 一种基于uvm的uart总线的uvm验证系统及方法
KR20130050383A (ko) 시스템 온 칩 내에 독립 로직 블록의 통합
CN109885905B (zh) 一种提高数字电路功能验证效率的验证系统
CN115496018A (zh) 一种SoC芯片多版本验证方法、装置及设备
CN115543797A (zh) 基于uvm的总线转换桥验证方法、装置、设备及存储介质
CN112269120A (zh) 接口信号回环测试方法、装置、计算机设备和存储介质
CN116089281A (zh) 一种芯片测试方法、测试平台和设备
CN111914501A (zh) 一种基于UVM验证方法学的FeRAM接口验证平台的实现方法
CN102053898A (zh) 针对主机pcie插槽上总线接口的测试方法及其读写测试方法
US8020058B2 (en) Multi-chip digital system having a plurality of controllers with self-identifying signal
CN111722968A (zh) 一种硬件调试方法、装置、系统及可读存储介质
CN114356671A (zh) 板卡调试装置、系统及方法
CN114113990A (zh) 嵌入式边界扫描控制器
US6990621B2 (en) Enabling at speed application of test patterns associated with a wide tester interface on a low pin count tester
CN112162879A (zh) 一种实时多核dsp软件的日志系统
US8149721B2 (en) Test apparatus and test method
CN100460888C (zh) 芯片测试机制与相关方法
CN116306479A (zh) 基于uvm的以太网phy通用验证平台及验证方法
Wiecha et al. Architecture and design of a Bluetooth low energy controller

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20221102

Address after: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518057 No. 55 South Science and technology road, Shenzhen, Guangdong, Nanshan District

Patentee before: ZTE Corp.

TR01 Transfer of patent right