CN107978338B - 一种测试信号产生方法及装置 - Google Patents

一种测试信号产生方法及装置 Download PDF

Info

Publication number
CN107978338B
CN107978338B CN201610920467.7A CN201610920467A CN107978338B CN 107978338 B CN107978338 B CN 107978338B CN 201610920467 A CN201610920467 A CN 201610920467A CN 107978338 B CN107978338 B CN 107978338B
Authority
CN
China
Prior art keywords
data
test
address
cache
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610920467.7A
Other languages
English (en)
Other versions
CN107978338A (zh
Inventor
任域皞
杨丽宁
孙建伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN201610920467.7A priority Critical patent/CN107978338B/zh
Priority to PCT/CN2017/085226 priority patent/WO2018072439A1/zh
Publication of CN107978338A publication Critical patent/CN107978338A/zh
Application granted granted Critical
Publication of CN107978338B publication Critical patent/CN107978338B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本发明公开了一种测试信号产生方法及装置，包括：在寄存器中为测试数据配置第一组数据信息和第二组数据信息；依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。

Description

一种测试信号产生方法及装置
技术领域
本发明涉及SoC测试技术领域，尤其涉及一种测试信号产生方法及装置。
背景技术
在工程设计中引入系统芯片(SoC，System on Chip)可以简化设计，增加系统稳定性，降低产品成本。然而随着SoC规模增大，设计成本和测试成本与日俱增，SoC的可测试性成为设计工作中非常重要的内容，它为缩短产品上市周期，及时定位发现问题提供有力支撑。为了满足SoC的可测试性，必须在SoC原型设计中增加可以产生测试信号的单元，即测试信号产生模块(TSG，Test Signal Generator)。
传统的TSG通过两种方式产生测试信号，公式法或存储法。其中：
公式法通过配置的初始值和生成多项式产生伪随机序列，通过对伪随机序列的处理来产生测试信号。这种方法产生的测试信号十分有限，信号源只能按照既定的配置产生，信号之间具有相关性。不能根据用户需求产生灵活的测试数据。
存储法即将用户定义的测试数据存储在硬件存贮资源中，循环读出其中的数据产生测试数据源。然而为保证测试的完整性，测试信号的长度一般至少需要两个数据帧长的周期，这种方法需要耗费大量的存储资源，这些存储资源也不能被其他功能单元复用，对SOC的存储，面积，功耗等带来巨大成本。
发明内容
为解决上述技术问题，本发明实施例提供了一种测试信号产生方法及装置。
本发明实施例提供的测试信号产生方法，包括：
在寄存器中为测试数据配置第一组数据信息和第二组数据信息；
依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
本发明实施例中，所述在寄存器中为测试数据配置第一组数据信息和第二组数据信息，包括：
在寄存器中为测试数据配置如下第一组数据信息：数据首地址、数据长度；
在寄存器中为测试数据配置如下第二组数据信息：帧头延时量和帧头周期。
本发明实施例中，所述在寄存器中为测试数据配置第一组数据信息和第二组数据信息，包括：
对总线信息进行解析，得到第一组数据信息和第二组数据信息；
将所述第一组数据信息和所述第二组数据信息配置在寄存器中。
本发明实施例中，所述从内存中读取相应的测试数据并存入缓存中，包括：
判断缓存空间是否已存满；
当所述缓存空间未存满时，从内存中读取测试数据并存入缓存中。
本发明实施例中，所述依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出，包括：
依据所述帧头延时量和帧头周期时，确定同步信息；基于所述同步信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
本发明实施例中，所述依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中，包括：
将数据读地址设置为寄存器中配置的所述数据首地址；
检测缓存空间是否已存满；
当所述缓存空间未存满时，向内存发送针对当前数据读地址的读请求；
如果当前数据读地址是数据末尾地址，则将当前数据读地址设置为寄存器配置的所述数据首地址，作为下一次的数据读地址；如果当前数据读地址不是数据末尾地址，则将当前数据读地址加1后作为下一次的数据读地址；
检测所述内存是否返回针对当前数据读地址的读响应，当所述内存返回针对当前数据读地址的读响应时，将读响应携带的测试数据存入缓存中。
本发明实施例中，所述缓存由乒乓寄存器组成；
相应地，所述将读响应携带的测试数据存入缓存中，包括：
采用乒乓操作的方式将每次读响应携带的测试数据存入所述乒乓寄存器中。
本发明实施例提供的测试信号产生装置，包括：
配置单元，用于在寄存器中为测试数据配置第一组数据信息和第二组数据信息；
缓存写控制单元，用于依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；
缓存读控制单元，用于依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
本发明实施例中，所述配置单元，具体用于在寄存器中为测试数据配置如下第一组数据信息：数据首地址、数据长度；在寄存器中为测试数据配置如下第二组数据信息：帧头延时量和帧头周期。
本发明实施例中，所述配置单元，具体用于对总线信息进行解析，得到第一组数据信息和第二组数据信息；将所述第一组数据信息和所述第二组数据信息配置在寄存器中。
本发明实施例中，所述缓存写控制单元，还用于判断缓存空间是否已存满；当所述缓存空间未存满时，从内存中读取测试数据并存入缓存中。
本发明实施例中，所述缓存读控制单元，具体用于依据所述帧头延时量和帧头周期时，确定同步信息；基于所述同步信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
本发明实施例中，所述缓存写控制单元，具体用于将数据读地址设置为寄存器中配置的所述数据首地址；检测缓存空间是否已存满；当所述缓存空间未存满时，向内存发送针对当前数据读地址的读请求；如果当前数据读地址是数据末尾地址，则将当前数据读地址设置为寄存器配置的所述数据首地址，作为下一次的数据读地址；如果当前数据读地址不是数据末尾地址，则将当前数据读地址加1后作为下一次的数据读地址；检测所述内存是否返回针对当前数据读地址的读响应，当所述内存返回针对当前数据读地址的读响应时，将读响应携带的测试数据存入缓存中。
本发明实施例中，所述缓存由乒乓寄存器组成；
相应地，所述缓存写控制单元，具体用于采用乒乓操作的方式将每次读响应携带的测试数据存入所述乒乓寄存器中。
本发明实施例的技术方案中，在寄存器中为测试数据配置第一组数据信息和第二组数据信息；依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。上述方案中，测试数据存储在TSG外部的内存中，用户可以对测试数据进行灵活配置，针对TSG产生测试信号的灵活性和TSG的存储资源这一问题，本发明实施例所提出的基于软硬件交互的测试信号产生方法既节省了硬件存储资源，也可以根据用户需求灵活配置测试数据。
附图说明
附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为本发明实施例的测试信号产生方法的流程示意图；
图2为本发明实施例的基于软硬件交互的SoC测试数据产生框图；
图3为本发明实施例的将内存中的数据写入缓存的流程示意图；
图4为本发明实施例的测试信号产生装置的结构组成示意图一；
图5为本发明实施例的测试信号产生装置的结构示意图二。
具体实施方式
为了能够更加详尽地了解本发明实施例的特点与技术内容，下面结合附图对本发明实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本发明实施例。
本发明实施例的主要目的是提供一种SOC系统设计中产生测试信号的方法及装置。本发明实施例的方法通过软硬件交互的方式，使硬件模块能够实时高效的读取外部存储模块(也即内存)的测试数据，节约了硬件存储资源的同时允许用户可以灵活配置测试数据，包括数据功率、波形、长度等。解决了SOC设计中传统TSG测试数据灵活配置和消耗硬件存储资源的问题。
图1为本发明实施例的测试信号产生方法的流程示意图，如图1所示，本示例中的测试信号产生方法应用于测试信号产生装置中，所述测试信号产生方法包括以下步骤：
步骤101：在寄存器中为测试数据配置第一组数据信息和第二组数据信息。
本发明实施例中，测试信号产生装置开放寄存器、缓存空间、以及所述缓存空间的读写控制单元。此外，本发明实施例所指的内存位于测试信号产生装置以外，用户可以通过软件的方式在内存中灵活配置测试数据，包括：数据功率、波形、长度等。测试信号产生装置只需要从内存中依据配置信息进行测试数据的读取与输出即可。
本发明实施例中，所述在寄存器中为测试数据配置第一组数据信息和第二组数据信息，包括：
在寄存器中为测试数据配置如下第一组数据信息：数据首地址、数据长度；
在寄存器中为测试数据配置如下第二组数据信息：帧头延时量和帧头周期。
本发明实施例中，所述在寄存器中为测试数据配置第一组数据信息和第二组数据信息，包括：
对总线信息进行解析，得到第一组数据信息和第二组数据信息；
将所述第一组数据信息和所述第二组数据信息配置在寄存器中。
步骤102：依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
本发明实施例中，所述从内存中读取相应的测试数据并存入缓存中，包括：
判断缓存空间是否已存满；
当所述缓存空间未存满时，从内存中读取测试数据并存入缓存中。
本发明实施例中，所述依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出，包括：
依据所述帧头延时量和帧头周期时，确定同步信息；基于所述同步信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
本发明实施例中，所述依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中，包括：
将数据读地址设置为寄存器中配置的所述数据首地址；
检测缓存空间是否已存满；
当所述缓存空间未存满时，向内存发送针对当前数据读地址的读请求；
如果当前数据读地址是数据末尾地址，则将当前数据读地址设置为寄存器配置的所述数据首地址，作为下一次的数据读地址；如果当前数据读地址不是数据末尾地址，则将当前数据读地址加1后作为下一次的数据读地址；
检测所述内存是否返回针对当前数据读地址的读响应，当所述内存返回针对当前数据读地址的读响应时，将读响应携带的测试数据存入缓存中。
上述方案中，所述缓存由乒乓寄存器组成；
相应地，所述将读响应携带的测试数据存入缓存中，包括：
采用乒乓操作的方式将每次读响应携带的测试数据存入所述乒乓寄存器中。
下面结合TSG应用场景对本发明实施例的测试信号产生方法做进一步详细描述。
参照图2，图2为本发明实施例的基于软硬件交互的SoC测试数据产生框图，如图2所示，总线右侧为TSG硬件架构，总线右侧为TSG硬件架构的外部内存以及相应的软件。本发明实施例对TSG硬件架构作了如下改进：
1)在TSG硬件架构中：开放缓存空间和缓存空间的读写控制单元，用以将从内存中读取的测试数据写入缓存和从缓存中读出。
2)在TSG硬件架构中：开放描述测试数据信息(也即第一组数据信息和第二组数据信息)的寄存器堆，第一组数据信息包括数据首地址(Addr)、数据长度(len)；第二组数据信息包括：帧头延时量(fr_dly)、帧头周期(fr_cyc)，通过软件为TSG配置寄存器。
3)在TSG硬件架构中：开放同步控制接口，以接收寄存器堆内的数据帧头来同步TSG开始向后级硬件结构输出测试数据。如果没有外部的帧头驱动信息，可以在TSG结构中开放产生帧头的单元。
基于图2所示的框架结构，本发明实施例的测试信号产生方法包括以下步骤：
步骤1：软件通过总线将用户配置的测试数据写入内存空间；
步骤2：软件通过总线给TSG配置寄存器，并使能TSG；
步骤3：TSG从内存中读取测试数据作为测试数据源输出给后级模块。
上述方案中步骤2具体表述为：
步骤2.1：用户通过软件配置寄存器及寄存器地址；
步骤2.2：软件通过总线将寄存器按地址写入硬件；
步骤2.3：硬件通过寄存器地址解析寄存器中的配置信息。
上述方案中步骤3包含两个并行的操作流程：
流程3.1：TSG使能后判断缓存是否已存满，未存满则从内存空间读取测试数据，存入缓存；
流程3.2：TSG检测到同步驱动信息后，从缓存中读取测试数据，按照后级模块的时序要求输出。
上述方案中，步骤3中的流程3.1和流程3.2是同时操作的。参照图3，步骤3所述的流程3.1中，读取内存空间的数据写入缓存具体包括：
步骤3.1.1：数据读地址置为寄存器配置的数据首地址；
步骤3.1.2：检测缓存是否存满，若未存满，执行步骤3.1.3，否则执行步骤3.1.2。
步骤3.1.3：判断当前数据读地址是否为数据末尾地址，若否，则执行步骤3.1.4，若是，则执行步骤3.1.5。
步骤3.1.4：向内存发起当前数据读地址的读请求，将当前数据度地址+1。
步骤3.1.5：向内存发起当前数据读地址的读请求，将当前数据读地址变更为寄存器配置的数据首地址。
步骤3.1.6：检测内存是否返回测试数据，若未返回，执行步骤3.1.6，否则执行步骤3.1.7。
步骤3.1.7：将测试数据写入缓存空间，执行步骤3.1.2。
从上述方案可以看出，采用本发明实施例的测试信号产生方法，与传统的SOC测试信号产生模块相比，至少具有以下有益效果：
1、用户可以灵活配置测试数据，包括测试数据的数字波形，数据长度。
2、相比传统公式法生成数据的TSG，本方案支持用户灵活配置数据源，因此在数据校验是支持多种校验方式，提高了数据校验的灵活性。
3、相比传统存储法生成数据的TSG，保证数据灵活可配的同事，节省了相应数据源大小的硬件存储空间，节约了SOC设计资源。
4、本发明所述的产生测试信号的方法，不局限于SOC设计，在其他通信系统，数字IC设计中可广泛应用。
图4为本发明实施例的测试信号产生装置的结构组成示意图一，如图4所示，所述装置包括：
配置单元41，用于在寄存器中为测试数据配置第一组数据信息和第二组数据信息；
缓存写控制单元42，用于依据所述第一组数据信息，从内存中读取相应的测试数据并存入缓存中；
缓存读控制单元43，用于依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
本发明实施例中，所述配置单元41，具体用于在寄存器中为测试数据配置如下第一组数据信息：数据首地址、数据长度；在寄存器中为测试数据配置如下第二组数据信息：帧头延时量和帧头周期。
本发明实施例中，所述配置单元41，具体用于对总线信息进行解析，得到第一组数据信息和第二组数据信息；将所述第一组数据信息和所述第二组数据信息配置在寄存器中。
本发明实施例中，所述缓存写控制单元42，还用于判断缓存空间是否已存满；当所述缓存空间未存满时，从内存中读取测试数据并存入缓存中。
本发明实施例中，所述缓存读控制单元43，具体用于依据所述帧头延时量和帧头周期时，确定同步信息；基于所述同步信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
本发明实施例中，所述缓存写控制单元42，具体用于将数据读地址设置为寄存器中配置的所述数据首地址；检测缓存空间是否已存满；当所述缓存空间未存满时，向内存发送针对当前数据读地址的读请求；如果当前数据读地址是数据末尾地址，则将当前数据读地址设置为寄存器配置的所述数据首地址，作为下一次的数据读地址；如果当前数据读地址不是数据末尾地址，则将当前数据读地址加1后作为下一次的数据读地址；检测所述内存是否返回针对当前数据读地址的读响应，当所述内存返回针对当前数据读地址的读响应时，将读响应携带的测试数据存入缓存中。
本发明实施例中，所述缓存由乒乓寄存器组成；
相应地，所述缓存写控制单元42，具体用于采用乒乓操作的方式将每次读响应携带的测试数据存入所述乒乓寄存器中。
本领域技术人员应当理解，图4所示的测试信号产生装置中的各单元的实现功能可参照前述测试信号产生方法的相关描述而理解。图4所示的测试信号产生装置中的各单元的功能可通过运行于处理器上的程序而实现，也可通过具体的逻辑电路而实现。
图5为本发明实施例的测试信号产生装置的结构示意图二，如图5所示，所述装置包括：apb模块，wr_ctrl模块，rd_ctrl模块和由乒乓寄存器组成的缓存模块。基于此结构，本发明实施例的测试信号产生方法包括以下步骤：
步骤1：软件将测试数据写入内存。
步骤2：apb模块通过解析总线信息对TSG进行寄存器配置，配置的寄存器包括数据首地址、数据长度、帧头延时量和帧头周期。
步骤3：TSG从内存中读取测试数据输出给后级硬件模块。
其中，步骤3包含两个并行操作流程：
流程3.1：TSG使能后判断缓存是否存满，未存满则从内存空间读取测试数据，存入缓存；
流程3.2：TSG检测到同步信息后，从缓存中读取测试数据。
上述方案中，步骤3中的流程3.1和流程3.2是同时操作的。步骤3所述的流程3.1中，读取内存空间的数据写入缓存具体包括：
步骤3.1.1：数据读地址置为寄存器配置的数据首地址；
步骤3.1.2：检测Ping_reg寄存器是否存满，若未存满，执行步骤3.1.3，否则执行步骤3.1.7。
步骤3.1.3：向内存发起当前数据读地址的读请求。
步骤3.1.4：若当前数据读地址是数据末尾地址，则将数据度地址变更为寄存器配置的数据首地址，否则将数据读地址+1。
步骤3.1.5：检测内存是否返回测试数据，若未返回，执行步骤3.1.5，否则执行步骤3.1.6。
步骤3.1.6：将测试数据写入Ping_reg寄存器，执行步骤3.1.7。
步骤3.1.7：检测Pang_reg寄存器是否存满，若未存满，执行步骤3.1.8，否则执行步骤3.1.7。
步骤3.1.8：向内存发起当前数据读地址的读请求。
步骤3.1.9：若当前数据读地址是数据末尾地址，则将数据读地址变更为寄存器配置的数据首地址，否则将数据读地址+1。
步骤3.1.10：检测内存是否返回测试数据，若未返回，执行步骤3.1.10，否则执行步骤3.1.2。
上述方案中步骤3所述的流程3.2，读取缓存空间的数据输出给后级模块具体包括：
步骤3.2.1：检测是否有数据帧头(作为同步信息)到来，如果同步信息到来，执行步骤3.2.2，否则执行步骤3.2.1。
步骤3.2.2：判断Ping_reg是否为空，如果非空，读取Ping_reg寄存器中的数据输出给后模块，否则执行步骤3.2.3。
步骤3.2.3：判断Pang_reg是否为空，如果非空，读取Pang_reg寄存器中的数据输出给后级模块，否则执行步骤3.2.2。
本范实施例的上述方案，在SoC系统测试中提供了一种产生测试数据的方法及装置。这种基于软硬件交互的方法有效节约了硬件存储资源，同时可以允许用户对测试数据灵活配置。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (14)

1.一种测试信号产生方法，其特征在于，应用于测试信号产生装置，所述方法包括：
在所述测试信号产生装置内的寄存器中为测试数据配置第一组数据信息和第二组数据信息；
依据所述第一组数据信息，从位于所述测试信号产生装置之外的内存中读取相应的测试数据并存入所述测试信号产生装置内的缓存中；依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
2.根据权利要求1所述的测试信号产生方法，其特征在于，所述在所述测试信号产生装置内的寄存器中为测试数据配置第一组数据信息和第二组数据信息，包括：
在寄存器中为测试数据配置如下第一组数据信息：数据首地址、数据长度；
在寄存器中为测试数据配置如下第二组数据信息：帧头延时量和帧头周期。
3.根据权利要求1所述的测试信号产生方法，其特征在于，所述在所述测试信号产生装置内的寄存器中为测试数据配置第一组数据信息和第二组数据信息，包括：
对总线信息进行解析，得到第一组数据信息和第二组数据信息；
将所述第一组数据信息和所述第二组数据信息配置在寄存器中。
4.根据权利要求1所述的测试信号产生方法，其特征在于，所述从位于所述测试信号产生装置之外的内存中读取相应的测试数据并存入所述测试信号产生装置内的缓存中，包括：
判断缓存空间是否已存满；
当所述缓存空间未存满时，从内存中读取测试数据并存入缓存中。
5.根据权利要求2所述的测试信号产生方法，其特征在于，所述依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出，包括：
依据所述帧头延时量和帧头周期时，确定同步信息；基于所述同步信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
6.根据权利要求2所述的测试信号产生方法，其特征在于，所述依据所述第一组数据信息，从位于所述测试信号产生装置之外的内存中读取相应的测试数据并存入所述测试信号产生装置内的缓存中，包括：
将数据读地址设置为寄存器中配置的所述数据首地址；
检测缓存空间是否已存满；
当所述缓存空间未存满时，向内存发送针对当前数据读地址的读请求；
如果当前数据读地址是数据末尾地址，则将当前数据读地址设置为寄存器配置的所述数据首地址，作为下一次的数据读地址；如果当前数据读地址不是数据末尾地址，则将当前数据读地址加1后作为下一次的数据读地址；
检测所述内存是否返回针对当前数据读地址的读响应，当所述内存返回针对当前数据读地址的读响应时，将读响应携带的测试数据存入缓存中。
7.根据权利要求6所述的测试信号产生方法，其特征在于，所述缓存由乒乓寄存器组成；
相应地，所述将读响应携带的测试数据存入缓存中，包括：
采用乒乓操作的方式将每次读响应携带的测试数据存入所述乒乓寄存器中。
8.一种测试信号产生装置，其特征在于，所述装置包括：
配置单元，用于在所述测试信号产生装置内的寄存器中为测试数据配置第一组数据信息和第二组数据信息；
缓存写控制单元，用于依据所述第一组数据信息，从位于所述测试信号产生装置之外的内存中读取相应的测试数据并存入所述测试信号产生装置内的缓存中；
缓存读控制单元，用于依据所述第二组数据信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
9.根据权利要求8所述的测试信号产生装置，其特征在于，所述配置单元，具体用于在寄存器中为测试数据配置如下第一组数据信息：数据首地址、数据长度；在寄存器中为测试数据配置如下第二组数据信息：帧头延时量和帧头周期。
10.根据权利要求8所述的测试信号产生装置，其特征在于，所述配置单元，具体用于对总线信息进行解析，得到第一组数据信息和第二组数据信息；将所述第一组数据信息和所述第二组数据信息配置在寄存器中。
11.根据权利要求8所述的测试信号产生装置，其特征在于，所述缓存写控制单元，还用于判断缓存空间是否已存满；当所述缓存空间未存满时，从内存中读取测试数据并存入缓存中。
12.根据权利要求9所述的测试信号产生装置，其特征在于，所述缓存读控制单元，具体用于依据所述帧头延时量和帧头周期时，确定同步信息；基于所述同步信息，从所述缓存中读取相应的测试数据并对所述测试数据进行输出。
13.根据权利要求9所述的测试信号产生装置，其特征在于，所述缓存写控制单元，具体用于将数据读地址设置为寄存器中配置的所述数据首地址；检测缓存空间是否已存满；当所述缓存空间未存满时，向内存发送针对当前数据读地址的读请求；如果当前数据读地址是数据末尾地址，则将当前数据读地址设置为寄存器配置的所述数据首地址，作为下一次的数据读地址；如果当前数据读地址不是数据末尾地址，则将当前数据读地址加1后作为下一次的数据读地址；检测所述内存是否返回针对当前数据读地址的读响应，当所述内存返回针对当前数据读地址的读响应时，将读响应携带的测试数据存入缓存中。
14.根据权利要求13所述的测试信号产生装置，其特征在于，所述缓存由乒乓寄存器组成；
相应地，所述缓存写控制单元，具体用于采用乒乓操作的方式将每次读响应携带的测试数据存入所述乒乓寄存器中。
CN201610920467.7A 2016-10-21 2016-10-21 一种测试信号产生方法及装置 Active CN107978338B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610920467.7A CN107978338B (zh) 2016-10-21 2016-10-21 一种测试信号产生方法及装置
PCT/CN2017/085226 WO2018072439A1 (zh) 2016-10-21 2017-05-19 一种测试信号产生方法及装置、计算机存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610920467.7A CN107978338B (zh) 2016-10-21 2016-10-21 一种测试信号产生方法及装置

Publications (2)

Publication Number Publication Date
CN107978338A CN107978338A (zh) 2018-05-01
CN107978338B true CN107978338B (zh) 2020-09-08

Family

ID=62004595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610920467.7A Active CN107978338B (zh) 2016-10-21 2016-10-21 一种测试信号产生方法及装置

Country Status (2)

Country Link
CN (1) CN107978338B (zh)
WO (1) WO2018072439A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111159005B (zh) * 2018-11-07 2024-03-29 珠海全志科技股份有限公司 一种内存管理功能的测试方法和系统
CN112328305B (zh) * 2020-10-30 2022-10-18 歌尔光学科技有限公司 一种眼图测试方法、装置、电子设备及可读存储介质
CN114814503A (zh) * 2021-01-19 2022-07-29 苏州七剑软件有限公司 半导体测试机测试结果实时分析

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017623A (zh) * 2007-02-09 2007-08-15 杭州信雅达系统工程股份有限公司 一种自动控制原理的实验仪器及方法
CN101713813A (zh) * 2008-10-06 2010-05-26 中兴通讯股份有限公司 片上系统芯片和对片上系统芯片进行测试的方法
CN103492890A (zh) * 2011-03-09 2014-01-01 英特尔公司 用于 ip 模块的电路测试的基于功能结构的测试包装器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8042011B2 (en) * 2009-04-28 2011-10-18 Synopsys, Inc. Runtime programmable BIST for testing a multi-port memory device
KR101239658B1 (ko) * 2009-06-29 2013-03-11 가부시키가이샤 어드밴티스트 시험 장치
US9189379B2 (en) * 2013-02-06 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Buffer for managing data samples in a read channel
CN105446843B (zh) * 2014-05-30 2019-02-15 展讯通信（上海）有限公司 Soc芯片功能测试系统及方法
CN104378256B (zh) * 2014-11-06 2018-09-18 迈普通信技术股份有限公司 基于fpga的性能测试数据流的调度方法和装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101017623A (zh) * 2007-02-09 2007-08-15 杭州信雅达系统工程股份有限公司 一种自动控制原理的实验仪器及方法
CN101713813A (zh) * 2008-10-06 2010-05-26 中兴通讯股份有限公司 片上系统芯片和对片上系统芯片进行测试的方法
CN103492890A (zh) * 2011-03-09 2014-01-01 英特尔公司 用于 ip 模块的电路测试的基于功能结构的测试包装器

Also Published As

Publication number Publication date
WO2018072439A1 (zh) 2018-04-26
CN107978338A (zh) 2018-05-01

Similar Documents

Publication Publication Date Title
CN101504692B (zh) 一种验证和测试片上系统的系统及方法
US20170140082A1 (en) Target Capture And Replay In Emulation
US8825922B2 (en) Arrangement for processing trace data information, integrated circuits and a method for processing trace data information
CN107978338B (zh) 一种测试信号产生方法及装置
TW201347409A (zh) 狀態機晶格中之布林邏輯
CN111427794A (zh) 一种用于加速存储部件网表仿真的方法、系统及介质
JPH08320808A (ja) エミュレーション方式
CN112364583A (zh) 一种fpga软硬件协同仿真系统及方法
TWI533135B (zh) 記憶體存取方法、記憶體存取控制方法、記憶體裝置與記憶體控制器
CN114817114B (zh) 一种mipi接口、及其控制方法、装置及介质
CN114912397A (zh) 可编程逻辑器件、原型验证系统、方法、设备及存储介质
US20130097462A1 (en) Embedded logic analyzer
CN109101386B (zh) 一种支持ram测试的仿真器
CN105487953A (zh) 一种总线性能分析方法和装置
KR101295413B1 (ko) 낸드형 플래시 메모리 테스트장치 및 방법
CN116306426A (zh) 一种基于事务的数字逻辑仿真系统
US20140278329A1 (en) Modeling Content-Addressable Memory For Emulation
CN105103145A (zh) 数据转发装置及数据转发方法
TW200519957A (en) Memory test circuit and test system
CN112534414A (zh) 软件跟踪消息接收器外围设备
KR101912905B1 (ko) 카스 레이턴시 설정 회로 및 이를 포함하는 반도체 메모리 장치
CN110781100B (zh) 一种数据检测方法、逻辑芯片及网络设备
CN117634385B (zh) 在fpga上仿真ic设计的方法、系统及存储介质
JP2006107004A (ja) トレース制御回路、マイクロプロセッサ及びトレース制御方法
JP2007080292A (ja) デバッグシステム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant