CN104378256B - 基于fpga的性能测试数据流的调度方法和装置 - Google Patents

Abstract

本发明实施例提供一种基于FPGA的性能测试数据流的调度方法和装置。本发明实施例涉及测试技术领域，用以解决测试设备成本高的问题。方法包括为每条测试数据流配置流长度、占用被测试端口总带宽的百分比和流请求发生器；利用流请求发生器产生测试数据流的流请求消息；对流请求发生器进行轮询，并将轮询获得的流请求消息存储在先进先出缓存器FIFO中；从FIFO中读取流请求消息，并根据流请求消息从流存储器中读取测试数据流；对读取的测试数据流进行封装，并将封装后的测试数据流发送给以太网的被测试端口。本发明实施例提供的基于FPGA的性能测试数据流的调度方法和装置，可以应用于性能测试设备中。

Description

基于FPGA的性能测试数据流的调度方法和装置

技术领域

本发明实施例涉及测试技术领域，尤其涉及一种基于FPGA的性能测试数据流的调度方法和装置。

背景技术

性能测试是通过模拟被测试设备的负载条件来测试被测试设备的性能的测试。在对以太网进行性能测试时，需要在以太网的同一端口发送多条长度不同的数据流，以测试以太网的网络性能。

现有技术中，在对以太网设备进行性能测试时，以太网性能测试设备首先通过数据流生成软件生成测试数据流，然后通过测试设备的CPU将测试数据流调度给以太网的被测试端口，以执行性能测试。上述方法，测试设备在测试端口发送测试数据流的速率受限于测试设备的CPU的处理能力。

对于高速以太网，由于高速以太网的数据传输速率最低为百兆比特率，基本传输速率为千兆比特率、万兆比特率，甚至更高，在对高速以太网进行性能测试时，要使测试设备的CPU的处理能力与高速以太网的数据传输速率相匹配，需要测试设备的各个部件(例如，CPU、内存、主板等)都具有较高的配置，因此，测试设备的成本高。

发明内容

本发明的实施例提供一种基于FPGA的性能测试数据流的调度方法和装置，用以降低测试设备的成本。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面，本发明实施例提供一种基于FPGA的性能测试数据流的调度方法，包括：

为每条测试数据流配置流长度、占用被测试端口总带宽的百分比和流请求发生器，所述测试数据流与所述流请求发生器一一对应；

利用流请求发生器产生测试数据流的流请求消息，所述流请求消息中包括测试数据流的流标识信息和流长度信息；

对流请求发生器进行轮询，并将轮询获得的流请求消息存储在先进先出缓存器FIFO中；

从FIFO中读取流请求消息，并根据所述流请求消息中的流标识信息和流长度信息从流存储器中读取测试数据流；

按照以太网协议标准对读取的测试数据流进行封装，并将封装后的测试数据流发送给以太网的被测试端口。

结合第一方面，在第一方面的第一种可能的实现方式中，所述利用流请求发生器产生测试数据流的流请求消息，包括：

流请求发生器接收FPGA系统时钟信号,并在每接收到第一阈值数量的系统时钟信号后产生一个流请求消息，所述第一阈值为发送与所述流请求发生器对应的测试数据流需要经过的系统时钟的数量；

结合第一方面或第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述第一阈值的计算公式为：

其中，R为第一阈值,L为与流请求发生器对应的测试数据流封装后的字节数，K为被测试端口在一个FPGA系统时钟周期能够发送数据流的字节数，P为与流请求发生器对应的测试数据流占用被测试端口总带宽的百分比。

结合第一方面或第一方面的第一种可能的实现方式，在第一方面的第三种可能的实现方式中，所述每接收到第一阈值数量的系统时钟信号后产生一个流请求消息，包括：

对流请求发生器接收的系统时钟进行计数；

在流请求发生器接收到第n个系统时钟后，将ACC_n+K·P的值和100L的值做比较；

若ACC_n+K·P>100L,则ACC_n+1＝ACC_n+K·P-100L,并产生一个流请求消息；

若ACC_n+K·P<100L，则ACC_n+1＝ACC_n+K·P；

其中，n为整数变量、ACC_n为中间变量，ACC₀＝0，L为与流请求发生器对应的测试数据流封装后的字节数，K为被测试端口在一个FPGA系统时钟周期能够发送数据流的字节数，P为与流请求发生器对应的测试数据流占用被测试端口总带宽的百分比。

结合第一方面或第一方面的第一种可能的实现方式或第一方面的第二种可能的实现方式或第一方面的第三种可能的实现方式，在第四种可能的实现方式中，还包括，为每条测试数据流分配一个流存储单元；

所述根据流请求消息中的流标识信息和流长度信息从流存储器中读取测试数据流，包括：

按照所述流请求消息中的流长度信息，从与所述流请求消息中的流标识相对应的流存储单元中读取测试数据流。

第二方面，本发明实施例提供一种基于FPGA的性能测试数据流的调度装置，包括：分配模块、流请求发生器、流请求仲裁器、FIFO、流存储器、调度模块和发送模块；

所述分配模块，用于为每条测试数据流配置流长度、占用被测试端口总带宽的百分比和流请求发生器，所述测试数据流与所述流请求发生器一一对应；

所述流请求发生器，用于产生测试数据流的流请求消息，所述流请求消息中包括测试数据流的流标识信息和流长度信息；

所述流请求仲裁器，用于对流请求发生器进行轮询，并将轮询获得的流请求消息存储在先进先出缓存器FIFO中；

所述调度模块，用于从FIFO中读取流请求消息，并根据所述流请求消息中的流标识信息和流长度信息从流存储器中读取测试数据流；

所述发送模块，用于按照以太网协议标准对读取的测试数据流进行封装，并将封装后的测试数据流发送给以太网的被测试端口。

结合第二方面，在第二方面的第一种可能的实现方式中，

所述流请求发生器具体用于接收FPGA系统时钟信号,并在每接收到第一阈值数量的系统时钟信号后产生一个流请求消息，所述第一阈值为发送与所述流请求发生器对应的测试数据流需要经过的系统时钟的数量；

结合第二方面或第二方面的第一种可能的实现方式，在第二种可能的实现方式中，所述第一阈值的计算公式为：

其中，R为第一阈值,L为与流请求发生器对应的测试数据流封装后的字节数，K为被测试端口在一个FPGA系统时钟周期能够发送数据流的字节数，P为与流请求发生器对应的测试数据流占用被测试端口总带宽的百分比。

结合第二方面或第二方面的第一种可能的实现方式，在第二方面的第三种可能的实现方式中，所述流请求发生器包括：

计数单元，用于对流请求发生器接收的系统时钟进行计数；

比较单元，用于在流请求发生器接收到第n个系统时钟后，将ACC_n+K·P的值和100L的值做比较；

生成单元，若ACC_n+K·P>100L,则ACC_n+1＝ACC_n+K·P-100L,所述生成器产生一个流请求消息；

若ACC_n+K·P<100L，则ACC_n+1＝ACC_n+K·P；

其中，n为整数变量、ACC_n为中间变量，ACC₀＝0，L为与流请求发生器对应的测试数据流封装后的字节数，K为被测试端口在一个FPGA系统时钟周期能够发送数据流的字节数，P为与流请求发生器对应的测试数据流占用被测试端口总带宽的百分比。

结合第二方面或第二方面的第一种可能的实现方式或第二方面的第二种可能的实现方式或第二方面的第三种可能的实现方式，在第四种可能的实现方式中，还包括，所述分配模块还用于为每条测试数据流分配一个流存储单元；

所述调度模块具体用于按照所述流请求消息中的流长度信息，从与所述流请求消息中的流标识相对应的流存储单元中读取测试数据流。

本发明实施例提供的技术方案，通过为每条测试数据流配置流长度、占用被测试端口总带宽的百分比和流请求发生器，并利用流请求发生器产生包含有测试数据流的流标识信息和流长度信息的流请求消息，然后进一步的通过对流请求发生器进行轮询获得流请求发生器产生的流请求消息，并存储在FIFO中，进而按照先进先出的顺序读取流请求消息，根据流请求消息中的流标识信息和流长度信息从流存储器中读取测试数据流，对读取的测试数据流按照以太网协议标准进行封装，最后将封装后的测试数据流发送给以太网的被测试端口。由于是将上述各功能集成在FPGA硬件设备中实现，因此本发明实施例提供的基于FPGA的性能测试数据流的调度方法，不但降低了测试设备的整体成本，而且降低了测试设备的复杂度。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明基于FPGA的性能测试数据流的调度方法实施例的流程图；

图2为本发明实施例提供的基于FPGA的性能测试数据流的调度装置的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供的基于FPGA的性能测试数据流的调度方法，可以应用于通过FPGA硬件实现的测试设备中。在进行性能测试过程中，通常需要测试设备为被测试端口配置多条测试数据流，并且测试数据流的报文长度和占用的流量带宽也不相同。图1为本发明基于FPGA的性能测试数据流的调度方法实施例的流程图。如图1所示，本实施例的方法可以包括以下内容。

S101、为每条测试数据流配置流长度、占用被测试端口总带宽的百分比和流请求发生器，所述测试数据流与所述流请求发生器一一对应。

在具体应用中，需要根据被测试端口的负载情况设置测试数据流的数量，以及每条测试数据流的报文长度和占用的流量带宽。

S102、利用流请求发生器产生测试数据流的流请求消息，所述流请求消息中包括测试数据流的流标识信息和流长度信息。

所述利用流请求发生器产生测试数据流的流请求消息，包括：

流请求发生器接收FPGA系统时钟信号,并在每接收到第一阈值数量的系统时钟信号后产生一个流请求消息，所述第一阈值为发送与所述流请求发生器对应的测试数据流需要经过的系统时钟的数量。

具体的，在FPGA(Field－Programmable Gate Array，现场可编程门阵列)硬件中设计流请求发生器，当流请求发生器接收FPGA的系统时钟信号时,可以通过累加器对流请求发生器接收到的系统时钟数量进行计数，并在每接收到一定数量的系统时钟信号后产生一个流请求消息。优选地，可以计算出发送一个测试数据流需要的时间，在一个测试数据流发送完成的下一时刻产生一个新的流请求消息。

S103、对流请求发生器进行轮询，并将轮询获得的流请求消息存储在先进先出缓存器FIFO中。

例如，可以设计一个流请求仲裁器，使其按照一定的顺序轮询各个流请求发生器，并对轮询到的流请求消息进行有序存储。

S104、从FIFO中读取流请求消息，并根据流请求消息中的流标识信息和流长度信息从流存储器中读取测试数据流。

具体的，可以为每条测试数据流分配一个流存储单元(例如，内容可编辑的随机存取存储器RAM)，按照先进先出的顺序读取流请求消息后，并按照流请求消息中的流长度信息，从与流请求消息中的流标识相对应的流存储单元中读取测试数据流。

S105、按照以太网协议标准对读取的测试数据流进行封装，并将封装后的测试数据流发送给以太网的被测试端口。

例如，对读取的测试数据流按以太标准进行帧间隙、前导码、填充字段(PAD)、侦校验码(FCS)等的添加后，发送给以太网的被测试端口。

本实施例中，通过为每条测试数据流配置流长度、占用被测试端口总带宽的百分比和流请求发生器，并利用流请求发生器产生包含有测试数据流的流标识信息和流长度信息的流请求消息，然后进一步的通过对流请求发生器进行轮询获得流请求发生器产生的流请求消息，并存储在FIFO中，进而按照先进先出的顺序读取流请求消息，根据流请求消息中的流标识信息和流长度信息从流存储器中读取测试数据流，对读取的测试数据流按照以太网协议标准进行封装，最后将封装后的测试数据流发送给以太网的被测试端口。由于是将上述各功能集成在FPGA硬件设备中实现，因此本发明实施例提供的基于FPGA的性能测试数据流的调度方法，不但降低了测试设备的整体成本，而且降低了测试设备的复杂度。进一步的，由于是采用硬件实时请求和调度，因此易于在高速端口(如10G、40G、100G以太网的端口)上使用。

如上所述的方法，其中，发送与流请求发生器对应的测试数据流需要经过的系统时钟的数量R的计算公式为：

其中，R为第一阈值,L为与流请求发生器对应的测试数据流封装后的字节数，K为被测试端口在一个FPGA系统时钟周期能够发送数据流的字节数，P为与流请求发生器对应的测试数据流占用被测试端口总带宽的百分比。

例如，设某个测试数据流的流长度为N字节，该测试数据流占用被测试端口总带宽的百分比为P/100，被测试端口在FPGA的一个系统时钟周期可以发送的报文字节数为K字节(例如：对于千兆以太网，当系统时钟为125Mhz时，则一个系统时钟周期可以发送1个字节的报文，即K＝1)，令L＝N+12(帧间隙)+8(前导)；则发送该测试数据流需要经过的系统时钟个数R为: 。对于10G、40G、100G的以太网，需要相应修改K、帧间隙和前导值。

由于计算出的R的值不一定为整数，要实现每接收到R个系统时钟信号后产生一个流请求消息，可以参照的实现方法如下：

对流请求发生器接收的系统时钟进行计数；

在流请求发生器接收到第n个系统时钟后，将ACC_n+K·P的值和100L的值做比较；

若ACC_n+K·P>100L,则ACC_n+1＝ACC_n+K·P-100L,并产生一个流请求消息；

若ACC_n+K·P<100L，则ACC_n+1＝ACC_n+K·P；

其中，n为整数变量、ACC_n为中间变量，ACC₀＝0，L为与流请求发生器对应的测试数据流封装后的字节数，K为被测试端口在一个FPGA系统时钟周期能够发送数据流的字节数，P为与流请求发生器对应的测试数据流占用被测试端口总带宽的百分比。

在具体应用过程中，由于对于某个类型的以太网其K、P、L的值在测试过程中不会变化，可以使用软件协助运算或使用硬件乘法器直接运算出K·P和100L的值，然后使用累加器在每接收到一个系统时钟后对中间变量ACC_n的值进行更新计算。

图2为本发明实施例提供的基于FPGA的性能测试数据流的调度装置的结构示意图。如图2所示，本发明实施例提供的基于FPGA的性能测试数据流的调度装置包括：分配模块、流请求发生器、流请求仲裁器、FIFO、流存储器、调度模块和发送模块。其中，分配模块用于为每条测试数据流配置流长度、占用被测试端口总带宽的百分比和流请求发生器，所述测试数据流与所述流请求发生器一一对应；例如，对于最多可以支持N条测试数据流的被测试端口，需要测试设备为被测试端口配置N条测试数据流，并为为每条测试数据流配置一个流请求发生器，因此，需要在FPGA硬件中设置N个流请求发生器，分别为如图2中所示的流请求发生器1、流请求发生器2到流请求发生器N。流请求发生器用于产生测试数据流的流请求消息，所述流请求消息中包括测试数据流的流标识信息和流长度信息；流请求仲裁器用于对流请求发生器进行轮询，并将轮询获得的流请求消息存储在先进先出缓存器FIFO中；调度模块用于从FIFO中读取流请求消息，并根据所述流请求消息中的流标识信息和流长度信息从流存储器中读取测试数据流；发送模块用于按照以太网协议标准对读取的测试数据流进行封装，并将封装后的测试数据流发送给以太网的被测试端口。

本实施例的基于FPGA的性能测试数据流的调度装置可以用于执行图1所示方法实施例的方法，具备相应的功能模块，其实现原理和所要达到的技术效果类似，在此不再赘述。

如上所述的装置，其中，所述流请求发生器具体可以用于接收FPGA系统时钟信号,并在每接收到第一阈值数量的系统时钟信号后产生一个流请求消息，所述第一阈值为发送与所述流请求发生器对应的测试数据流需要经过的系统时钟的数量。所述第一阈值的计算公式为：

其中，R为第一阈值,L为与流请求发生器对应的测试数据流封装后的字节数，K为被测试端口在一个FPGA系统时钟周期能够发送数据流的字节数，P为与流请求发生器对应的测试数据流占用被测试端口总带宽的百分比。

如上所述的装置，优选地，所述流请求发生器还可以包括：

计数单元，用于对流请求发生器接收的系统时钟进行计数；

比较单元，用于在流请求发生器接收到第n个系统时钟后，将ACC_n+K·P的值和100L的值做比较；

生成单元，若ACC_n+K·P>100L,则ACC_n+1＝ACC_n+K·P-100L,所述生成器产生一个流请求消息；

若ACC_n+K·P<100L，则ACC_n+1＝ACC_n+K·P；

其中，n为整数变量、ACC_n为中间变量，ACC₀＝0，L为与流请求发生器对应的测试数据流封装后的字节数，K为被测试端口在一个FPGA系统时钟周期能够发送数据流的字节数，P为与流请求发生器对应的测试数据流占用被测试端口总带宽的百分比。

优选地，所述分配模块还用于为每条测试数据流分配一个流存储单元；所述调度模块具体用于按照所述流请求消息中的流长度信息，从与所述流请求消息中的流标识相对应的流存储单元中读取测试数据流。

本实施例的基于FPGA的性能测试数据流的调度装置，其实现原理和所要达到的技术效果上文中已有论述，在此不再赘述。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种基于FPGA的性能测试数据流的调度方法，其特征在于，包括：

为每条测试数据流配置流长度、占用被测试端口总带宽的百分比和流请求发生器，所述测试数据流与所述流请求发生器一一对应；

流请求发生器接收现场可编程门阵列FPGA系统时钟信号,并在每接收到第一阈值数量的系统时钟信号后产生一个流请求消息，所述第一阈值为发送与所述流请求发生器对应的测试数据流需要经过的系统时钟的数量,所述流请求消息中包括测试数据流的流标识信息和流长度信息；

对流请求发生器进行轮询，并将轮询获得的流请求消息存储在先进先出缓存器FIFO中；

从FIFO中读取流请求消息，并根据所述流请求消息中的流标识信息和流长度信息从流存储器中读取测试数据流；

按照以太网协议标准对读取的测试数据流进行封装，并将封装后的测试数据流发送给以太网的被测试端口。

2.根据权利要求1所述的方法，其特征在于，所述第一阈值的计算公式为：

其中，R为第一阈值,L为与流请求发生器对应的测试数据流封装后的字节数，K为被测试端口在一个FPGA系统时钟周期能够发送数据流的字节数，P为与流请求发生器对应的测试数据流占用被测试端口总带宽的百分比。

3.根据权利要求1所述的方法，其特征在于，所述每接收到第一阈值数量的系统时钟信号后产生一个流请求消息，包括：

对流请求发生器接收的系统时钟进行计数；

在流请求发生器接收到第n个系统时钟后，将ACC_n+K·P的值和100L的值做比较；

若ACC_n+K·P＞100L,则ACC_n+1＝ACC_n+K·P-100L,并产生一个流请求消息；

若ACC_n+K·P＜100L，则ACC_n+1＝ACC_n+K·P；

其中，n为整数变量、ACC_n为中间变量，ACC₀＝0，L为与流请求发生器对应的测试数据流封装后的字节数，K为被测试端口在一个FPGA系统时钟周期能够发送数据流的字节数，P为与流请求发生器对应的测试数据流占用被测试端口总带宽的百分比。

4.根据权利要求1-3任一项所述的方法，其特征在于，还包括，为每条测试数据流分配一个流存储单元；

所述根据流请求消息中的流标识信息和流长度信息从流存储器中读取测试数据流，包括：

按照所述流请求消息中的流长度信息，从与所述流请求消息中的流标识相对应的流存储单元中读取测试数据流。

5.一种基于FPGA的性能测试数据流的调度装置，其特征在于，包括：分配模块、流请求发生器、流请求仲裁器、FIFO、流存储器、调度模块和发送模块；

所述分配模块，用于为每条测试数据流配置流长度、占用被测试端口总带宽的百分比和流请求发生器，所述测试数据流与所述流请求发生器一一对应；

所述流请求发生器，具体用于接收FPGA系统时钟信号,并在每接收到第一阈值数量的系统时钟信号后产生一个流请求消息，所述第一阈值为发送与所述流请求发生器对应的测试数据流需要经过的系统时钟的数量，所述流请求消息中包括测试数据流的流标识信息和流长度信息；

所述流请求仲裁器，用于对流请求发生器进行轮询，并将轮询获得的流请求消息存储在先进先出缓存器FIFO中；

所述调度模块，用于从FIFO中读取流请求消息，并根据所述流请求消息中的流标识信息和流长度信息从流存储器中读取测试数据流；

所述发送模块，用于按照以太网协议标准对读取的测试数据流进行封装，并将封装后的测试数据流发送给以太网的被测试端口。

6.根据权利要求5所述的装置，其特征在于，所述第一阈值的计算公式为：

其中，R为第一阈值,L为与流请求发生器对应的测试数据流封装后的字节数，K为被测试端口在一个FPGA系统时钟周期能够发送数据流的字节数，P为与流请求发生器对应的测试数据流占用被测试端口总带宽的百分比。

7.根据权利要求5所述的装置，其特征在于，所述流请求发生器包括：

计数单元，用于对流请求发生器接收的系统时钟进行计数；

比较单元，用于在流请求发生器接收到第n个系统时钟后，将ACC_n+K·P的值和100L的值做比较；

生成单元，若ACC_n+K·P＞100L,则ACC_n+1＝ACC_n+K·P-100L，所述生成单元产生一个流请求消息；

若ACC_n+K·P＜100L，则ACC_n+1＝ACC_n+K·P；

其中，n为整数变量、ACC_n为中间变量，ACC₀＝0，L为与流请求发生器对应的测试数据流封装后的字节数，K为被测试端口在一个FPGA系统时钟周期能够发送数据流的字节数，P为与流请求发生器对应的测试数据流占用被测试端口总带宽的百分比。

8.根据权利要求5-7任一项所述的装置，其特征在于，还包括，所述分配模块还用于为每条测试数据流分配一个流存储单元；

所述调度模块具体用于按照所述流请求消息中的流长度信息，从与所述流请求消息中的流标识相对应的流存储单元中读取测试数据流。