CN102323536B - 片上系统中高速超宽总线故障测试系统和方法 - Google Patents

片上系统中高速超宽总线故障测试系统和方法 Download PDF

Info

Publication number
CN102323536B
CN102323536B CN 201110142785 CN201110142785A CN102323536B CN 102323536 B CN102323536 B CN 102323536B CN 201110142785 CN201110142785 CN 201110142785 CN 201110142785 A CN201110142785 A CN 201110142785A CN 102323536 B CN102323536 B CN 102323536B
Authority
CN
China
Prior art keywords
high speed
test
width bus
super width
test cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201110142785
Other languages
English (en)
Other versions
CN102323536A (zh
Inventor
张金艺
丁梦玲
李娇
段苏阳
吴玉见
王春华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN 201110142785 priority Critical patent/CN102323536B/zh
Publication of CN102323536A publication Critical patent/CN102323536A/zh
Application granted granted Critical
Publication of CN102323536B publication Critical patent/CN102323536B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及一种片上系统中高速超宽总线故障测试系统和方法。它包含有为完善片上系统可测试性而增加的电路和基于此电路运行的测试流程，其电路由一个测试访问通道组、六条测试链路和一组高速超宽总线测试控制线组成；其测试流程由单向型高速超宽总线测试流程和双向型高速超宽总线测试流程组成。采用本发明，能够对片上系统中的高速超宽总线实现全面的测试访问，完成高速超宽总线上信号完整性故障和固定逻辑值故障的测试，并且能够保证各条总线在测试过程中的相互隔离和有效控制。本发明电路结构简单、测试流程简捷，适用于片上系统中各种类型的高速超宽总线。

Description

片上系统中高速超宽总线故障测试系统和方法
技术领域
本发明涉及一种片上系统（SoC，System on a Chip）故障测试系统和方法，特别是一种可重复应用于片上系统中高速超宽总线故障测试的系统和方法。
背景技术
随着IP（Intellectual Property）核复用设计方法的广泛应用，集成电路的设计规模和实现功能有了一个突变，由原来的专用功能VLSI（Very Large Scale Integration Circuit）发展到目前的片上系统（SoC，System on a Chip）。同时，伴随着CMOS工艺技术的迅猛发展，集成电路设计与制造迎来了纳米级工艺的时代，大量SoC开始被设计为更大规模的多处理器和大存储空间形式。多处理器架构可以使大量的信息处理实现并行化，进而大大提高系统的实时性；大存储空间使被处理信息在SoC片内就得以缓存与保存，避免了使用片外存储空间所需消耗的总线引脚开销和信号时延开销等降低系统性能的问题。
为有效提升整个SoC的性能，及有效降低原始电路的设计冗余率，大量多处理器、大存储空间形式的SoC在片内采用了超宽总线设计。如以图形处理器SoC为例，超宽总线设计成为直接影响该类芯片整体性能的一个非常关键的部件。这些图形处理器SoC为提高数据吞吐率往往使用超宽的256 bit/512 bit/1024 bit总线结构，甚至已有4096 bit超宽总线在实际的研发中被应用。
众所周知，在深亚微米工艺下，由于耦合电容、电感等寄生元件所起作用愈发明显，其使得SoC中超宽总线上的信号完整性故障成为不容忽视的问题。当SoC设计工艺达到纳米级、工作时钟频率提升至GHz级时，高速超宽总线上的信号完整性故障更为严重，并已成为直接影响SoC功能正确性与可靠性的重要因素。随着高速超宽总线应用范围的日益广泛，高速超宽总线的地位不断提升。由于工艺尺寸的不断减小，超宽总线在物理实现的过程中，面临着诸多的要求：总线的位数急剧增长、金属线宽度的变窄、布线过程中基于面积因素考虑下的线间距离的不断变小，这些都使得SoC中高速超宽总线间的信号完整性故障测试成为不容忽视的问题。
目前相关研究领域中主要是针对SoC IP核核间连线上的信号完整性故障，对SoC总线结构中的信号完整性故障考虑的并不多，对纳米级SoC中高速超宽总线上的信号完整性故障考虑的则更少。另一方面，大量的研究工作仅针对信号完整性故障，基本不考虑传统型的固定逻辑值故障，很少有将信号完整性故障和固定逻辑值故障同时进行研究考虑的方案。
本发明提出一种片上系统中高速超宽总线故障测试系统和方法，它包含有为完善片上系统可测试性而增加的电路和基于此电路运行的测试流程。采用本发明，可以完成对片上系统中各种类型高速超宽总线上信号完整性故障和固定逻辑值故障的统一检测。
发明内容
本发明的目的在于针对已有技术存在的缺陷提供一种片上系统中高速超宽总线故障测试系统和方法。其电路结构简单，测试流程简捷，适用于各种片上系统中的高速超宽总线故障测试。
为达上述目的，本发明采用下述技术方案：
一种片上系统中高速超宽总线的故障测试系统，能用于完成片上系统中不同类型高速超宽总线的测试；它是为完善片上系统可测试性而增加的电路，其电路由一个测试访问通道组（1）、六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）和一组高速超宽总线测试控制线（3）组成，其特征在于：所述测试访问通道组（1）有一组外接测试访问通道信号输入引脚（TCI）和一组外接测试访问通道信号输出引脚（TCO），而在片内输出分别连接各种类型高速超宽总线的所述六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）；每一所述测试链路（2）根据类型不同分别与高速超宽总线CPU端或高速超宽总线终端相连接，并在片内连接所述高速超宽总线测试控制线（3）；所述高速超宽总线测试控制线（3）有一个外接高速超宽总线测试使能信号输入引脚（TEN）、一个外接高速超宽总线测试时钟信号输入引脚（TCLK）和一个外接双向型测试单元功能端口方向切换控制信号输入引脚（BIOC），而在片内输出连接各个所述测试链路（2.1、2.2、2.3、2.4、2.5、2.6）。
上述的测试访问通道组（1）共由三根测试访问输入总线和三根测试访问输出总线组成，其中，每一根测试访问输入总线外接一个测试访问通道信号输入引脚（TCI），每一根测试访问输出总线外接一个测试访问通道信号输出引脚（TCO）；所述六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）分别为：由高速超宽总线CPU端输入型测试单元构成的第一测试链路（2.1）、由高速超宽总线终端输出型测试单元构成的第二测试链路（2.2）、由高速超宽总线CPU端输出型测试单元构成的第三测试链路（2.3）、由高速超宽总线终端输入型测试单元构成的第四测试链路（2.4）、由高速超宽总线CPU端双向型测试单元构成的第五测试链路（2.5）和由高速超宽总线终端双向型测试单元构成的第六测试链路（2.6）。在片内，测试访问输入总线与第一测试链路（2.1）、第二测试链路（2.4）、第五测试链路（2.5）和第六测试链路（2.6）相连接；测试访问输出总线与第二测试链路（2.2）、第三测试链路（2.3）、第五测试链路（2.5）和第六测试链路（2.6）相连接。
上述的第一测试链路（2.1）由m个高速超宽总线CPU端输入型测试单元ci构成，其中，m为SoC中CPU输出总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线测试时钟信号输入端口tclk；在测试链路中，高速超宽总线CPU端输入型测试单元ci 1有一个连接CPU输出总线的高速超宽总线CPU端输入型测试单元功能信号输入端口bci11、一个连接高速超宽总线的高速超宽总线CPU端输入型测试单元功能信号输出端口bco11和一个连接测试访问输入总线TCI1的高速超宽总线CPU端输入型测试单元测试信号输入端口sci11，在单元外输出连接高速超宽总线和后续一个高速超宽总线CPU端输入型测试单元ci 2；后续高速超宽总线CPU端输入型测试单元ci 2有一个连接CPU输出总线的高速超宽总线CPU端输入型测试单元功能信号输入端口bci12、一个连接高速超宽总线的高速超宽总线CPU端输入型测试单元功能信号输出端口bco12和一个连接前一个高速超宽总线CPU端输入型测试单元ci 1中高速超宽总线CPU端输入型测试单元测试信号输出端口sco11的高速超宽总线CPU端输入型测试单元测试信号输入端口sci12，在单元外输出连接高速超宽总线和后续一个高速超宽总线CPU端输入型测试单元；如此重复，直至本条测试链路中最后一个高速超宽总线CPU端输入型测试单元ci m ；本条测试链路中最后一个高速超宽总线CPU端输入型测试单元ci m 的高速超宽总线CPU端输入型测试单元测试信号输出端口可悬空不接。
上述的高速超宽总线CPU端输入型测试单元ci是由一个D触发器F1和一个二选一选择器M1组成；连接方式：D触发器F1有一个高速超宽总线测试时钟信号输入端口tclk、一个高速超宽总线CPU端输入型测试单元测试信号输入端口sci1，一个高速超宽总线CPU端输入型测试单元测试信号输出端口sco1，在单元内输出连接二选一选择器M1的输入端；二选一选择器M1有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线CPU端输入型测试单元功能信号输入端口bci1和一个高速超宽总线CPU端输入型测试单元功能信号输出端口bco1。
上述的第二测试链路（2.2）由m个高速超宽总线终端输出型测试单元to构成，其中，m为SoC中CPU输出总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线测试时钟信号输入端口tclk；在测试链路中，高速超宽总线终端输出型测试单元to 1有一个连接高速超宽总线的高速超宽总线终端输出型测试单元功能输入端口bti11和一个连接测试访问输出总线TCO1的高速超宽总线终端输出型测试单元测试信号输出端口sto11；后续高速超宽总线终端输出型测试单元to 2有一个连接高速超宽总线的高速超宽总线终端输出型测试单元功能输入端口bti12和一个连接前一个高速超宽总线终端输出型测试单元to 1中高速超宽总线终端输出型测试单元测试信号输入端口sti11的高速超宽总线终端输出型测试单元测试信号输出端口sto12，如此重复，直至本条测试链路中最后一个高速超宽总线终端输出型测试单元to m ，本条测试链路中最后一个高速超宽总线终端输出型测试单元to m 的高速超宽总线终端输出型测试单元测试信号输入端口可悬空不接。
上述的高速超宽总线终端输出型测试单元to是由一个二选一选择器M2和一个D触发器F2组成；连接方式：二选一选择器M2有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线终端输出型测试单元功能信号输入端口bti1和一个高速超宽总线终端输出型测试单元测试信号输入端口sti1，在单元内输出连接D触发器F2的数据输入端口D；D触发器F2有一个高速超宽总线测试时钟信号输入端口tclk和一个高速超宽总线终端输出型测试单元测试信号输出端口sto1。
上述的第三测试链路（2.3）由n个高速超宽总线CPU端输出型测试单元co构成，其中n为SoC中CPU输入总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线测试时钟信号输入端口tclk；在测试链路中，高速超宽总线CPU端输出型测试单元co 1有一个连接高速超宽总线的高速超宽总线CPU端输出型测试单元功能信号输入端口bci21、一个连接CPU输入总线的高速超宽总线CPU端输出型测试单元功能信号输出端口bco21和一个连接测试访问输出总线TCO2的高速超宽总线CPU端输出型测试单元测试信号输出端口sco21；后续高速超宽总线CPU端输出型测试单元co 2有一个连接高速超宽总线的高速超宽总线CPU端输出型测试单元功能信号输入端口bci22、一个连接CPU输入总线的高速超宽总线CPU端输出型测试单元功能信号输出端口bco22和一个连接前一个高速超宽总线CPU端输出型测试单元co 1中高速超宽总线CPU端输出型测试单元测试信号输入端口sci21的高速超宽总线CPU端输出型测试单元测试信号输出端口sco22；如此重复，直至本条测试链路中最后一个高速超宽总线CPU端输出型测试单元co n ，本条测试链路中最后一个高速超宽总线CPU端输出型测试单元co n 的高速超宽总线CPU端输出型测试单元测试信号输入端口可悬空不接。
上述的高速超宽总线CPU端输出型测试单元co是由一个二选一选择器M3和一个D触发器F3组成；连接方式：二选一选择器M3有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线CPU端输出型测试单元功能信号输入端口bci2和一个高速超宽总线CPU端输出型测试单元测试信号输入端口sci2，在单元内输出连接D触发器F3的数据输入端口D；D触发器F3有一个高速超宽总线测试时钟信号输入端口tclk和一个高速超宽总线CPU端输出型测试单元测试信号输出端口sco2；高速超宽总线CPU端输出型测试单元功能信号输入端口bci2在单元内直接连接高速超宽总线CPU端输出型测试单元功能信号输出端口bco2。
上述的第四测试链路（2.4）由n个高速超宽总线终端输入型测试单元ti构成，其中n为SoC中CPU输入总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线测试时钟信号输入端口tclk；在测试链路中，高速超宽总线终端输入型测试单元ti 1有一个连接高速超宽总线的高速超宽总线终端输入型测试单元功能信号输出端口bto21和一个连接测试访问输入总线TCI2的高速超宽总线终端输入型测试单元测试信号输入端口sti21，单元外输出连接后续高速超宽总线终端输入型测试单元ti 2；后续高速超宽总线终端输入型测试单元ti 2有一个连接高速超宽总线的高速超宽总线终端输入型测试单元功能信号输出端口bto22和一个连接前一个高速超宽总线终端输入型测试单元ti 1中高速超宽总线终端输入型测试单元测试信号输出端口sto21的高速超宽总线终端输入型测试单元测试信号输入端口sti22，单元外输出连接后续高速超宽总线终端输入型测试单元；如此重复，直至本条测试链路中最后一个高速超宽总线终端输入型测试单元ti n ，本条测试链路中最后一个高速超宽总线终端输入型测试单元ti n 的高速超宽总线终端输入型测试单元测试信号输出端口可悬空不接。
上述的由高速超宽总线终端输入型测试单元ti是由一个D触发器F4和一个高电平有效的三态门E1组成；连接方式：D触发器F4有一个高速超宽总线测试时钟信号输入端口tclk、一个高速超宽总线终端输入型测试单元测试信号输入端口sti2和一个高速超宽总线终端输入型测试单元测试信号输出端口sto2，在单元内输出连接高电平有效的三态门E1的输入端口；高电平有效的三态门E1有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线终端输入型测试单元功能信号输出端口bto2。
上述的第五测试链路（2.5）由一个低电平有效三态门L1、k个高速超宽总线CPU端双向型测试单元cio和一个高电平有效三态门H1构成，其中k为SoC中CPU双向总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线测试时钟信号输入端口tclk和一个双向型测试单元功能端口方向切换控制信号输入端口bioc；在测试链路中，低电平有效三态门L1有一个连接测试访问通道输入总线TCI3的输入端，一个连接双向型测试单元功能端口方向切换控制信号输入总线BIOC的选择控制端和一个连接高速超宽总线CPU端双向型测试单元cio 1中高速超宽总线CPU端双向型测试单元测试信号输入端口sci31的输出端口；高速超宽总线CPU端双向型测试单元cio 1有一个连接CPU双向总线的高速超宽总线CPU端双向型测试单元功能信号双向端口bcio11和一个连接高速超宽总线的高速超宽总线CPU端双向型测试单元功能信号双向端口bcio21，单元外输出连接后续高速超宽总线CPU端双向型测试单元cio 2；后续高速超宽总线CPU端双向型测试单元cio 2有一个连接CPU双向总线的高速超宽总线CPU端双向型测试单元功能信号双向端口bcio12、一个连接高速超宽总线的高速超宽总线CPU端双向型测试单元功能信号双向端口bcio22和一个连接前一个高速超宽总线CPU端双向型测试单元cio 1中高速超宽总线CPU端双向型测试单元测试信号输出端口sco31的高速超宽总线CPU端双向型测试单元测试信号输入端sci32；如此重复，直至本条测试链路中最后一个高速超宽总线CPU端双向型测试单元cio k ，本条测试链路中最后一个高速超宽总线CPU端双向型测试单元cio k 的高速超宽总线CPU端双向型测试单元测试信号输出端口sco3 k 连接高电平有效三态门H1的输入端；高电平有效三态门H1有一个连接双向型测试单元功能端口方向切换控制信号输入总线BIOC的选择控制端和一个连接测试访问通道输出总线TCO3的输出端。
上述的高速超宽总线CPU端双向型测试单元cio是由一个与门A1、两个二选一选择器M4、M5、一个D触发器F5、两个低电平有效三态门G1、G2和两个高电平有效三态门E2、E3组成；连接方式：与门A1有一个高速超宽总线测试使能信号输入端口ten和一个双向型测试单元功能端口方向切换控制信号输入端口bioc，在单元内输出连接二选一选择器M4的选择控制端；二选一选择器M4有一个高速超宽总线CPU端双向型测试单元测试信号输入端口sci3，在单元内输出连接D触发器F5的数据输入端D；D触发器F5有一个高速超宽总线测试时钟信号输入端口tclk和一个高速超宽总线CPU端双向型测试单元测试信号输出端口sco3，在单元内输出连接二选一选择器M5的输入端；二选一选择器M5有一个高速超宽总线测试使能信号输入端口ten，在单元内输出连接低电平有效三态门G2和高电平有效三态门E3的输入端；低电平有效三态门G1有一个双向型测试单元功能端口方向切换控制信号输入端口bioc和一个高速超宽总线CPU端双向型测试单元功能信号双向端口bcio1，在单元内输出连接二选一选择器M4和M5的输入端；高电平有效三态门E2有一个双向型测试单元功能端口方向切换控制信号输入端口bioc和一个高速超宽总线CPU端双向型测试单元功能信号双向端口bcio2，在单元内输出连接二选一选择器M4和M5的输入端；低电平有效三态门G2有一个双向型测试单元功能端口方向切换控制信号输入端口bioc和一个高速超宽总线CPU端双向型测试单元功能信号双向端口bcio2，在单元内输出连接高电平有效三态门E2的输入端；高电平有效三态门E3有一个双向型测试单元功能端口方向切换控制信号输入端口bioc和一个高速超宽总线CPU端双向型测试单元功能信号双向端口bcio1，在单元内输出连接低电平有效三态门G1的输入端。
上述的第六测试链路（2.6）由一个低电平有效三态门L2、k个高速超宽总线终端双向型测试单元tio和一个高电平有效三态门H2构成，其中k为SoC中CPU双向总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线测试时钟信号输入端口tclk和一个双向型测试单元功能端口方向切换控制信号输入端口bioc；在测试链路中，低电平有效三态门L2有一个连接测试访问通道输出总线TCO3的输出端、一个连接双向型测试单元功能端口方向切换控制信号输入总线BIOC的选择控制端和一个连接高速超宽总线终端双向型测试单元tio 1中高速超宽总线终端双向型测试单元测试信号输出端口sto31的输入端；高速超宽总线终端双向型测试单元tio 1有一个连接高速超宽总线的高速超宽总线终端双向型测试单元功能信号双向端口btio1；后续高速超宽总线终端双向型测试单元tio 2有一个连接高速超宽总线的高速超宽总线终端双向型测试单元功能信号双向端口btio2和一个连接前一个高速超宽总线终端双向型测试单元tio 1中高速超宽总线终端双向型测试单元测试信号输入端口sti31的高速超宽总线终端双向型测试单元测试信号输出端sto32；如此重复，直至本条测试链路中最后一个高速超宽总线终端双向型测试单元tio k ，本条测试链路中最后一个高速超宽总线终端双向型测试单元tio k 的高速超宽总线终端双向型测试单元测试信号输入端口sti3 k 连接一个高电平有效三态门H2的输出端；高电平有效三态门H2有一个连接测试访问通道输入总线TCI3的输入端和一个连接双向型测试单元功能端口方向切换控制信号输入总线BIOC的选择控制端。
上述的高速超宽总线终端双向型测试单元tio是由一个与门A2、一个二选一选择器M6、一个D触发器F6和一个高电平有效三态门E4组成；连接方式：与门A2有一个高速超宽总线测试使能信号输入端口ten和一个双向型测试单元功能端口方向切换控制信号输入端口bioc，在单元内输出连接高电平有效三态门E4的选择控制端；二选一选择器M6有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线终端双向型测试单元测试信号输入端口sti3，在单元内输出连接D触发器F6的数据输入端D；D触发器F6有一个高速超宽总线测试时钟信号输入端口tclk和一个高速超宽总线终端双向型测试单元测试信号输出端口sto3，在单元内输出连接高电平有效三态门E4的输入端；高电平有效三态门E4有一个高速超宽总线终端双向型测试单元功能信号双向端口btio，在单元内输出连接二选一选择器M6的输入端。
上述的高速超宽总线测试控制线（3）由一根高速超宽总线测试使能信号输入总线（TEN）、一根高速超宽总线测试时钟信号输入总线（TCLK）和一根双向型测试单元功能端口方向切换控制信号输入总线（BIOC）组成；高速超宽总线测试使能信号输入总线（TEN）连接所述六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）的高速超宽总线测试使能信号输入端口ten；高速超宽总线测试时钟信号输入总线（TCLK）连接所述六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）的高速超宽总线测试时钟信号输入端口tclk；双向型测试单元功能端口方向切换控制信号输入总线（BIOC）连接所述测试链路（2.5、2.6）的双向型测试单元功能端口方向切换控制信号输入端口bioc、低电平有效三态门L1和L2的选择控制端以及高电平有效三态门H1和H2的选择控制端。
一种采用权利要求1所述测试系统的片上系统中高速超宽总线的故障测试方法，其特征在于根据所测高速超宽总线的类型分为单向型高速超宽总线测试流程（4）和双向型高速超宽总线测试流程（5）。
上述的单向型高速超宽总线测试流程（4）根据高速超宽总线测试使能信号（ten）确定测试状态，通过控制高速超宽总线测试时钟信号的频率，完成三个主要的测试工作步骤，即：从测试访问通道信号输入引脚（TCI）向第一测试链路（2.1）或第四测试链路（2.4）输入测试信号、第二测试链路（2.2）或第三测试链路（2.3）捕获测试响应及通过测试访问通道信号输出引脚（TCO）输出第二测试链路（2.2）或第三测试链路（2.3）捕获的测试响应信号。
上述的双向型高速超宽总线测试流程（5）根据高速超宽总线测试使能信号（ten）确定测试状态，根据双向型测试单元功能端口方向切换控制信号（bioc）选择双向型高速超宽总线的方向，通过控制高速超宽总线测试时钟信号的频率，完成三个主要的测试工作步骤，即：从测试访问通道信号输入引脚（TCI）向第五测试链路（2.5），bioc=0时，或者第六测试链路（2.6），bioc=1时，输入测试信号、第六测试链路（2.6），bioc=0时，或者第五测试链路（2.5），bioc=1时，捕获测试响应及通过测试访问通道信号输出引脚（TCO）输出第六测试链路（2.6），bioc=0时，或者第五测试链路（2.5），bioc=1时，捕获的测试响应信号。
本发明与现有技术相比较，具有如下显而易见的突出实质性特点和显著优点：本发明包含有为完善片上系统可测试性而增加的电路和基于此电路运行的测试流程，其电路由一个测试访问通道组、六条测试链路和一组高速超宽总线测试控制线组成；其测试流程由单向型高速超宽总线测试流程和双向型高速超宽总线测试流程组成。采用本发明，能够对片上系统中的高速超宽总线实现全面的测试访问，完成高速超宽总线上信号完整性故障和固定逻辑值故障的测试，并且能够保证各条总线在测试过程中的相互隔离和有效控制。本发明电路结构简单、测试流程简捷，适用于片上系统中各种类型的高速超宽总线。
附图说明
图1是本发明一个实施例的电路结构方框图。
图2是图1示例的实现片上系统中单向型高速超宽总线故障测试的实施流程图。
图3是图1示例的实现片上系统中双向型高速超宽总线故障测试的实施流程图。
图4是图1示例的第一测试链路与第二测试链路的电路原理图。
图5是图1示例的第三测试链路与第四测试链路的电路原理图。
图6是图1示例的第五测试链路与第六测试链路的电路原理图。
图7是图1示例的高速超宽总线CPU端输入型测试单元的电路原理图。
图8是图1示例的高速超宽总线CPU端输入型测试单元的方框符号图。
图9是图1示例的高速超宽总线终端输出型测试单元的电路原理图。
图10是图1示例的高速超宽总线终端输出型测试单元的方框符号图。
图11是图1示例的高速超宽总线CPU端输出型测试单元的电路原理图。
图12是图1示例的高速超宽总线CPU端输出型测试单元的方框符号图。
图13是图1示例的高速超宽总线终端输入型测试单元的电路原理图。
图14是图1示例的高速超宽总线终端输入型测试单元的方框符号图。
图15是图1示例的高速超宽总线CPU端双向型测试单元的电路原理图。
图16是图1示例的高速超宽总线CPU端双向型测试单元的方框符号图。
图17是图1示例的高速超宽总线终端双向型测试单元的电路原理图。
图18是图1示例的高速超宽总线终端双向型测试单元的方框符号图。
具体实施方式
本发明的一个优先实施例是：参见图1，本片上系统中高速超宽总线的故障测试系统是为完善片上系统可测试性而增加的电路。其电路由一个测试访问通道组1、六条测试链路2.1、2.2、2.3、2.4、2.5、2.6和一组测试控制线3组成。参见图2、图3，基于此电路运行的测试流程由单向型高速超宽总线测试流程4和双向型高速超宽总线测试流程5组成。
本电路结构是：参见图1，测试访问通道组1有一组外接测试访问通道信号输入引脚TCI和一组外接测试访问通道信号输出引脚TCO，而在片内输出分别连接各种类型高速超宽总线的所述六条测试链路2.1、2.2、2.3、2.4、2.5、2.6；每一所述测试链路2根据类型不同分别与高速超宽总线CPU端或高速超宽总线终端相连接，并在片内连接所述高速超宽总线测试控制线3；所述高速超宽总线测试控制线3有一个外接高速超宽总线测试使能信号输入引脚TEN、一个外接高速超宽总线测试时钟信号输入引脚TCLK和一个外接双向型测试单元功能端口方向切换控制信号输入引脚BIOC，而在片内输出连接各个所述测试链路2.1、2.2、2.3、2.4、2.5、2.6。参见图4、图5、图6，上述的测试访问通道组1共由三根测试访问输入总线和三根测试访问输出总线组成，其中，每一根测试访问输入总线外接一个测试访问通道信号输入引脚TCI，每一根测试访问输出总线外接一个测试访问通道信号输出引脚TCO；所述六条测试链路分别为：由高速超宽总线CPU端输入型测试单元构成的第一测试链路2.1、由高速超宽总线终端输出型测试单元构成的第二测试链路2.2、由高速超宽总线CPU端输出型测试单元构成的第三测试链路2.3、由高速超宽总线终端输入型测试单元构成的第四测试链路2.4、由高速超宽总线CPU端双向型测试单元构成的第五测试链路2.5和由高速超宽总线终端双向型测试单元构成的第六测试链路2.6。在片内，测试访问输入总线与第一测试链路2.1、第二测试链路2.4、第五测试链路2.5和第六测试链路2.6相连接；测试访问输出总线与第二测试链路2.2、第三测试链路2.3、第五测试链路2.5和第六测试链路2.6相连接。参见图4，上述的第一测试链路2.1由m个高速超宽总线CPU端输入型测试单元ci构成，其中，m为SoC中CPU输出总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线测试时钟信号输入端口tclk；在测试链路中，高速超宽总线CPU端输入型测试单元ci 1有一个连接CPU输出总线的高速超宽总线CPU端输入型测试单元功能信号输入端口bci11、一个连接高速超宽总线的高速超宽总线CPU端输入型测试单元功能信号输出端口bco11和一个连接测试访问输入总线TCI1的高速超宽总线CPU端输入型测试单元测试信号输入端口sci11，在单元外输出连接高速超宽总线和后续一个高速超宽总线CPU端输入型测试单元ci 2；后续高速超宽总线CPU端输入型测试单元ci 2有一个连接CPU输出总线的高速超宽总线CPU端输入型测试单元功能信号输入端口bci12、一个连接高速超宽总线的高速超宽总线CPU端输入型测试单元功能信号输出端口bco12和一个连接前一个高速超宽总线CPU端输入型测试单元ci 1中高速超宽总线CPU端输入型测试单元测试信号输出端口sco11的高速超宽总线CPU端输入型测试单元测试信号输入端口sci12，在单元外输出连接高速超宽总线和后续一个高速超宽总线CPU端输入型测试单元；如此重复，直至本条测试链路中最后一个高速超宽总线CPU端输入型测试单元ci m ；本条测试链路中最后一个高速超宽总线CPU端输入型测试单元ci m 的高速超宽总线CPU端输入型测试单元测试信号输出端口可悬空不接。参见图7、图8，上述的高速超宽总线CPU端输入型测试单元ci是由一个D触发器F1和一个二选一选择器M1组成；连接方式：D触发器F1有一个高速超宽总线测试时钟信号输入端口tclk、一个高速超宽总线CPU端输入型测试单元测试信号输入端口sci1，一个高速超宽总线CPU端输入型测试单元测试信号输出端口sco1，在单元内输出连接二选一选择器M1的输入端；二选一选择器M1有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线CPU端输入型测试单元功能信号输入端口bci1和一个高速超宽总线CPU端输入型测试单元功能信号输出端口bco1。参见图4，上述的第二测试链路2.2由m个高速超宽总线终端输出型测试单元to构成，其中，m为SoC中CPU输出总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线测试时钟信号输入端口tclk；在测试链路中，高速超宽总线终端输出型测试单元to 1有一个连接高速超宽总线的高速超宽总线终端输出型测试单元功能输入端口bti11和一个连接测试访问输出总线TCO1的高速超宽总线终端输出型测试单元测试信号输出端口sto11；后续高速超宽总线终端输出型测试单元to 2有一个连接高速超宽总线的高速超宽总线终端输出型测试单元功能输入端口bti12和一个连接前一个高速超宽总线终端输出型测试单元to 1中高速超宽总线终端输出型测试单元测试信号输入端口sti11的高速超宽总线终端输出型测试单元测试信号输出端口sto12，如此重复，直至本条测试链路中最后一个高速超宽总线终端输出型测试单元to m ，本条测试链路中最后一个高速超宽总线终端输出型测试单元to m 的高速超宽总线终端输出型测试单元测试信号输入端口可悬空不接。参见图9、图10，上述的高速超宽总线终端输出型测试单元to是由一个二选一选择器M2和一个D触发器F2组成；连接方式：二选一选择器M2有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线终端输出型测试单元功能信号输入端口bti1和一个高速超宽总线终端输出型测试单元测试信号输入端口sti1，在单元内输出连接D触发器F2的数据输入端口D；D触发器F2有一个高速超宽总线测试时钟信号输入端口tclk和一个高速超宽总线终端输出型测试单元测试信号输出端口sto1。参见图5，上述的第三测试链路2.3由n个高速超宽总线CPU端输出型测试单元co构成，其中n为SoC中CPU输入总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线测试时钟信号输入端口tclk；在测试链路中，高速超宽总线CPU端输出型测试单元co 1有一个连接高速超宽总线的高速超宽总线CPU端输出型测试单元功能信号输入端口bci21、一个连接CPU输入总线的高速超宽总线CPU端输出型测试单元功能信号输出端口bco21和一个连接测试访问输出总线TCO2的高速超宽总线CPU端输出型测试单元测试信号输出端口sco21；后续高速超宽总线CPU端输出型测试单元co 2有一个连接高速超宽总线的高速超宽总线CPU端输出型测试单元功能信号输入端口bci22、一个连接CPU输入总线的高速超宽总线CPU端输出型测试单元功能信号输出端口bco22和一个连接前一个高速超宽总线CPU端输出型测试单元co 1中高速超宽总线CPU端输出型测试单元测试信号输入端口sci21的高速超宽总线CPU端输出型测试单元测试信号输出端口sco22；如此重复，直至本条测试链路中最后一个高速超宽总线CPU端输出型测试单元co n ，本条测试链路中最后一个高速超宽总线CPU端输出型测试单元co n 的高速超宽总线CPU端输出型测试单元测试信号输入端口可悬空不接。参见图11、图12，上述的高速超宽总线CPU端输出型测试单元co是由一个二选一选择器M3和一个D触发器F3组成；连接方式：二选一选择器M3有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线CPU端输出型测试单元功能信号输入端口bci2和一个高速超宽总线CPU端输出型测试单元测试信号输入端口sci2，在单元内输出连接D触发器F3的数据输入端口D；D触发器F3有一个高速超宽总线测试时钟信号输入端口tclk和一个高速超宽总线CPU端输出型测试单元测试信号输出端口sco2；高速超宽总线CPU端输出型测试单元功能信号输入端口bci2在单元内直接连接高速超宽总线CPU端输出型测试单元功能信号输出端口bco2。参见图5，上述的第四测试链路2.4由n个高速超宽总线终端输入型测试单元ti构成，其中n为SoC中CPU输入总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线测试时钟信号输入端口tclk；在测试链路中，高速超宽总线终端输入型测试单元ti 1有一个连接高速超宽总线的高速超宽总线终端输入型测试单元功能信号输出端口bto21和一个连接测试访问输入总线TCI2的高速超宽总线终端输入型测试单元测试信号输入端口sti21，单元外输出连接后续高速超宽总线终端输入型测试单元ti 2；后续高速超宽总线终端输入型测试单元ti 2有一个连接高速超宽总线的高速超宽总线终端输入型测试单元功能信号输出端口bto22和一个连接前一个高速超宽总线终端输入型测试单元ti 1中高速超宽总线终端输入型测试单元测试信号输出端口sto21的高速超宽总线终端输入型测试单元测试信号输入端口sti22，单元外输出连接后续高速超宽总线终端输入型测试单元；如此重复，直至本条测试链路中最后一个高速超宽总线终端输入型测试单元ti n ，本条测试链路中最后一个高速超宽总线终端输入型测试单元ti n 的高速超宽总线终端输入型测试单元测试信号输出端口可悬空不接。参见图13、图14，上述的由高速超宽总线终端输入型测试单元ti是由一个D触发器F4和一个高电平有效的三态门E1组成；连接方式：D触发器F4有一个高速超宽总线测试时钟信号输入端口tclk、一个高速超宽总线终端输入型测试单元测试信号输入端口sti2和一个高速超宽总线终端输入型测试单元测试信号输出端口sto2，在单元内输出连接高电平有效的三态门E1的输入端口；高电平有效的三态门E1有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线终端输入型测试单元功能信号输出端口bto2。参见图6，上述的第五测试链路2.5由一个低电平有效三态门L1、k个高速超宽总线CPU端双向型测试单元cio和一个高电平有效三态门H1构成，其中k为SoC中CPU双向总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线测试时钟信号输入端口tclk和一个双向型测试单元功能端口方向切换控制信号输入端口bioc；在测试链路中，低电平有效三态门L1有一个连接测试访问通道输入总线TCI3的输入端，一个连接双向型测试单元功能端口方向切换控制信号输入总线BIOC的选择控制端和一个连接高速超宽总线CPU端双向型测试单元cio 1中高速超宽总线CPU端双向型测试单元测试信号输入端口sci31的输出端口；高速超宽总线CPU端双向型测试单元cio 1有一个连接CPU双向总线的高速超宽总线CPU端双向型测试单元功能信号双向端口bcio11和一个连接高速超宽总线的高速超宽总线CPU端双向型测试单元功能信号双向端口bcio21，单元外输出连接后续高速超宽总线CPU端双向型测试单元cio 2；后续高速超宽总线CPU端双向型测试单元cio 2有一个连接CPU双向总线的高速超宽总线CPU端双向型测试单元功能信号双向端口bcio12、一个连接高速超宽总线的高速超宽总线CPU端双向型测试单元功能信号双向端口bcio22和一个连接前一个高速超宽总线CPU端双向型测试单元cio 1中高速超宽总线CPU端双向型测试单元测试信号输出端口sco31的高速超宽总线CPU端双向型测试单元测试信号输入端sci32；如此重复，直至本条测试链路中最后一个高速超宽总线CPU端双向型测试单元cio k ，本条测试链路中最后一个高速超宽总线CPU端双向型测试单元cio k 的高速超宽总线CPU端双向型测试单元测试信号输出端口sco3 k 连接高电平有效三态门H1的输入端；高电平有效三态门H1有一个连接双向型测试单元功能端口方向切换控制信号输入总线BIOC的选择控制端和一个连接测试访问通道输出总线TCO3的输出端。参见图15、图16，上述的高速超宽总线CPU端双向型测试单元cio是由一个与门A1、两个二选一选择器M4、M5、一个D触发器F5、两个低电平有效三态门G1、G2和两个高电平有效三态门E2、E3组成；连接方式：与门A1有一个高速超宽总线测试使能信号输入端口ten和一个双向型测试单元功能端口方向切换控制信号输入端口bioc，在单元内输出连接二选一选择器M4的选择控制端；二选一选择器M4有一个高速超宽总线CPU端双向型测试单元测试信号输入端口sci3，在单元内输出连接D触发器F5的数据输入端D；D触发器F5有一个高速超宽总线测试时钟信号输入端口tclk和一个高速超宽总线CPU端双向型测试单元测试信号输出端口sco3，在单元内输出连接二选一选择器M5的输入端；二选一选择器M5有一个高速超宽总线测试使能信号输入端口ten，在单元内输出连接低电平有效三态门G2和高电平有效三态门E3的输入端；低电平有效三态门G1有一个双向型测试单元功能端口方向切换控制信号输入端口bioc和一个高速超宽总线CPU端双向型测试单元功能信号双向端口bcio1，在单元内输出连接二选一选择器M4和M5的输入端；高电平有效三态门E2有一个双向型测试单元功能端口方向切换控制信号输入端口bioc和一个高速超宽总线CPU端双向型测试单元功能信号双向端口bcio2，在单元内输出连接二选一选择器M4和M5的输入端；低电平有效三态门G2有一个双向型测试单元功能端口方向切换控制信号输入端口bioc和一个高速超宽总线CPU端双向型测试单元功能信号双向端口bcio2，在单元内输出连接高电平有效三态门E2的输入端；高电平有效三态门E3有一个双向型测试单元功能端口方向切换控制信号输入端口bioc和一个高速超宽总线CPU端双向型测试单元功能信号双向端口bcio1，在单元内输出连接低电平有效三态门G1的输入端。参见图6，上述的第六测试链路2.6由一个低电平有效三态门L2、k个高速超宽总线终端双向型测试单元tio和一个高电平有效三态门H2构成，其中k为SoC中CPU双向总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线测试时钟信号输入端口tclk和一个双向型测试单元功能端口方向切换控制信号输入端口bioc；在测试链路中，低电平有效三态门L2有一个连接测试访问通道输出总线TCO3的输出端、一个连接双向型测试单元功能端口方向切换控制信号输入总线BIOC的选择控制端和一个连接高速超宽总线终端双向型测试单元tio 1中高速超宽总线终端双向型测试单元测试信号输出端口sto31的输入端；高速超宽总线终端双向型测试单元tio 1有一个连接高速超宽总线的高速超宽总线终端双向型测试单元功能信号双向端口btio1；后续高速超宽总线终端双向型测试单元tio 2有一个连接高速超宽总线的高速超宽总线终端双向型测试单元功能信号双向端口btio2和一个连接前一个高速超宽总线终端双向型测试单元tio 1中高速超宽总线终端双向型测试单元测试信号输入端口sti31的高速超宽总线终端双向型测试单元测试信号输出端sto32；如此重复，直至本条测试链路中最后一个高速超宽总线终端双向型测试单元tio k ，本条测试链路中最后一个高速超宽总线终端双向型测试单元tio k 的高速超宽总线终端双向型测试单元测试信号输入端口sti3 k 连接一个高电平有效三态门H2的输出端；高电平有效三态门H2有一个连接测试访问通道输入总线TCI3的输入端和一个连接双向型测试单元功能端口方向切换控制信号输入总线BIOC的选择控制端。参见图17、图18，上述的高速超宽总线终端双向型测试单元tio是由一个与门A2、一个二选一选择器M6、一个D触发器F6和一个高电平有效三态门E4组成；连接方式：与门A2有一个高速超宽总线测试使能信号输入端口ten和一个双向型测试单元功能端口方向切换控制信号输入端口bioc，在单元内输出连接高电平有效三态门E4的选择控制端；二选一选择器M6有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线终端双向型测试单元测试信号输入端口sti3，在单元内输出连接D触发器F6的数据输入端D；D触发器F6有一个高速超宽总线测试时钟信号输入端口tclk和一个高速超宽总线终端双向型测试单元测试信号输出端口sto3，在单元内输出连接高电平有效三态门E4的输入端；高电平有效三态门E4有一个高速超宽总线终端双向型测试单元功能信号双向端口btio，在单元内输出连接二选一选择器M6的输入端。参见图4、图5、图6，上述的高速超宽总线测试控制线3由一根高速超宽总线测试使能信号输入总线TEN、一根高速超宽总线测试时钟信号输入总线TCLK和一根双向型测试单元功能端口方向切换控制信号输入总线BIOC组成；高速超宽总线测试使能信号输入总线TEN连接所述六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）的高速超宽总线测试使能信号输入端口ten；高速超宽总线测试时钟信号输入总线TCLK连接所述六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）的高速超宽总线测试时钟信号输入端口tclk；双向型测试单元功能端口方向切换控制信号输入总线BIOC连接所述测试链路2.5、2.6的双向型测试单元功能端口方向切换控制信号输入端口bioc、低电平有效三态门L1和L2的选择控制端以及高电平有效三态门H1和H2的选择控制端。
参见图2，上述的单向型高速超宽总线测试流程4根据高速超宽总线测试使能信号ten确定测试状态，通过控制高速超宽总线测试时钟信号的频率，完成三个主要的测试工作步骤，即：从测试访问通道信号输入引脚TCI向第一测试链路2.1或第四测试链路2.4输入测试信号、第二测试链路2.2或第三测试链路2.3捕获测试响应及通过测试访问通道信号输出引脚TCO输出第二测试链路2.2或第三测试链路2.3捕获的测试响应信号。参见图3，上述的双向型高速超宽总线测试流程5根据高速超宽总线测试使能信号ten确定测试状态，根据双向型测试单元功能端口方向切换控制信号bioc选择双向型高速超宽总线的方向，通过控制高速超宽总线测试时钟信号的频率，完成三个主要的测试工作步骤，即：从测试访问通道信号输入引脚TCI向第五测试链路2.5，bioc=0时，或者第六测试链路2.6，bioc=1时，输入测试信号、第六测试链路2.6，bioc=0时，或者第五测试链路2.5，bioc=1时，捕获测试响应及通过测试访问通道信号输出引脚TCO输出第六测试链路2.6，bioc=0时，或者第五测试链路2.5，bioc=1时，捕获的测试响应信号。

Claims (14)

1.一种片上系统中高速超宽总线的故障测试系统，电路由一个测试访问通道组（1）、六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）和一组高速超宽总线测试控制线（3）组成，其特征在于：所述测试访问通道组（1）有一组外接测试访问通道信号输入引脚（TCI）和一组外接测试访问通道信号输出引脚（TCO），而在片内输出分别连接各种类型高速超宽总线的所述六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）；每一所述测试链路（2）根据类型不同分别与高速超宽总线CPU端或高速超宽总线终端相连接，并在片内连接所述高速超宽总线测试控制线（3）；所述高速超宽总线测试控制线（3）有一个外接高速超宽总线测试使能信号输入引脚（TEN）、一个外接高速超宽总线测试时钟信号输入引脚（TCLK）和一个外接双向型测试单元功能端口方向切换控制信号输入引脚（BIOC），而在片内输出连接各个所述测试链路（2.1、2.2、2.3、2.4、2.5、2.6）；所述测试访问通道组（1）共由三根测试访问输入总线和三根测试访问输出总线组成，其中，每一根测试访问输入总线外接一个测试访问通道信号输入引脚（TCI），每一根测试访问输出总线外接一个测试访问通道信号输出引脚（TCO）；所述六条测试链路（2.1、2.2、2.3、2.4、2.5、2.6）分别为：由高速超宽总线CPU端输入型测试单元构成的第一测试链路（2.1）、由高速超宽总线终端输出型测试单元构成的第二测试链路（2.2）、由高速超宽总线CPU端输出型测试单元构成的第三测试链路（2.3）、由高速超宽总线终端输入型测试单元构成的第四测试链路（2.4）、由高速超宽总线CPU端双向型测试单元构成的第五测试链路（2.5）和由高速超宽总线终端双向型测试单元构成的第六测试链路（2.6）；在片内，测试访问输入总线与第一测试链路（2.1）、第四测试链路（2.4）、第五测试链路（2.5）和第六测试链路（2.6）相连接；测试访问输出总线与第二测试链路（2.2）、第三测试链路（2.3）、第五测试链路（2.5）和第六测试链路（2.6）相连接。
2.根据权利要求1所述的片上系统中高速超宽总线的故障测试系统，其特征在于所述第一测试链路（2.1）由m个高速超宽总线CPU端输入型测试单元ci构成，其中，m为片上系统中CPU输出总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线测试时钟信号输入端口tclk；在测试链路中，高速超宽总线CPU端输入型测试单元ci 1有一个连接CPU输出总线的高速超宽总线CPU端输入型测试单元功能信号输入端口bci11、一个连接高速超宽总线的高速超宽总线CPU端输入型测试单元功能信号输出端口bco11和一个连接测试访问输入总线TCI1的高速超宽总线CPU端输入型测试单元测试信号输入端口sci11，在单元外输出连接高速超宽总线和后续一个高速超宽总线CPU端输入型测试单元ci 2；后续高速超宽总线CPU端输入型测试单元ci 2有一个连接CPU输出总线的高速超宽总线CPU端输入型测试单元功能信号输入端口bci12、一个连接高速超宽总线的高速超宽总线CPU端输入型测试单元功能信号输出端口bco12和一个连接前一个高速超宽总线CPU端输入型测试单元ci 1中高速超宽总线CPU端输入型测试单元测试信号输出端口sco11的高速超宽总线CPU端输入型测试单元测试信号输入端口sci12，在单元外输出连接高速超宽总线和后续一个高速超宽总线CPU端输入型测试单元；如此重复，直至本条测试链路中最后一个高速超宽总线CPU端输入型测试单元ci m ；本条测试链路中最后一个高速超宽总线CPU端输入型测试单元ci m 的高速超宽总线CPU端输入型测试单元测试信号输出端口悬空不接。
3.根据权利要求2所述的片上系统中高速超宽总线的故障测试系统，其特征在于所述高速超宽总线CPU端输入型测试单元ci是由一个D触发器F1和一个二选一选择器M1组成；连接方式：D触发器F1有一个高速超宽总线测试时钟信号输入端口tclk、一个高速超宽总线CPU端输入型测试单元测试信号输入端口sci1，一个高速超宽总线CPU端输入型测试单元测试信号输出端口sco1，在单元内输出连接二选一选择器M1的输入端；二选一选择器M1有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线CPU端输入型测试单元功能信号输入端口bci1和一个高速超宽总线CPU端输入型测试单元功能信号输出端口bco1。
4.根据权利要求1所述的片上系统中高速超宽总线的故障测试系统，其特征在于所述第二测试链路（2.2）由m个高速超宽总线终端输出型测试单元to构成，其中，m为片上系统中CPU输出总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线测试时钟信号输入端口tclk；在测试链路中，高速超宽总线终端输出型测试单元to 1有一个连接高速超宽总线的高速超宽总线终端输出型测试单元功能输入端口bti11和一个连接测试访问输出总线TCO1的高速超宽总线终端输出型测试单元测试信号输出端口sto11；后续高速超宽总线终端输出型测试单元to 2有一个连接高速超宽总线的高速超宽总线终端输出型测试单元功能输入端口bti12和一个连接前一个高速超宽总线终端输出型测试单元to 1中高速超宽总线终端输出型测试单元测试信号输入端口sti11的高速超宽总线终端输出型测试单元测试信号输出端口sto12，如此重复，直至本条测试链路中最后一个高速超宽总线终端输出型测试单元to m ，本条测试链路中最后一个高速超宽总线终端输出型测试单元to m 的高速超宽总线终端输出型测试单元测试信号输入端口悬空不接。
5.根据权利要求4所述的片上系统中高速超宽总线的故障测试系统，其特征在于所述高速超宽总线终端输出型测试单元to是由一个二选一选择器M2和一个D触发器F2组成；连接方式：二选一选择器M2有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线终端输出型测试单元功能信号输入端口bti1和一个高速超宽总线终端输出型测试单元测试信号输入端口sti1，在单元内输出连接D触发器F2的数据输入端口D；D触发器F2有一个高速超宽总线测试时钟信号输入端口tclk和一个高速超宽总线终端输出型测试单元测试信号输出端口sto1。
6.根据权利要求1所述的片上系统中高速超宽总线的故障测试系统，其特征在于所述第三测试链路（2.3）由n个高速超宽总线CPU端输出型测试单元co构成，其中n为片上系统中CPU输入总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线测试时钟信号输入端口tclk；在测试链路中，高速超宽总线CPU端输出型测试单元co 1有一个连接高速超宽总线的高速超宽总线CPU端输出型测试单元功能信号输入端口bci21、一个连接CPU输入总线的高速超宽总线CPU端输出型测试单元功能信号输出端口bco21和一个连接测试访问输出总线TCO2的高速超宽总线CPU端输出型测试单元测试信号输出端口sco21；后续高速超宽总线CPU端输出型测试单元co 2有一个连接高速超宽总线的高速超宽总线CPU端输出型测试单元功能信号输入端口bci22、一个连接CPU输入总线的高速超宽总线CPU端输出型测试单元功能信号输出端口bco22和一个连接前一个高速超宽总线CPU端输出型测试单元co 1中高速超宽总线CPU端输出型测试单元测试信号输入端口sci21的高速超宽总线CPU端输出型测试单元测试信号输出端口sco22；如此重复，直至本条测试链路中最后一个高速超宽总线CPU端输出型测试单元co n ，本条测试链路中最后一个高速超宽总线CPU端输出型测试单元co n 的高速超宽总线CPU端输出型测试单元测试信号输入端口悬空不接。
7.根据权利要求6所述的片上系统中高速超宽总线的故障测试系统，其特征在于所述高速超宽总线CPU端输出型测试单元co是由一个二选一选择器M3和一个D触发器F3组成；连接方式：二选一选择器M3有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线CPU端输出型测试单元功能信号输入端口bci2和一个高速超宽总线CPU端输出型测试单元测试信号输入端口sci2，在单元内输出连接D触发器F3的数据输入端口D；D触发器F3有一个高速超宽总线测试时钟信号输入端口tclk和一个高速超宽总线CPU端输出型测试单元测试信号输出端口sco2；高速超宽总线CPU端输出型测试单元功能信号输入端口bci2在单元内直接连接高速超宽总线CPU端输出型测试单元功能信号输出端口bco2。
8.根据权利要求1所述的片上系统中高速超宽总线的故障测试系统，其特征在于所述第四测试链路（2.4）由n个高速超宽总线终端输入型测试单元ti构成，其中n为片上系统中CPU输入总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线测试时钟信号输入端口tclk；在测试链路中，高速超宽总线终端输入型测试单元ti 1有一个连接高速超宽总线的高速超宽总线终端输入型测试单元功能信号输出端口bto21和一个连接测试访问输入总线TCI2的高速超宽总线终端输入型测试单元测试信号输入端口sti21，单元外输出连接后续高速超宽总线终端输入型测试单元ti 2；后续高速超宽总线终端输入型测试单元ti 2有一个连接高速超宽总线的高速超宽总线终端输入型测试单元功能信号输出端口bto22和一个连接前一个高速超宽总线终端输入型测试单元ti 1中高速超宽总线终端输入型测试单元测试信号输出端口sto21的高速超宽总线终端输入型测试单元测试信号输入端口sti22，单元外输出连接后续高速超宽总线终端输入型测试单元；如此重复，直至本条测试链路中最后一个高速超宽总线终端输入型测试单元ti n ，本条测试链路中最后一个高速超宽总线终端输入型测试单元ti n 的高速超宽总线终端输入型测试单元测试信号输出端口悬空不接。
9.根据权利要求8所述的片上系统中高速超宽总线的故障测试系统，其特征在于所述由高速超宽总线终端输入型测试单元ti是由一个D触发器F4和一个高电平有效的三态门E1组成；连接方式：D触发器F4有一个高速超宽总线测试时钟信号输入端口tclk、一个高速超宽总线终端输入型测试单元测试信号输入端口sti2和一个高速超宽总线终端输入型测试单元测试信号输出端口sto2，在单元内输出连接高电平有效的三态门E1的输入端口；高电平有效的三态门E1有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线终端输入型测试单元功能信号输出端口bto2。
10.根据权利要求1所述的片上系统中高速超宽总线的故障测试系统，其特征在于所述第五测试链路（2.5）由一个低电平有效三态门L1、k个高速超宽总线CPU端双向型测试单元cio和一个高电平有效三态门H1构成，其中k为片上系统中CPU双向总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线测试时钟信号输入端口tclk和一个双向型测试单元功能端口方向切换控制信号输入端口bioc；在测试链路中，低电平有效三态门L1有一个连接测试访问通道输入总线TCI3的输入端，一个连接双向型测试单元功能端口方向切换控制信号输入总线BIOC的选择控制端和一个连接高速超宽总线CPU端双向型测试单元cio 1中高速超宽总线CPU端双向型测试单元测试信号输入端口sci31的输出端口；高速超宽总线CPU端双向型测试单元cio 1有一个连接CPU双向总线的高速超宽总线CPU端双向型测试单元功能信号双向端口bcio11和一个连接高速超宽总线的高速超宽总线CPU端双向型测试单元功能信号双向端口bcio21，单元外输出连接后续高速超宽总线CPU端双向型测试单元cio 2；后续高速超宽总线CPU端双向型测试单元cio 2有一个连接CPU双向总线的高速超宽总线CPU端双向型测试单元功能信号双向端口bcio12、一个连接高速超宽总线的高速超宽总线CPU端双向型测试单元功能信号双向端口bcio22和一个连接前一个高速超宽总线CPU端双向型测试单元cio 1中高速超宽总线CPU端双向型测试单元测试信号输出端口sco31的高速超宽总线CPU端双向型测试单元测试信号输入端sci32；如此重复，直至本条测试链路中最后一个高速超宽总线CPU端双向型测试单元cio k ，本条测试链路中最后一个高速超宽总线CPU端双向型测试单元cio k 的高速超宽总线CPU端双向型测试单元测试信号输出端口sco3 k 连接高电平有效三态门H1的输入端；高电平有效三态门H1有一个连接双向型测试单元功能端口方向切换控制信号输入总线BIOC的选择控制端和一个连接测试访问通道输出总线TCO3的输出端。
11.根据权利要求10所述的片上系统中高速超宽总线的故障测试系统，其特征在于所述高速超宽总线CPU端双向型测试单元cio是由一个与门A1、两个二选一选择器M4、M5、一个D触发器F5、两个低电平有效三态门G1、G2和两个高电平有效三态门E2、E3组成；连接方式：与门A1有一个高速超宽总线测试使能信号输入端口ten和一个双向型测试单元功能端口方向切换控制信号输入端口bioc，在单元内输出连接二选一选择器M4的选择控制端；二选一选择器M4有一个高速超宽总线CPU端双向型测试单元测试信号输入端口sci3，在单元内输出连接D触发器F5的数据输入端D；D触发器F5有一个高速超宽总线测试时钟信号输入端口tclk和一个高速超宽总线CPU端双向型测试单元测试信号输出端口sco3，在单元内输出连接二选一选择器M5的输入端；二选一选择器M5有一个高速超宽总线测试使能信号输入端口ten，在单元内输出连接低电平有效三态门G2和高电平有效三态门E3的输入端；低电平有效三态门G1有一个双向型测试单元功能端口方向切换控制信号输入端口bioc和一个高速超宽总线CPU端双向型测试单元功能信号双向端口bcio1，在单元内输出连接二选一选择器M4和M5的输入端；高电平有效三态门E2有一个双向型测试单元功能端口方向切换控制信号输入端口bioc和一个高速超宽总线CPU端双向型测试单元功能信号双向端口bcio2，在单元内输出连接二选一选择器M4和M5的输入端；低电平有效三态门G2有一个双向型测试单元功能端口方向切换控制信号输入端口bioc和一个高速超宽总线CPU端双向型测试单元功能信号双向端口bcio2，在单元内输出连接高电平有效三态门E2的输入端；高电平有效三态门E3有一个双向型测试单元功能端口方向切换控制信号输入端口bioc和一个高速超宽总线CPU端双向型测试单元功能信号双向端口bcio1，在单元内输出连接低电平有效三态门G1的输入端。
12.根据权利要求1所述的片上系统中高速超宽总线的故障测试系统，其特征在于所述第六测试链路（2.6）由一个低电平有效三态门L2、k个高速超宽总线终端双向型测试单元tio和一个高电平有效三态门H2构成，其中k为片上系统中CPU双向总线的条数；连接方式：完整的测试链路有一个高速超宽总线测试使能信号输入端口ten、一个高速超宽总线测试时钟信号输入端口tclk和一个双向型测试单元功能端口方向切换控制信号输入端口bioc；在测试链路中，低电平有效三态门L2有一个连接测试访问通道输出总线TCO3的输出端、一个连接双向型测试单元功能端口方向切换控制信号输入总线BIOC的选择控制端和一个连接高速超宽总线终端双向型测试单元tio 1中高速超宽总线终端双向型测试单元测试信号输出端口sto31的输入端；高速超宽总线终端双向型测试单元tio 1有一个连接高速超宽总线的高速超宽总线终端双向型测试单元功能信号双向端口btio1；后续高速超宽总线终端双向型测试单元tio 2有一个连接高速超宽总线的高速超宽总线终端双向型测试单元功能信号双向端口btio2和一个连接前一个高速超宽总线终端双向型测试单元tio 1中高速超宽总线终端双向型测试单元测试信号输入端口sti31的高速超宽总线终端双向型测试单元测试信号输出端sto32；如此重复，直至本条测试链路中最后一个高速超宽总线终端双向型测试单元tio k ，本条测试链路中最后一个高速超宽总线终端双向型测试单元tio k 的高速超宽总线终端双向型测试单元测试信号输入端口sti3 k 连接一个高电平有效三态门H2的输出端；高电平有效三态门H2有一个连接测试访问通道输入总线TCI3的输入端和一个连接双向型测试单元功能端口方向切换控制信号输入总线BIOC的选择控制端。
13.根据权利要求12所述的片上系统中高速超宽总线的故障测试系统，其特征在于所述高速超宽总线终端双向型测试单元tio是由一个与门A2、一个二选一选择器M6、一个D触发器F6和一个高电平有效三态门E4组成；连接方式：与门A2有一个高速超宽总线测试使能信号输入端口ten和一个双向型测试单元功能端口方向切换控制信号输入端口bioc，在单元内输出连接高电平有效三态门E4的选择控制端；二选一选择器M6有一个高速超宽总线测试使能信号输入端口ten和一个高速超宽总线终端双向型测试单元测试信号输入端口sti3，在单元内输出连接D触发器F6的数据输入端D；D触发器F6有一个高速超宽总线测试时钟信号输入端口tclk和一个高速超宽总线终端双向型测试单元测试信号输出端口sto3，在单元内输出连接高电平有效三态门E4的输入端；高电平有效三态门E4有一个高速超宽总线终端双向型测试单元功能信号双向端口btio，在单元内输出连接二选一选择器M6的输入端。
14.一种采用权利要求1所述测试系统的片上系统中高速超宽总线的故障测试方法，其特征在于根据所测高速超宽总线的类型分为单向型高速超宽总线测试流程（4）和双向型高速超宽总线测试流程（5）；
所述单向型高速超宽总线测试流程（4）根据高速超宽总线测试使能信号（ten）确定测试状态，通过控制高速超宽总线测试时钟信号的频率，完成三个主要的测试工作步骤，即：从测试访问通道信号输入引脚（TCI）向第一测试链路（2.1）或第四测试链路（2.4）输入测试信号、第二测试链路（2.2）或第三测试链路（2.3）捕获测试响应及通过测试访问通道信号输出引脚（TCO）输出第二测试链路（2.2）或第三测试链路（2.3）捕获的测试响应信号；
所述双向型高速超宽总线测试流程（5）根据高速超宽总线测试使能信号（ten）确定测试状态，根据双向型测试单元功能端口方向切换控制信号bioc选择双向型高速超宽总线的方向，通过控制高速超宽总线测试时钟信号的频率，完成三个主要的测试工作步骤，即：
a.  bioc=0时，从测试访问通道信号输入引脚（TCI）向第五测试链路（2.5）输入测试信号；或者，bioc=1时，从测试访问通道信号输入引脚（TCI）向第六测试链路（2.6）输入测试信号；
b.  bioc=0时，第六测试链路（2.6）捕获测试响应信号；或者，bioc=1时，第五测试链路（2.5）捕获测试响应信号；
c.  bioc=0时，通过测试访问通道信号输出引脚（TCO）输出第六测试链路（2.6）捕获的测试响应信号；或者bioc=1时，通过测试访问通道信号输出引脚（TCO）输出第五测试链路（2.5）捕获的测试响应信号。
CN 201110142785 2011-05-31 2011-05-31 片上系统中高速超宽总线故障测试系统和方法 Expired - Fee Related CN102323536B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110142785 CN102323536B (zh) 2011-05-31 2011-05-31 片上系统中高速超宽总线故障测试系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110142785 CN102323536B (zh) 2011-05-31 2011-05-31 片上系统中高速超宽总线故障测试系统和方法

Publications (2)

Publication Number Publication Date
CN102323536A CN102323536A (zh) 2012-01-18
CN102323536B true CN102323536B (zh) 2013-07-17

Family

ID=45451316

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110142785 Expired - Fee Related CN102323536B (zh) 2011-05-31 2011-05-31 片上系统中高速超宽总线故障测试系统和方法

Country Status (1)

Country Link
CN (1) CN102323536B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103412823B (zh) * 2013-08-07 2017-03-01 格科微电子（上海）有限公司 基于超宽总线的芯片架构及其数据访问方法
DE102016119562B3 (de) * 2016-10-13 2018-02-15 Friedrich-Alexander-Universität Erlangen-Nürnberg Elektrisches Messsystem zur Frequenzmessung und Erkennung von Störsignalen und Betriebsverfahren hierfür

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734278A (zh) * 2005-05-27 2006-02-15 上海大学 集成电路片上系统中故障的测试系统和方法
CN101299203A (zh) * 2008-06-17 2008-11-05 炬力集成电路设计有限公司 一种ahb总线测试方法与系统
CN101587166A (zh) * 2009-06-26 2009-11-25 上海大学 片上系统中嵌入式逻辑芯核的故障测试系统
CN101713813A (zh) * 2008-10-06 2010-05-26 中兴通讯股份有限公司 片上系统芯片和对片上系统芯片进行测试的方法
CN101923133A (zh) * 2010-01-21 2010-12-22 上海大学 集成电路片上系统核间连线故障的测试系统和方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4542910B2 (ja) * 2005-01-07 2010-09-15 Ｏｋｉセミコンダクタ株式会社 テストシステム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1734278A (zh) * 2005-05-27 2006-02-15 上海大学 集成电路片上系统中故障的测试系统和方法
CN101299203A (zh) * 2008-06-17 2008-11-05 炬力集成电路设计有限公司 一种ahb总线测试方法与系统
CN101713813A (zh) * 2008-10-06 2010-05-26 中兴通讯股份有限公司 片上系统芯片和对片上系统芯片进行测试的方法
CN101587166A (zh) * 2009-06-26 2009-11-25 上海大学 片上系统中嵌入式逻辑芯核的故障测试系统
CN101923133A (zh) * 2010-01-21 2010-12-22 上海大学 集成电路片上系统核间连线故障的测试系统和方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
张玲，马学军.功耗限制下SOC互联总线测试完整性故障的结构的优化.《微计算机信息》.2010,第26卷(第3-2期),全文. *
张金林,沈绪榜,陈朝阳.SoC中IP核间互联总线完整性故障测试模型.《电子科技大学学报》.2007,第36卷(第03期),全文. *
张金林，陈朝阳，沈绪榜.系统芯片IP核间互联总线串扰故障检测模型的BIST实现.《计算机工程与应用》.2004,(第33期),全文. *

Also Published As

Publication number Publication date
CN102323536A (zh) 2012-01-18

Similar Documents

Publication Publication Date Title
CN103310850B (zh) 片上网络资源节点存储器的内建自测试结构和自测试方法
CN101808032B (zh) 面向静态XY路由算法的二维网格NoC路由器优化设计方法
CN103178516B (zh) 基于节点合并法网络动态拓扑分析方法
CN103730149B (zh) 一种双端口存储器的读写控制电路
CN102129418A (zh) 一种高端容错计算机系统及实现方法
CN102122259A (zh) 一种高端容错计算机原型验证系统及验证方法
CN110069420A (zh) 半导体装置
CN101706762A (zh) 一种智能型信号转接系统
CN102222032A (zh) 一种1394总线的故障注入装置及方法
CN102323536B (zh) 片上系统中高速超宽总线故障测试系统和方法
CN105988970A (zh) 共享存储数据的处理器和芯片
CN103049361A (zh) 具有嵌入式逻辑分析功能的fpga及逻辑分析系统
CN106603442B (zh) 一种片上网络的跨时钟域高速数据通信接口电路
CN104124181A (zh) 一种芯片良率调试的方法和晶圆
CN103631314B (zh) 去除电平信号中毛刺的方法
CN106650128B (zh) 一种图形化显示时钟结构及时序相关性的方法
CN203910786U (zh) 一种半导体测试结构
WO2021036094A1 (zh) 芯片及电子装置
CN101976216B (zh) 基于ieee 1500标准的ip核测试结构及测试方法
CN102880762A (zh) 基于NoC架构的多核处理器平台及其设计方法
CN104794087B (zh) 一种多核处理器中处理单元接口电路
JPWO2010073399A1 (ja) 半導体集積回路の設計方法およびソフトウエア
CN210156118U (zh) 芯片及电子装置
CN102158380A (zh) 一种基于统计时分复用技术的多簇片上网络架构
CN111625368A (zh) 一种分布式计算系统、方法及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130717

Termination date: 20180531