JP2002131397A - 半導体試験装置 - Google Patents

Abstract

(57)【要約】 【課題】半導体試験装置が備えるハード資源（ハードリ
ソース）の動作条件を設定変更するときに、試験パター
ンの発生と各受信ユニットとの動作を同期した関係で試
験実施可能な半導体試験装置を提供する。 【解決手段】試験パターンの発生タイミングと、試験条
件の変更が行われる各受信ユニットの変更動作のタイミ
ングとが同期したタイミング関係で受信ユニットの試験
条件を設定変更する、半導体試験装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体試験装置
に関する。特に、半導体試験装置が備える各受信ユニッ
トのハード資源（ハードリソース）の動作条件を設定変
更するときに、試験パターンの発生と各受信ユニットの
動作とを同期した関係で設定変更可能とした半導体試験
装置の実現に関する。また、上記設定変更時間を短縮し
てデバイス試験のスループットを向上可能とする半導体
試験装置に関する。

【０００２】

【従来の技術】先ず、図６（ａ）の試験経過に示すよう
に、試験実施の単位は、変更試験単位Ｔ１と設定変更時
間Ｔ２とから成り、この試験実施単位で個々の試験項目
が実行されていくものとする。一方の変更試験単位Ｔ１
は、ＤＵＴに対して、所望の１つの試験項目が実行され
る期間である。他方の設定変更時間Ｔ２は、次の１つの
試験項目に対応する試験条件となるように、対応する受
信ユニットのハードリソースである各回路要素を設定変
更する設定変更期間である。設定変更する受信ユニット
の種類や、設定更新の対象となる回路要素の個数は、試
験項目毎に数個から数千個以上と大きく異なる。

【０００３】次に、従来の半導体試験装置の概念構成図
を図１に示す。尚、半導体試験装置は公知であり技術的
に良く知られている為、本願に係る要部を除き、その他
の信号や構成要素については省略する。本願に係る要部
構成要素の一例としては、テスタ・コントローラＴＣ
と、シーケンシャル・パターン・ジェネレータＳＱＰＧ
と、ＦＴＵと、ＴＨＵと、ＤＰＵと、アナログリソース
ＭＩＸＥＤとを備える。ここで、各ユニットの中で、設
定変更データを受けるＦＴＵと、ＴＨＵと、ＤＰＵと、
ＭＩＸＥＤの各ユニットを受信ユニットと呼称する。

【０００４】ここで、デバイス試験プログラム（テスト
・プログラム）は、メインプログラムと、パターンプロ
グラムとに大別される。一方のメインプログラムは、Ｔ
Ｃ（テスタ・コントローラ）内のメモリ上に格納され、
他方のパターンプログラムは、ＳＱＰＧやＡＬＰＧ内の
メモリ上に格納される。デバイス試験の実行は、メイン
プログラム上の例えば「MEAS LPAT」記述行で、ＳＱＰ
Ｇ／ＡＬＰＧ側に格納されているパターンプログラムが
所定のスタートアドレスから実行開始され、パターンプ
ログラムの例えば試験項目毎の実行終了によりメインプ
ログラム側へ戻ってくる。各種試験項目はこの繰り返し
実行によって順次実行される。

【０００５】ＴＣ（テスタ・コントローラ）は、制御Ｃ
ＰＵであり、メインプログラムがメモリ上へロードさ
れ、これに基づいてデバイス試験を実行する。そして、
メインプログラム上の例えば「MEAS LPAT」記述行によ
り、ＴＣはスタート信号ＳＴＡＲＴを発生して待機し、
ＳＱＰＧからの終了信号ＥＮＤを受けた後、メインプロ
グラムの次の記述行が実行されていく。また、この他
に、装置全体の制御も担当していて、専用のテスタバス
ＴＢＵＳを介して各受信ユニット間との制御やデータの
授受や、また、試験結果のデータ処理や、その他多くの
タスク処理、割込処理等が行われる。従って、ＤＵＴへ
印加される信号のタイミングとは非同期の動作となって
いる。

【０００６】ＳＱＰＧはＰＧＵ（パターン発生ユニッ
ト）の主たる要素であり、パターンプログラムを格納す
るメモリを備えて、これに基づいて所定の試験パターン
を発生しながらデバイス試験を実際に実行する装置であ
る。これは、主に、ＤＵＴに印加するファンクショナル
・パターン（例えばドライバ用パターンＤＲＰや、コン
パレータ用期待値パターンＥＸＰや、タイミングセット
ＴＳ等）、のデータ列を発生します。従って、ＳＱＰＧ
のパターンプログラムの実行と、ＤＵＴへ印加される信
号タイミングとは常に同期した関係にある。また、ＯＵ
Ｔ命令の記述により、テスタバスＴＢＵＳを介して各受
信ユニットの回路要素を所望条件に設定変更できる。

【０００７】ＯＵＴメモリ部７０は、連続するテスタバ
ス命令となる多数の設定データ群を格納するメモリであ
って、ＳＱＰＧからのＯＵＴ命令が発生したときに、こ
れを受けてＯＵＴメモリ部７０が動作する。そのときの
ＯＵＴ命令に付与しているパラメータが読出し指定情報
として使用される。読出し指定情報としては、ＯＵＴメ
モリ上のスタートアドレス位置情報とワード数情報とが
ある。図２（ｂ）に示すように、ＳＱＰＧのＯＵＴ命令
のパラメータ情報であるアドレス位置情報と読出しワー
ド数情報とに基づき設定変更が開始される。一方のアド
レス位置情報はＯＵＴメモリにおけるスタートアドレス
（図２Ａ１、Ａ２参照）を指定し、他方の読出しワード
数情報は数ワード〜数十Ｋワード（図２Ｂ１、Ｂ２参
照）もの転送ワード数を指定する。

【０００８】この動作は、スタートアドレスから１ワー
ド単位に読み出され、これをテスタバス命令に変換し
て、テスタバスＴＢＵＳを介して各受信ユニットへ転送
書込みする。これを順次連続的に所定の転送ワード数だ
け繰り返し実行した後、終了してパターンプログラムに
戻ってくる。この実行によって、各受信ユニットはＯＵ
Ｔ命令の都度、所望の試験条件に変更されて試験実施さ
れる。このＯＵＴメモリ内に格納される設定データ群
は、個々のデバイス試験プログラムのソースファイルに
基づいて、半導体試験装置が備える翻訳ツールで翻訳生
成される。これによれば、図２（ａ）に示す設定変更時
間Ｔ２は、例えば数ミリ〜数十ミリ秒かかる。この設定
変更の繰り返し回数はＤＵＴ品種や試験内容や試験項目
にもよるが、数百から数千回以上にも及ぶ。

【０００９】尚、ＯＵＴメモリの設定データ群の格納構
造の一例としては、図２（ｂ）に示すように、各ワード
毎に、テスタバス上のユニットアドレスデータと、ユニ
ット内回路要素のアドレスデータと、回路要素への設定
変更データ、のデータ構造になっている。

【００１０】ＦＴＵ（ファンクションテストユニット：
Functional Test Unit）は、ロジックリソースであり、
主に、ＳＱＰＧからのパターンを受けて、ＴＧとＦＣに
より所定に波形整形し、所定のタイミングに変換したパ
ルス信号をＴＨＵのドライバＤＲへ供給する。また、Ｄ
ＵＴから出力される応答信号はＴＨＵのＣＰを介して受
けて、ＴＧからの所定タイミングのストローブ信号ＳＴ
Ｂによりラッチし、ＳＱＰＧからの期待値パターンＥＸ
Ｐに基づいてＤＣで良否判定を行い、判定された結果が
フェイルメモリＦＭへ所定に格納される。

【００１１】ＴＨＵ（テストヘッドユニット：Test Hea
d Unit）は、多数Ｎチャンネル、例えば１０００チャン
ネルに対応するピンエレクトロニクスを各チャンネル毎
に備えていて、ドライバＤＲやコンパレータＣＰの動作
条件の設定変更が行われたり、リレー等による切り替え
制御により、ＦＴＵやＤＰＵやＭＩＸＥＤと、ＤＵＴと
の間の接続を切り替えて所定に試験実施できるようにな
っている。例えば、図２（ａ）のＴＨＵの制御に係る内
部構成例に示すように、ＶＩＯ部Ｃ１ｂではドライバＤ
ＲによりＤＵＴへ印加するハイ／ロー電圧（ＶＩＨ／Ｖ
ＩＬ）の電圧レベルを設定変更したり、また、コンパレ
ータＣＰによりＤＵＴからのアナログの応答信号を受け
て、論理信号に変換するしきい値であるハイ／ロー電圧
（ＶＯＨ／ＶＯＬ）の電圧レベルを設定変更したり、リ
レー制御部Ｃ１ａではドライバ出力用のＯＵＴリレーＳ
１や、ＤＣ特性測定用のＤＣリレーＳ２、Ｓ３や、ＦＴ
Ｕ側かＭＩＸＥＤ側かに測定を切り替えたりするリレー
Ｓ４、Ｓ５や、ＤＵＴ負荷回路用のＬＯＡＤリレー（図
示なし）や、バイパスコンデンサ接続用のＰＣＯＮリレ
ー（図示なし）や、その他をＯＮ／ＯＦＦ制御する。従
って、数万にも及ぶ設定変更可能な回路要素を備えてい
る。尚、入出力端子Ｐ１〜Ｐ４は、例えば図示ないが、
パフォーマンスボードとハイフィックスを介してＩＣハ
ンドラ装置やＩＣプローバ装置へ接続される。

【００１２】ＤＰＵは、ＤＣ系受信ユニットのリソース
であり、一例としてＤＣＵとＤＰＳとを内部に備える。
一方のＤＣＵはＤＣ特性を高精度に測定するための受信
ユニットであり、ＶＳＩＭ（電圧印加電流測定）、ＩＳ
ＶＭ（電流印加電圧測定）の機能を備え、ＴＣからの切
り替え制御に基づいて測定条件が変更できる。他方のＤ
ＰＳはＤＵＴへの電源供給用プログラマブル電源であ
り、且つ、ＤＣ特性測定機能も内蔵していて、ＴＣから
の設定変更の制御に基づいて電源電圧の変更や測定条件
が所望に変更できる。

【００１３】ＭＩＸＥＤは、ＤＵＴの高周波信号、無線
信号等を含む多様なアナログ信号の授受を担当する各種
アナログリソースを内蔵している。図１の例ではオーデ
ィオ帯波形発生器ＡＦＧと、オーディオ帯波形デジタイ
ザＡＦＤとを内部に備える簡素な構成例である。実際に
は、この他にもＤＵＴに対応した任意波形発生器やデジ
タイザやデジタル・キャプチャー・メモリ等の多様なア
ナログリソースを備えている。

【００１４】上述各受信ユニット内に備えるバスＩ／Ｆ
部８０は、一般的なバスインターフェース部であって、
テスタバスＴＢＵＳを介してＴＣやＰＧＵからの設定変
更用の制御コマンドを受けて、コマンドに対応する回路
要素へ設定データをセットして変更する。

【００１５】ところで、図１の概念構成では簡素に示し
ているが、実際の半導体試験装置では、例えば１０００
チャンネル以上ものテスタチャンネルを備えているの
で、試験条件の設定変更は、全チャンネルを対象として
設定変更する場合、例えば数千ワード以上もの設定変更
用の制御コマンドが、ＳＱＰＧのＯＵＴ命令に基づき、
テスタバスＴＢＵＳを介して実行される。ここで、テス
タバスＴＢＵＳは試験パターンの発生との間において、
同一条件で実行されても、ばらつき時間を生じる。この
結果、各チャンネル間、若しくは受信ユニット間で、設
定変更時間のばらつきが生じて非同期の関係となる。こ
の為、設定変更後に所定のセットリング時間が必要とさ
れる回路要素（リレー、可変電圧源、可変電流源、可変
増幅器、等）や、所定時間以上の切り替えタイミングで
シーケンシャルに切り替え制御することが求められる回
路要素においては、最適な待ち時間（WAIT TIME命令）
を与えることが難しい状況にある。例えば、２つのリレ
ーの接点が同時ＯＮ状態（ブレイク・ビフォア・メイ
ク）になってはいけない場合や、逆に、２つのリレーの
接点が同時ＯＦＦ状態（メイク・ビフォア・ブレイク）
になってはいけない場合等である。これに伴い、ばらつ
き時間を考慮した余裕時間を加味した待ち時間に設定さ
れる結果、デバイス試験のスループット低下要因となっ
ている。

【００１６】一方で、第１に、この設定変更の時間は試
験内容により不定である為、例えば、各受信ユニットへ
供給する機能回路の動作スタート／ストップ指令のタイ
ミングが一致しない。この結果、ロジックリソースとア
ナログリソースとの同期が得られなくなり、実用上好ま
しくない場合がある。この為、図示しないが、ＭＩＸＥ
Ｄ内に備えるイベント・マスタＥＭや、ロジック・シン
クロナス・トリガＬＹＮＣを用いて、改めて両者のスタ
ートタイミングの同期を計る必要性が生じてくる。第２
に、設定変更の開始から完了する迄の設定変更時間Ｔ２
が数ミリ〜数十ミリ秒かかり、この期間は試験内容や試
験項目にもよるが、数百から数千回以上にも及ぶ。この
結果、トータルの設定変更時間は数秒から数十秒にもな
る。しかも、この時間はデバイス試験が一時停止状態に
あるからして、デバイス試験のスループットが低下する
要因となっている。

【００１７】

【発明が解決しようとする課題】上述説明したように従
来技術においては、第１に、この設定変更の時間は試験
内容により不定である為、各受信ユニットが試験パター
ンに同期した関係で動作スタートさせることが困難であ
り、これに伴い、特に、ロジックリソースとアナログリ
ソースとのタイミングの同期が得られなくなり、デバイ
ス試験上の不具合を生じる場合がある。更に第２に、Ｔ
Ｃがテスタバスを介して、各受信ユニットへ順次シーケ
ンシャルに設定変更している為、設定変更時間が多くか
かる結果、デバイス試験のスループットが低下する難点
がある。そこで、本発明が解決しようとする課題は、半
導体試験装置が備えるハード資源（ハードリソース）の
動作条件を設定変更するときに、試験パターンの発生と
各受信ユニットとの動作を同期した関係で試験実施可能
な半導体試験装置を提供することである。更に、本発明
が解決しようとする課題は、半導体試験装置が備える各
受信ユニットのハードリソースの動作条件を設定変更す
るときに、設定変更時間を短縮してデバイス試験のスル
ープットを向上可能とする半導体試験装置を提供するこ
とである。

【００１８】

【課題を解決するための手段】上記課題を解決するため
に、半導体試験装置が備える各受信ユニットの内部に備
えるハード資源（ハードリソース）の動作条件を、デバ
イス試験の試験条件に基づいて所定に順次設定変更して
被試験デバイスを試験実施する半導体試験装置におい
て、試験パターンの発生タイミングと、試験条件の変更
が行われる各受信ユニットの変更動作のタイミングとが
同期したタイミング関係で受信ユニットの試験条件を設
定変更する、ことを特徴とする半導体試験装置である。
上記発明によれば、半導体試験装置が備えるハードリソ
ースの動作条件を設定変更するときに、試験パターンの
発生と各受信ユニットとの動作を同期した関係で試験実
施可能な半導体試験装置が実現できる。

【００１９】また、上述試験パターンの発生タイミング
と受信ユニットの変更動作のタイミングとの同期の一態
様としては、試験パターンの発生に同期して同期起動信
号ＳＴｎを発生して所定の受信ユニットへ供給し、当該
受信ユニットの設定変更の開始は前記同期起動信号ＳＴ
ｎの起動タイミングに基づいて設定変更を開始する、こ
とを特徴とする上述半導体試験装置がある。

【００２０】上記課題を解決するために、半導体試験装
置が備える各受信ユニットの内部に備えるハード資源
（ハードリソース）の動作条件を、デバイス試験の試験
条件に基づいて所定に順次設定変更して被試験デバイス
を試験実施する半導体試験装置において、上記受信ユニ
ットに対してデバイス試験に基づき所定の試験条件に上
記ハードリソースが変更される試験単位を変更試験単位
Ｔ１と呼称し、上記ハードリソースの中で、試験条件の
変更対象となるユニットを受信ユニットと呼称し、所定
の受信ユニットに備える動作状態を変更可能な複数変更
要素（回路要素）の各変更要素を指定する個別のアドレ
ス情報を変更要素指定データ（例えば各要素個別のアド
レス情報）と呼称し、前記変更要素へセットする設定デ
ータを設定変更データと呼称し、前記両データを変更デ
ータセットと呼称したとき、試験パターンの発生に同期
した所定のタイミングで、所定の受信ユニットへ設定変
更を起動させる同期起動信号ＳＴｎのパルスを発生し
て、対応する受信ユニットへ供給する同期起動信号発生
手段２０を具備し、所定の受信ユニットの内部に、上記
同期起動信号ＳＴｎの起動に基づき所定ワード数の変更
データセットを格納する設定データ格納手段（例えばテ
ーブル・メモリ５６）を具備し、所定の受信ユニットは
上記同期起動信号ＳＴｎを受けたときに、これに同期し
たタイミングで上記設定データ格納手段から対応する上
記変更データセットを読み出して、当該受信ユニットの
対応する回路要素の試験条件を変更する試験条件変更手
段（例えばシーケンス・コントローラ）を具備し、以上
を具備することを特徴とする半導体試験装置がある。

【００２１】また、上述設定データ格納手段の一態様
は、デバイス試験の試験条件を変更する変更試験単位Ｔ
１に変更データセットを連続的に配列してメモリへ格納
されるとき、前記変更試験単位Ｔ１に格納された変更デ
ータセット群の先頭を示すメモリ上のスタートアドレス
位置情報と、前記変更試験単位Ｔ１のワード数を示すワ
ード数情報とを指定する情報を読出し指定情報としたと
き、上記同期起動信号ＳＴｎに先だって所定の受信ユニ
ットへ前記読出し指定情報を供給する読出し指定情報供
給手段を、更に備えることを特徴とする上述半導体試験
装置がある。

【００２２】また、上述読出し指定情報供給手段の一態
様としては、ＯＵＴ命令に基づいてテスタバスＴＢＵＳ
を介して受信ユニットへデータ転送するＯＵＴメモリ部
７０を半導体試験装置が備えるとき、前記ＯＵＴメモリ
部７０に上記変更試験単位Ｔ１に対応する所定複数個の
上記読出し指定情報を転送する設定データを前記ＯＵＴ
メモリ部７０へ所定に格納しておき、前記ＯＵＴ命令に
基づいて、所定の受信ユニットへ上記同期起動信号ＳＴ
ｎに先だって上記読出し指定情報を転送する、ことを特
徴とする上述半導体試験装置がある。

【００２３】また、上述読出し指定情報供給手段の一態
様としては、上記変更試験単位Ｔ１に対応する所定複数
個の上記読出し指定情報を、各受信ユニットのテーブル
・メモリ５６に予め格納しておき、上記同期起動信号Ｓ
Ｔｎにより前記読出し指定情報群の中から所定の読出し
指定情報を順次読み出して適用する、ことを特徴とする
上述半導体試験装置がある。

【００２４】また、上述読出し指定情報の一態様として
は、各受信ユニットが備える設定データ格納手段へスタ
ートアドレス位置の指示情報と、読み出す所定ワード数
の指示情報との両情報を上記変更試験単位Ｔ１に対応し
て予め備える、ことを特徴とする上述半導体試験装置が
ある。

【００２５】また、上述同期起動信号発生手段２０の一
態様としては、上記パターンプログラムを格納するＰＧ
Ｕ、例えばＳＱＰＧのインストラクション・メモリＷＣ
Ｓから直接発生可能な制御用信号を適用して、各受信ユ
ニットへ個別の同期起動信号ＳＴｎとして割り当て使用
する、ことを特徴とする上述半導体試験装置がある。

【００２６】また、上述同期起動信号発生手段２０の一
態様としては、上記パターンプログラムを格納するＰＧ
Ｕ、例えばＳＱＰＧのインストラクション・メモリＷＣ
Ｓから直接発生可能な制御用信号を適用して、各受信ユ
ニットへ分配供給する共通の１本の同期起動信号ＳＴ１
として割り当て使用する、ことを特徴とする上述半導体
試験装置がある。

【００２７】また、上述変更試験単位Ｔ１における設定
変更が不要な受信ユニットに対しては、実質的に当該受
信ユニットの設定変更を行わないように、上記読出し指
定情報における読出しを指示するワード数情報の値を”
０”とする、ことを特徴とする上述半導体試験装置があ
る。

【００２８】また、上述試験条件変更手段（例えばシー
ケンス・コントローラ）の一態様は、設定変更する変更
データセットを格納するメモリ容量を備えた設定データ
格納手段（例えばテーブル・メモリ５６）を具備し、上
記同期起動信号ＳＴｎを受けた都度、上記設定データ格
納手段の所定スタートアドレス位置から連続格納されて
いる所定ワード数の上記変更データセットＳＤiを順次
読み出し、読み出した前記変更データセットＳＤiを上
記同期起動信号ＳＴｎの受信タイミングに同期したタイ
ミングで内部の対応する回路要素へ供給設定して当該回
路要素の動作条件を設定変更する手段（例えばユニット
コントローラ５２とプログラムメモリ５４）を具備し、
以上を具備することを特徴とする上述半導体試験装置が
ある。

【００２９】また、テスタバスＴＢＵＳを備え、前記テ
スタバスＴＢＵＳは半導体試験装置の制御ＣＰＵである
テスタ・コントローラＴＣと各ユニットとの間のバス・
インターフェースであり、前記テスタバスＴＢＵＳへテ
スタバス命令を乗せて各ユニットの動作を所定に制御
し、ＯＵＴメモリ部７０を備え、前記ＯＵＴメモリ部７
０は所定複数ワードのテスタバス命令となる設定データ
を格納して、試験パターンを発生するパターンプログラ
ムから発生されるＯＵＴ命令に基づき、前記ＯＵＴメモ
リ部７０の所定アドレス位置から所定ワード数の連続す
るデータをテスタバス命令として、上記テスタバスＴＢ
ＵＳを介して各ユニットへ供給して各ユニットの動作を
所定に制御するとき、上記ＯＵＴメモリ部７０へ格納す
る読出し指定情報は、読出し指定情報を通知する受信ユ
ニットに対するテスタバスのアドレス情報と、各受信ユ
ニットのメモリ上における上記変更試験単位Ｔ１に格納
された変更データセット群の先頭位置を示すスタートア
ドレス位置情報と、前記変更試験単位Ｔ１のワード数情
報とを示す変更データセットＳＤiと、をＯＵＴメモリ
内へ所定に格納する、ことを特徴とする上述半導体試験
装置がある。

【００３０】また、上述設定変更する上記受信ユニット
としては、アナログユニットＭＩＸＥＤ、あるいはＦＴ
Ｕ（Functional Test Unit）、あるいはＴＨＵ（Test H
eadUnit）、あるいはＤＣ系受信ユニットＤＰＵであ
る、ことを特徴とする上述半導体試験装置がある。

【００３１】

【発明の実施の形態】以下に本発明を適用した実施の形
態の一例を図面を参照しながら説明する。また、以下の
実施の形態の説明内容によって特許請求の範囲を限定す
るものではないし、更に、実施の形態で説明されている
要素や接続関係が解決手段に必須であるとは限らない。
更に、実施の形態で説明されている要素や接続関係の形
容は、一例でありその形容内容のみに限定するものでは
ない。

【００３２】本発明について、図３の半導体試験装置の
概念構成図と、図４のシーケンス・コントローラの原理
構成図と、図５のＯＵＴメモリの格納例と、テーブル・
メモリの格納例と、図６のデバイス試験時間の従来と本
発明との推移比較例、とを参照して以下に説明する。
尚、従来構成に対応する要素は同一符号を付し、また重
複する部位の説明は省略する。

【００３３】本願に係る要部構成は、図３に示すよう
に、従来構成要素に対して、同期起動信号発生手段２０
と、各受信ユニットの内部に備えるシーケンス・コント
ローラとを追加した構成としている。他は従来と同一要
素である。

【００３４】同期起動信号発生手段２０は、ＳＱＰＧか
ら各受信ユニットへ個別の同期起動信号ＳＴ１〜ＳＴ５
のパルスを、所望のタイミングに発生して各受信ユニッ
トへ供給する。この同期起動信号ＳＴ１〜ＳＴ５が所定
に発生されるようにパターンプログラムを作成してお
く。具体的な同期起動信号の発生例を示すと、ＳＱＰＧ
が備えるインストラクション・メモリＷＣＳから直接発
生可能で、使用可能な複数本の制御用信号を適用する。
これを、５ビットを５ビットの同期起動信号ＳＴ１〜Ｓ
Ｔ５として割り当て使用する。これによれば、試験パタ
ーンの発生と共に、基本クロックに同期したタイミング
で受信ユニットに対して、必要となる所望のタイミング
で同期起動信号ＳＴｎ（ここで、ｎは１から５とする）
を発生できる。例えば、パターンプログラムのステート
メント記述上で、”NOP ST1 ST3”と記述した行では、
例えば図６Ａの位置で２つの同期起動信号ＳＴ１、ＳＴ
３が試験パターンの発生と同期したタイミングで同時に
発生できる。また、”NOP ST1ST2 ST3 ST4 ST5”と記述
した場合には、例えば図６Ｂの位置で５つの同期起動信
号ＳＴ１〜ＳＴ５が同時発生できる。また、”NOP ST
1”と記述した場合には、例えば図６Ｃの位置で１つの
同期起動信号ＳＴ１が発生できる。

【００３５】更に、各同期起動信号ＳＴｎ（ここで、ｎ
は１から５の値とする）の発生に先立って、ＯＵＴ命令
は発するようにパターンプログラムを作成しておく。こ
の理由は、同期起動信号ＳＴｎがパルス信号の為、後述
するユニットコントローラ５２に対して読出し指定情報
を通知する必要がある為である。この読出し指定情報と
しては、後述するテーブル・メモリ５６における読出し
のスタートアドレス位置情報と、読出しワード数情報と
を指定する情報である。

【００３６】各受信ユニットのシーケンス・コントロー
ラは、プログラム方式で動作するコントローラである。
具体構成例としては、図４に示すように、ユニットコン
トローラ５２と、プログラムメモリ５４と、テーブル・
メモリ５６とを備える。ユニットコントローラ５２は、
例えばＤＳＰやＣＰＵ等のプロセッサであり、所定のプ
ログラムをプログラムメモリ５４へロードして使用に供
する。そして、所定のＯＵＴ命令に基づいて上記読出し
指定情報を受けて内部へラッチ保持する。即ち、スター
トアドレス位置情報と読出しワード数情報とを内部に記
憶しておく。その後に発生するＳＱＰＧからの同期起動
信号ＳＴ１を受けたときに、例えばＳＱＰＧと同期関係
にある基本クロックを適用して、且つ、一定したタイミ
ングで設定変更動作を行う。即ち、上記スタートアドレ
ス位置情報と読出しワード数情報とに基づいて、テーブ
ル・メモリ５６のスタートアドレス位置からの設定デー
タの指定ワード数を、順次読出して対応する各回路要素
（ＶＩＯ部Ｃ１ｂやリレー制御部Ｃ１ａ）へ順次書き込
んでいく。これにより、試験パターンの発生と同期した
関係で制御動作が行われ、且つ、読出しワード数に比例
して一定の時間で完了して終了できる。尚、ユニット内
部での転送であるからしてテスタバスＴＢＵＳに比べ
て、数分の１に短縮できる利点もある。更に、各受信ユ
ニットに分散して並行して実行されるからして、ワード
数の偏りにもよるが、従来よりも更に数分の１の時間短
縮ができる。従って、図６（ｂ）に示すように、設定変
更時間Ｔ３は、大幅に時間短縮ができる利点が得られ
る。この結果、トータルのデバイス試験時間はＴ６は、
従来よりも短縮される利点が得られる。

【００３７】プログラムメモリ５４は、ユニットコント
ローラ５２が実行する為の実行制御用の制御プログラム
の格納用メモリであり、各受信ユニット対応するプログ
ラムを予めロードして使用可能な状態にしておく。尚、
各受信ユニットのプログラムメモリ５４に格納する制御
プログラムについては、ＤＵＴ品種等に依存しないよう
にして共通して適用できるようにしておくことが望まし
い。

【００３８】テーブル・メモリ５６には、当該ＤＵＴの
試験項目に対応する複数群の設定データを予め格納して
おく。即ち、従来のＯＵＴメモリへの設定データに相当
するデータを格納する。但し、各受信ユニットへ分散さ
れて格納されることとなる。本願の設定データの一例と
しては、図５（ｂ）に示すように、従来のＯＵＴメモリ
に格納されていたユニット内回路要素のアドレス情報
と、当該回路要素への設定変更データとを格納しておけ
ば良い。

【００３９】次に、上述に伴い、本願におけるＯＵＴメ
モリ部７０に格納する設定データ群の内容を説明する。
本願のＯＵＴメモリ部７０には、従来とは異なり、図５
（ａ）に示すように、例えば５ワードの小容量の設定デ
ータが格納されているのみであり、且つ、従来とは異な
る情報が格納される。ＯＵＴメモリ上の設定データの内
容の具体例としては、テスタバスＴＢＵＳ上のユニット
アドレス情報と、各受信ユニット毎に固有のスタートア
ドレス位置情報（図５Ｃ参照）と、読出しワード数情報
（図５Ｄ参照）とが格納される。そして、ＳＱＰＧから
のＯＵＴ命令のパラメータ情報により、ＯＵＴメモリ上
の１つの、例えばスタートアドレスＡ１ａとワード数情
報Ｂ１ａとが指定される。この結果、対応する５つの設
定データがテスタバス命令に変換されて、各受信ユニッ
トのユニットコントローラ５２へテーブル・メモリ５６
に対するスタートアドレス位置情報と、ワード数情報と
して通知される。ここの例では、わずか５ワードのテス
タバス命令であるからして、数マイクロ秒で通知完了す
る。従って、対応する同期起動信号ＳＴｎの発生タイミ
ングは、当該ＯＵＴ命令で各受信ユニットへ通知完了す
る数マイクロ秒以降の発生となるようにパターンプログ
ラムを作成しておく必要性がある。

【００４０】次に、上述に伴い、本願のＳＱＰＧに格納
するパターンプログラム内容は従来と少し変わる。第１
に、上記したＯＵＴ命令に付与している読出し指定情報
であるスタートアドレス位置情報と読出しワード数情報
は、上述した図５（ａ）に示すスタートアドレス（図５
Ａ１ａ、Ａ２ａ参照）の情報と、転送ワード数（図５Ｂ
１ａ、Ｂ２ａ参照）の情報に変わる。第２に、前記ＯＵ
Ｔ命令に基づき、各受信ユニットのユニットコントロー
ラ５２へ通知完了後に、所望の同期起動信号ＳＴｎが発
生されるようにパターンプログラムを記述する。尚、こ
れらは、デバイス試験プログラムのソースファイルに基
づいて、半導体試験装置が備える所定の翻訳ツールによ
って翻訳生成される。

【００４１】上述発明手段によれば、試験パターンの発
生に同期したタイミングの同期起動信号ＳＴｎを発生さ
せ、これに同期して各シーケンス・コントローラが設定
変更データを対応する回路要素へ設定変更のセットする
ことが可能となる結果、試験パターンの発生と同期した
関係で設定変更可能となる利点が得られる。これは、特
に、ロジックリソースとアナログリソースとが同期した
関係で設定変更される結果、両者の同期を維持してデバ
イス試験を実施できる大きな利点が得られる。更に、設
定変更が各受信ユニットに分散され、且つ、各受信ユニ
ットで並行して設定変更の実行が行われる結果、設定変
更時間を大幅に短縮できる。従って、デバイス試験のス
ループットが向上できる利点も得られる。

【００４２】次に、図７と図８とを参照して、ソフトと
の関係を説明する。図８はＳＱＰＧと、ＤＰＵユニット
及びＡＦＧユニットとの動作関係を示している制御概念
図である。ＤＰＵユニットは、リーク試験プログラム
と、条件テーブルと、シーケンスコントローラと、その
他を備えている。条件テーブルはＤＰＵの動作条件を設
定するテーブルであって、予めテスタバスＴＢＵＳを介
してメインプログラムから設定される。ＤＰＵのシーケ
ンスコントローラは、リーク試験プログラムと、前記条
件テーブルとに基づいて、当該ＤＰＵが備えるハードリ
ソースを所望に制御してＤＵＴを試験実施して、測定デ
ータ等を収集し、結果を出力する。更に、シーケンスコ
ントローラは、ＳＱＰＧからのパターンプログラムに基
づく同期起動信号ＳＴ１を受けて、ＳＱＰＧのパターン
発生と同期した関係でリーク試験プログラムが実行さ
れ、やがて、同期した関係で完了信号をＳＱＰＧへ供給
する。

【００４３】ＡＦＧユニットは、サイン波発生プログラ
ムと、条件テーブルと、シーケンスコントローラと、そ
の他を備えている。同様に、条件テーブルはＡＦＧの動
作条件を設定するテーブルであって、予めテスタバスＴ
ＢＵＳを介してメインプログラムから設定される。ＡＦ
Ｇのシーケンスコントローラは、サイン波発生プログラ
ムと、前記条件テーブルとに基づいて、当該ＡＦＧが備
えるハードリソースを所望に制御してＤＵＴへサイン波
形信号を供給し、また、測定データ等を収集し、結果を
出力する。更に、シーケンスコントローラは、ＳＱＰＧ
からのパターンプログラムに基づく同期起動信号ＳＴ２
を受けて、ＳＱＰＧのパターン発生と同期した関係でサ
イン波発生プログラムが実行され、やがて、同期した関
係で完了信号をＳＱＰＧへ供給する。

【００４４】図７はメインプログラムの記述例と、パタ
ーンプログラムの記述例と、ＤＰＵのリーク試験プログ
ラムの記述例と、ＡＦＧのサイン波発生プログラムの記
述例との動作関係を示している概念図である。メインプ
ログラムの記述例としては、２つの部分に分けられてい
て、一方の記述部（１）は、試験項目、条件、シーケン
ス設定部である。具体例として、リーク試験Ａでは条件
ＡとシーケンスＡとを設定し、サイン波発生Ａでは条件
ＡとシーケンスＡとを設定している。次の、次のリーク
試験Ｂでは条件ＢとシーケンスＢとを設定し、サイン波
発生Ｂでは条件ＢとシーケンスＢとを設定している。他
方の記述部（２）は、実行シーケンス、結果判定部であ
る。具体例として、リーク試験Ａではパターン・スタ
ートとパス・フェイル判定と、前記判定に基づく分岐と
が記述されている。次の、サイン波発生Ａではパス・
フェイル判定と、前記判定に基づく分岐とが記述されて
いる。次の、リーク試験Ｂではパターン・スタートと
パス・フェイル判定と、前記判定に基づく分岐とが記述
されている。次の、サイン波発生Ｂではパターン・ス
タートとパス・フェイル判定と、終了とが記述されてい
る。

【００４５】これにより、ＤＰＵのリーク試験関数のプ
ログラム中の命令は全てＤＰＵ内に格納されることとな
り、又、ＡＦＧのそれも同様である。メイン・プログラ
ム中の命令とそのメイン・プログラムから呼び出される
関数中の命令が独立して各ユニットに格納される構造を
とることができる。このように、ユニットを制御する関
数と、ハード上のプログラム格納場所が１対１に対応す
ることにより、あるユニットの関数だけ修正が必要にな
った場合、その部分だけの書き換えで済む為、プログラ
ム修正／転送／実行のターン・アラウンドを短縮するこ
とができる利点が得られる。

【００４６】尚、本発明の技術的思想は、上述実施の形
態の具体構成例、接続形態例に限定されるものではな
い。更に、本発明の技術的思想に基づき、上述実施の形
態を適宜変形して広汎に応用してもよい。例えば、各受
信ユニットのシーケンス・コントローラは機能単位のユ
ニット毎に備える具体例を示したが、所望により、機能
単位の受信ユニットが複数枚のボードで構成される場合
は、上述シーケンス・コントローラをボード単位に備え
るように構成しても良い。この場合は、設定変更時間が
更に短縮可能となる利点が得られる。

【００４７】また、上述実施例では、各受信ユニットへ
読出し指定情報を供給する具体例を示したが、所望によ
り、デバイス試験の実行における読出し指定情報の発生
順番が予め判っている場合は、発生順に所定複数個の読
出し指定情報を格納しておき、同期起動信号ＳＴｎを受
けた都度、順次、次の読出し指定情報を読み出して実施
することが可能であるからして、所望により、同期起動
信号ＳＴｎの発生に先だって発生させるＯＵＴ命令の記
述を削除しても良い。

【００４８】また、上述実施例では、各受信ユニットへ
独立した個別の同期起動信号ＳＴｎを供給する具体例で
あったが、所望により、１本の同期起動信号ＳＴ１を各
受信ユニットへ分配供給するように構成しても良い。但
し、この場合、設定変更が不要な受信ユニットに対して
も、無動作となる読出し指定情報を送信するようにす
る。例えば、読出しワード数情報の値を”０”にしてお
けば当該受信ユニットは実質的に何もしないことにな
る。この場合は１本の同期起動信号ＳＴ１のみで全受信
ユニットの同期が実現できる利点が得られる。

【００４９】また、上述実施例では、ＯＵＴメモリ部７
０に対する起動は、ＳＱＰＧのパターンプログラムから
のＯＵＴ命令により起動する具体例で説明していたが、
所望により、ＴＣからＯＵＴ命令と同様の起動を与える
ようにして、ＴＣからも起動できるようにさせても良
い。

【００５０】また、上述実施例では、テーブル・メモリ
５６を受信ユニットに備える具体例で説明していたが、
代わりに各受信ユニットにはＦＩＦＯ型のバッファメモ
リを備えておき、従来と同様にＯＵＴメモリ部７０へ設
定データ群を格納しておく。そして、上述同期起動信号
ＳＴｎを発生する所定時間前に、ＯＵＴ命令を発生させ
る。ここで、このＯＵＴ命令の場合にはパターンプログ
ラム側が完了の応答待ちをさせないで直ちに続行する形
態とすれば、従来よりもスループットが向上できる。そ
の後の所定時間後に、上述同期起動信号ＳＴｎを発生さ
せる。これを上述同様に同期したタイミングで各受信ユ
ニットが受けて、ＦＩＦＯ型のバッファメモリの内容を
順次読出して対応する回路要素へ一定した時間で転送さ
せる。この場合には、従来のＯＵＴメモリ部７０のデー
タ内容がそのまま適用できる利点と、デバイス試験のス
ループットが従来よりも向上できる利点と、試験パター
ンの発生と同期した関係で設定変更が可能となる利点と
が得られる。

【００５１】また、上述実施例では、同期起動信号ＳＴ
ｎの発生に先だって、ＯＵＴ命令を適用し、テスタバス
ＴＢＵＳを介して各受信ユニットへ設定データを供給す
る形態の具体例で説明していたが、所望により、テスタ
バスＴＢＵＳを適用せず、代わりに、各受信ユニットへ
設定データを直接供給可能な手段を備えて実施する形態
としても良い。

【００５２】

【発明の効果】本発明は、上述の説明内容からして、下
記に記載される効果を奏する。上述説明したように本発
明によれば、各受信ユニットへシーケンス・コントロー
ラを備えて、ＳＱＰＧから各受信ユニットへ試験パター
ンの発生に同期したタイミングの同期起動信号ＳＴｎを
発生させ、これに同期して各シーケンス・コントローラ
が設定変更データを対応する回路要素へセットすること
が可能な構成を具備したことにより、試験パターンの発
生と同期した関係で設定変更可能となる利点が得られ
る。また、特に、ロジックリソースとアナログリソース
とが同期した関係で設定変更される結果、両者の同期を
維持しながらデバイス試験を実施できる大きな利点が得
られる。更に、設定変更が分散して並行して実施される
結果、デバイス試験が一時停止状態にある設定変更の時
間を大幅に短縮できる結果、デバイス試験のスループッ
トを向上可能となる大きな利点も得られる。従って、本
発明の技術的効果は大であり、産業上の経済効果も大で
ある。

【図面の簡単な説明】

【図１】従来の、本願に係る半導体試験装置の概念構成
図。

【図２】従来の、ＴＨＵの制御に係る内部構成例と、Ｏ
ＵＴメモリの格納例。

【図３】本発明の、本願に係る半導体試験装置の概念構
成図。

【図４】本発明の、シーケンス・コントローラの原理構
成図。

【図５】本発明の、ＯＵＴメモリの格納例と、テーブル
・メモリの格納例。

【図６】デバイス試験時間の従来と本発明との推移比較
例。

【図７】メインプログラムの記述例と、パターンプログ
ラムの記述例と、ＤＰＵのリーク試験プログラムの記述
例と、ＡＦＧのサイン波発生プログラムの記述例との動
作関係を示す概念図。

【図８】ＳＱＰＧと、ＤＰＵユニット及びＡＦＧユニッ
トとの動作関係を示す制御概念図。

【符号の説明】

Ｃ１ａ リレー制御部 Ｃ１ｂ ＶＩＯ部 Ｓ１ ＯＵＴリレー Ｓ２，Ｓ３ ＤＣリレー Ｓ４，Ｓ５ リレー ２０ 同期起動信号発生手段 ５２ ユニットコントローラ ５４ プログラムメモリ ５６ テーブル・メモリ ７０ ＯＵＴメモリ部 ８０ バスＩ／Ｆ部 ＣＰ コンパレータ ＤＲ ドライバ ＤＵＴ 被試験デバイス ＳＱＰＧ シーケンシャル・パターン・ジェネレータ ＴＢＵＳ テスタバス ＴＣ テスタ・コントローラ ＤＰＵ ＤＣ系受信ユニット ＦＴＵ ファンクションテストユニット（Functional
Test Unit） ＭＩＸＥＤ アナログリソース ＴＨＵ テストヘッドユニット（Test Head Unit）

Claims (13)

【特許請求の範囲】
1. 【請求項１】 半導体試験装置が備える各受信ユニット
   の内部に備えるハード資源（ハードリソース）の動作条
   件を、デバイス試験の試験条件に基づいて所定に順次設
   定変更して被試験デバイス（ＤＵＴ）を試験実施する半
   導体試験装置において、 試験パターンの発生タイミングと、試験条件の変更が行
   われる各受信ユニットの変更動作のタイミングとが同期
   したタイミング関係で受信ユニットの試験条件を設定変
   更する、ことを特徴とする半導体試験装置。
2. 【請求項２】 試験パターンの発生タイミングと受信ユ
   ニットの変更動作のタイミングとの同期は、試験パター
   ンの発生に同期して同期起動信号を発生して所定の受信
   ユニットへ供給し、当該受信ユニットの設定変更の開始
   は該同期起動信号の起動タイミングに基づいて設定変更
   を開始する、ことを特徴とする請求項１記載の半導体試
   験装置。
3. 【請求項３】 半導体試験装置が備える各受信ユニット
   の内部に備えるハード資源（ハードリソース）の動作条
   件を、デバイス試験の試験条件に基づいて所定に順次設
   定変更して被試験デバイス（ＤＵＴ）を試験実施する半
   導体試験装置において、 該受信ユニットに対してデバイス試験に基づき所定の試
   験条件に該ハードリソースが変更される試験単位を変更
   試験単位と呼称し、 該ハードリソースの中で、試験条件の変更対象となるユ
   ニットを受信ユニットと呼称し、 所定の受信ユニットに備える動作状態を変更可能な複数
   変更要素（回路要素）の各変更要素を指定する個別のア
   ドレス情報を変更要素指定データとし、該変更要素へセ
   ットする設定データを設定変更データとし、前記両デー
   タを変更データセットと呼称したとき、 試験パターンの発生に同期した所定のタイミングで、所
   定の受信ユニットへ設定変更を起動させる同期起動信号
   のパルスを発生する同期起動信号発生手段と、 所定の受信ユニットの内部に、該同期起動信号の起動に
   基づき所定ワード数の変更データセットを格納する設定
   データ格納手段と、 所定の受信ユニットは該同期起動信号を受けたときに、
   これに同期したタイミングで該設定データ格納手段から
   対応する該変更データセットを読み出して、当該受信ユ
   ニットの対応する回路要素の試験条件を変更する試験条
   件変更手段と、 を具備することを特徴とする半導体試験装置。
4. 【請求項４】 該設定データ格納手段は、デバイス試験
   の試験条件を変更する変更試験単位に変更データセット
   を連続的に配列してメモリへ格納されるとき、該変更試
   験単位に格納された変更データセット群の先頭を示すメ
   モリ上のスタートアドレス位置情報と、該変更試験単位
   のワード数を示すワード数情報とを指定する情報を読出
   し指定情報としたとき、 該同期起動信号に先だって所定の受信ユニットへ該読出
   し指定情報を供給する読出し指定情報供給手段を、更に
   備えることを特徴とする請求項３記載の半導体試験装
   置。
5. 【請求項５】 該読出し指定情報供給手段は、ＯＵＴ命
   令に基づいてテスタバスＴＢＵＳを介して受信ユニット
   へデータ転送するＯＵＴメモリ部を半導体試験装置が備
   えるとき、該ＯＵＴメモリ部に該変更試験単位に対応す
   る所定複数個の該読出し指定情報を転送する設定データ
   を該ＯＵＴメモリ部へ所定に格納しておき、該ＯＵＴ命
   令に基づいて、所定の受信ユニットへ該同期起動信号に
   先だって該読出し指定情報を転送する、ことを特徴とす
   る請求項４記載の半導体試験装置。
6. 【請求項６】 該読出し指定情報供給手段は、該変更試
   験単位に対応する所定複数個の該読出し指定情報を、各
   受信ユニットに予め格納しておき、該同期起動信号によ
   り該読出し指定情報群の中から所定の読出し指定情報を
   順次読み出して適用する、ことを特徴とする請求項４記
   載の半導体試験装置。
7. 【請求項７】 該読出し指定情報は、各受信ユニットが
   備える設定データ格納手段へスタートアドレス位置の指
   示情報と、読み出す所定ワード数の指示情報との両情報
   を該変更試験単位に対応して予め備える、ことを特徴と
   する請求項５乃至６記載の半導体試験装置。
8. 【請求項８】 同期起動信号発生手段は、該パターンプ
   ログラムを格納するＰＧＵのインストラクション・メモ
   リＷＣＳから直接発生可能な制御用信号を適用して、各
   受信ユニットへ個別の同期起動信号として割り当て使用
   する、ことを特徴とする請求項３記載の半導体試験装
   置。
9. 【請求項９】 同期起動信号発生手段は、該パターンプ
   ログラムを格納するＰＧＵのインストラクション・メモ
   リＷＣＳから直接発生可能な制御用信号を適用して、各
   受信ユニットへ分配供給する共通の１本の同期起動信号
   として割り当て使用する、ことを特徴とする請求項３記
   載の半導体試験装置。
10. 【請求項１０】 該変更試験単位における設定変更が不
    要な受信ユニットに対しては、実質的に当該受信ユニッ
    トの設定変更を行わないように、該読出し指定情報にお
    ける読出しを指示するワード数情報の値を”０”とす
    る、ことを特徴とする請求項９記載の半導体試験装置。
11. 【請求項１１】 試験条件変更手段は、設定変更する変
    更データセットを格納するメモリ容量を備えた設定デー
    タ格納手段と、 該同期起動信号を受けた都度、該設定データ格納手段の
    所定スタートアドレス位置から連続格納されている所定
    ワード数の該変更データセットを順次読み出し、読み出
    した該変更データセットを該同期起動信号の受信タイミ
    ングに同期したタイミングで内部の対応する回路要素へ
    供給設定して当該回路要素の動作条件を設定変更する手
    段と、 を具備する、ことを特徴とする請求項３記載の半導体試
    験装置。
12. 【請求項１２】 テスタバスＴＢＵＳを備え、該テスタ
    バスＴＢＵＳは半導体試験装置の制御ＣＰＵであるテス
    タ・コントローラＴＣと各ユニットとの間のバス・イン
    ターフェースであり、該テスタバスＴＢＵＳへテスタバ
    ス命令を乗せて各ユニットの動作を所定に制御し、 ＯＵＴメモリ部を備え、該ＯＵＴメモリ部は所定複数ワ
    ードのテスタバス命令となる設定データを格納して、試
    験パターンを発生するパターンプログラムから発生され
    るＯＵＴ命令に基づき、該ＯＵＴメモリ部の所定アドレ
    ス位置から所定ワード数の連続するデータをテスタバス
    命令として、該テスタバスＴＢＵＳを介して各ユニット
    へ供給して各ユニットの動作を所定に制御するとき、 該ＯＵＴメモリ部へ格納する読出し指定情報は、読出し
    指定情報を通知する受信ユニットに対するテスタバスの
    アドレス情報と、各受信ユニットのメモリ上における該
    変更試験単位に格納された変更データセット群の先頭位
    置を示すスタートアドレス位置情報と、該変更試験単位
    Ｔ１のワード数情報とを示す変更データセットと、をＯ
    ＵＴメモリ内へ所定に格納する、ことを特徴とする請求
    項４乃至５記載の半導体試験装置。
13. 【請求項１３】 該受信ユニットは、アナログユニット
    ＭＩＸＥＤ、あるいはＦＴＵ（Functional Test Uni
    t）、あるいはＴＨＵ（Test Head Unit）、あるいはＤ
    Ｃ系受信ユニットＤＰＵである、ことを特徴とする請求
    項１乃至１２記載の半導体試験装置。