JP4215376B2 - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP4215376B2 JP4215376B2 JP2000126294A JP2000126294A JP4215376B2 JP 4215376 B2 JP4215376 B2 JP 4215376B2 JP 2000126294 A JP2000126294 A JP 2000126294A JP 2000126294 A JP2000126294 A JP 2000126294A JP 4215376 B2 JP4215376 B2 JP 4215376B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- clock
- event
- test
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の属する技術分野】
この発明は、ロジック系テスタ部とアナログ系テスタ部とを備える半導体試験装置に関する。特に、アナログ系テスタ部の各資源(アナログ・モジュール)へ供給するクロックの供給制御機能を備える半導体試験装置に関する。
【0002】
【従来の技術】
半導体試験装置の機種の中には、被試験デバイス(DUT)としてアナログ回路やデジタル回路や高周波回路を内蔵したアナログデバイスやシステムLSIの多くを試験可能とする試験装置がある。このようなDUTを所定のタイミング関係で試験可能とする為には、ロジック系テスタ部とアナログ系テスタ部との両者間のタイミングを同期させて試験実施される。これらを備える半導体試験装置の一例としては、ミックスド・シグナル・テストシステムがある。
【0003】
従来技術について、図1と図2と図5とを参照して説明する。尚、半導体試験装置は公知であり技術的に良く知られている為、要部を除いてシステム全体の詳細説明を省略する。
図1に示すミックスド・シグナル・テスト・システムの要部構成要素は、デジタルテスタ部FTUと、アナログリソース700と、デジタル系とアナログ系との同期を行うイベント・マスタEMと、ロジック・シンクロナス・トリガLYNCと、クロック・マスタCMと、その他を備えている。
【0004】
FTUは、主にDUTとロジック信号系に係る信号の授受を担当するデジタルテスタ部であって、要部構成要素としてはタイミング発生器TGと、シーケンシャル・パターン発生器SQPGと、波形整形器FCと、論理比較器DCとを備えて、テスト・ステーション側のピンエレクトロニクスPEとパフォーマンスボードPBとを介してDUTに接続される。
【0005】
アナログリソース700は、主にDUTのアナログ信号系に係る信号の授受を担当するアナログテスタ部であって、DUTのアナログ入出力ピンとの間で授受を行う。アナログ信号としては、例えば周波数信号であったり、高速な信号波形であったり、高精度な電圧波形であったりする。これら多様なDUTの試験形態に対応して、速度、分解能、あるいは信号の測定すべき多様な異なる複数種類の信号印加リソース500や信号測定リソース600を備えていて、ピンエレクトロニクスPEとパフォーマンスボードPBとを介して所定に接続される。
【0006】
信号印加リソース500のアナログ・モジュールの一例としては任意波形発生器AWG、シンセサイザSSG、高精度電圧発生器PVS、オーディオ帯波形発生器AFG、ビデオ帯域任意波形発生器VFG、その他がある。また、信号測定リソース600のアナログ・モジュールの一例としてはデジタイザDGT、サンプリング・デジタイザSDGT、高精度電圧測定器PVM、取得メモリAQM、時間測定器TMU、オーディオ帯波形デジタイザAFD、ビデオ帯域波形デジタイザVFD、その他がある。これらアナログ・モジュールの種類と装着台数については、標準装備、オプション装備によって異なり、またシステム構成によっても異なっている。
【0007】
クロック・マスタCMは、FTU側のTGからの同期用基準クロックを受けて、これに同期した各種基準クロックを発生したり、また内部で独立した非同期関係で基準クロックを発生したり、また、パフォーマンスボードPB上からの外部クロックを受けて基準クロックを発生することもできる。更に、これらクロック源のクロックを所定に分周した分周クロックも出力できる。これら各種の基準クロック信号をイベント・マスタEMへ供給する。
【0008】
ロジック・シンクロナス・トリガLYNCは、SQPG内のパターンメモリ上に格納されている所望の試験パターンを受けて、任意のパルスを発生することが可能な所定複数チャンネルのパルス発生源であって、FCとほぼ同様のパルス発生機能を備えている。即ち、プログラム可能な任意のタイミング遅延が可能で、且つプログラム可能な波形に整形されたパルスのイベント発生信号EVs1〜EVsmの発生源であり、これをイベント・マスタEMへ供給する。このイベントパルス信号の主な用途は、上記信号印加リソース500や信号測定リソース600の各アナログ・モジュールに対して所定に試験実施可能とするスタート、ストップ、初期化用等の多様なイベント信号の供給用として使用される。
【0009】
イベント・マスタEM(Event Master)は、上記クロック・マスタCMからの複数チャンネルの基準クロックと、ロジック・シンクロナス・トリガLYNCからの複数チャンネルのイベントパルス信号を受けて、信号印加リソース500と信号測定リソース600の個々のアナログ・モジュールへ、試験の実施に対応した所定のクロックCLK1〜CLknと、プログラム可能なイベントパルスEV1〜EVnを割付をして分配供給する。
【0010】
図2は、イベント・マスタEMの本願に係る内部原理ブロック図である。構成要素としてはマトリックスMTX1、MTX2と、マスクゲート70と、マスクレジスタ80とを備えている。
マトリックスMTX1、MTX2は、複数の入力信号を受けて、アナログ・モジュールに対応するように、複数の出力端へ個別任意に割り付けて選択出力可能なセレクタである。
マスクゲート70は、出力端から出力するクロックCLK1〜CLKnを個別に禁止可能なゲート手段である。各チャンネルのクロックマスクの設定は、制御CPUあるいはメインプログラムからマスクレジスタ80へ設定することで行われる。これは、デバイス試験プログラムの記述中に、例えば試験項目毎に使用されないアナログ・モジュールに対してクロック出力を禁止するように記述することでクロックマスクを行う。
【0011】
図2の接続例では、アナログ・モジュールとして1台のAWGと、1台のDGTとが接続されている簡明な例を示している。
アナログ・モジュールであるAWGへは、イベント・マスタEMの出力端からのクロックCLK1を供給して、AWG内部のメモリMEMから順次コードデータを内部のD/A変換器へ供給し、D/A変換器の出力端から連続的に変化する所定のアナログ電圧波形が発生され、PEを介してDUTへ印加される。イベントパルスEV1は、例えばメモリMEMのアドレス発生のスタートアドレスのリセット等の初期化を行うイベント信号として使用される。尚、イベントパルスEVの本数はアナログ・モジュールの種類によって複数本使用するモジュールもある。
【0012】
同様にして、DGTへは、イベント・マスタEMの別の出力端からのクロックCLK2を供給して、DUTから出力されるアナログ波形信号をPEを介してDGTの内部のA/D変換器が受けてクロックCLK2によりA/D変換したコードデータを出力し、これを記憶装置MEMが受けてクロックCLK2に同期して順次格納する。イベントパルスEV2は、例えばメモリMEMの格納アドレスの初期化等を行うイベント信号として使用される。
【0013】
次に、試験項目によって使用されるアナログ・モジュールが切り替えられ、更にこれに対応してDUTへ印加する試験パターンが異なる場合が良くある。図5に示すメインプログラムの測定手順は、この一例を示している。ここでは、第1試験110、第2試験120、第3試験130と順次試験実施されていくときに、使用されるアナログ・モジュールが各々異なり、試験パターンも異なる場合と仮定する。
第1試験110、第2試験120、第3試験130の各内部動作手順は同一であり、ステップ101と、ステップ102と、ステップ103と、ステップ104とする。
【0014】
アナログ・モジュールを切り替えするステップ101は、FTUからの試験パターンの発生が一時停止状態において、メインプログラムの記述に基づき、テスタバスを介してマスクレジスタ80とマトリックスMTX1、MTX2へ所定の切り替えデータをセットする。これにより、次に使用されるべきアナログ・モジュールへ所定のクロックCLKと、所定のイベントパルスEVとが供給され、使用されないアナログ・モジュールへはクロックとイベントパルスの供給が停止される。この切り替え制御に要する時間は、例えば数十マイクロ秒を要する。
ところで、試験の実施時に使用されないアナログ・モジュールに対しては、当該EM内のマスクゲート70で、クロック等の供給をその都度マスクするようにしておく必要がある。この理由は、使用されない他のアナログ・モジュールが無用のクロックの供給を受けて動作状態にあると、これらモジュールからの数アンペアから数十アンペアに至るロジック系の無用なスイッチング・ノイズが発生する。このノイズに伴って、測定中のアナログ・モジュール側の、特に高精度な測定精度が要求される測定時のおいて少なからず精度悪化を来してくる。即ち、無用の量子化誤差を招く可能性が高くなってくる。この為、使用されないアナログ・モジュールに対してはクロックの供給を停止させておくことが望まれる。
【0015】
試験パターンをロードするステップ102は、次の試験パターンの発生となるパターンデータがSQPGのパターンメモリ上へロードされる。あるいは、既にパターンメモリ上へロードされている場合は、発生するスタートアドレスが発生用のアドレスポインターへセットされる。これによれば、次の試験パターンの発生状態になるまでに要する時間は、例えば数十マイクロ秒から数百ミリ秒を要する。
【0016】
試験パターンを発生させて試験実施するステップ103は、使用されるべきアナログ・モジュールへ切り替え後において、試験パターンがSQPGから発生開始されて、実際に試験項目でのデバイス試験が実施される。従って、この試験実施期間が、デバイスの試験が実行される有効な期間である。
【0017】
試験パターンの発生を終了するステップ104は、当該試験項目でのデバイス試験を終了し、同時に、試験パターンの発生も停止する。
【0018】
次に、図5の動作手順の中で、図5Aに示す区間が一時停止期間である。この所要時間は、全ての試験パターンの発生となるパターンデータがSQPGのパターンメモリ上へロードされているものと仮定しても、数十マイクロ秒から数百マイクロ秒の時間を要している。
一方で、実際に各試験項目でデバイス試験が実施されるステップ103の試験実施期間(図5B参照)の所要時間は、試験されるDUTの回路の集積度やスピードにもよっても異なる為、一概には言えないが、短い所要時間の試験項目では数百マイクロ秒〜数ミリ秒で終了するものがある。従って、一時停止期間と試験実施期間との比較において、一時停止期間が比較的大きな割合を占める場合がある。これに伴って、デバイス試験のスループットを低下させる要因となっている。
【0019】
【発明が解決しようとする課題】
上述説明したように、一時停止期間と試験実施期間との比較において、一時停止期間が比較的大きな割合を占める場合があり、これに伴って、デバイス試験のスループットを低下させる要因となっている。この点において、従来技術には実用上の難点がある。
【0020】
そこで、本発明が解決しようとする課題は、FTUからの試験パターンの発生を実質的に止めることなく、次のアナログ・モジュールへ瞬時に切り替え可能にして、異なるアナログ・モジュールの使用時においても連続的に試験実施可能な半導体試験装置を提供することである。
【0021】
【課題を解決するための手段】
第1に、上記課題を解決するために、被試験デバイスのデジタル信号系を試験担当するデジタルテスタ部FTUと、DUTのアナログ信号系を試験担当するアナログテスタ部と、前記アナログテスタ部にアナログ信号の発生若しくは測定に係るアナログ・モジュールを複数備え、前記アナログ・モジュールが少なくとも1つのクロックCLKを使用してDUTを試験実施する構成を備える半導体試験装置において、
上記デジタルテスタ部FTUから所定にプログラムされた試験パターンを発生し、前記試験パターンの発生に基づいて、上記アナログ・モジュールが使用するクロックCLKを、リアルタイムにON/OFF制御する手段(例えば、クロック制御用イベントEV1c〜EVncの供給と自動マスク部50と)を備えて、デバイス試験に使用されるアナログ・モジュールを使用可能状態/アイドル状態に切り替え制御可能として、異なるアナログ・モジュールへ瞬時に切り替えて、デバイス試験を連続的に実施可能にすることを特徴とする半導体試験装置である。
上記発明によれば、FTUからの試験パターンの発生を実質的に止めることなく、次のアナログ・モジュールへ瞬時に切り替え可能にして、異なるアナログ・モジュールの使用時においても連続的に試験実施可能な機能をイベントマスタに備えてデバイス試験のスループット向上を計った半導体試験装置が実現できる。
【0022】
第3図は、本発明に係る解決手段を示している。
第2に、上記課題を解決するために、リアルタイムにON/OFF制御する手段は、アナログ・モジュールへ少なくとも1つのクロックCLKを所定に分配して供給するイベント・マスタEM(Event Master)と、上記アナログ・モジュールで使用するクロックであって、基準となるクロック源を前記イベント・マスタEMへ供給するクロック・マスタCMと、デジタルテスタ部FTUから発生する所定にプログラムされた試験パターンに基づいて、所定のイベントパルスを複数チャンネル発生して上記イベント・マスタEMへ供給するロジック・シンクロナス・トリガLYNCと、を備えるとき、
上記LYNCから供給されるイベントパルス(例えばイベント発生信号EVs1〜EVsn)を受けて上記イベント・マスタEMで所定に分配したクロック制御用イベントを出力し、前記クロック制御用イベントを受けて、当該アナログ・モジュールから出力するクロック(例えばCLK1〜CLKn)のクロック出力をON/OFF制御する回路を上記イベント・マスタEM内に備えることを特徴とする上述半導体試験装置がある。
【0023】
第4図は、本発明に係る解決手段を示している。
また、当該アナログ・モジュールから出力するクロック出力をON/OFF制御する回路の一態様としては、上記LYNCから供給されるイベントパルスを所定に分配したクロック制御用イベントを受けて、出力するクロックに同期させたマスク信号を生成する同期化部55aと、前記マスク信号により出力するクロックの出力をマスクするANDゲート52aと、を備えることを特徴とする上述半導体試験装置がある。
【0024】
【発明の実施の形態】
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係が解決手段に必須であるとは限らない。
【0025】
本発明について、図3と図4とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また重複する部位の説明は省略する。
【0026】
本願に係る要部構成は、図3のイベント・マスタEMの内部原理ブロック図に示すように、マトリックスMTX1、MTX2と、自動マスク部50とを備えている。これは、従来のマスクゲート70を自動マスク部50に置き換えた構成である。
【0027】
本願のマトリックスMTX2では、新たに出力ポートを追加し、これをクロック制御用イベントEV1c〜EVncとする。クロック制御用イベントEV1c〜EVncはクロックの出力をON/OFFする専用のイベント信号であって、自動マスク部50のアナログ・モジュールに対応する個別自動マスク部50aへ各々供給する。ここで、マトリックスMTX2はLYNCからの信号のみを受けて出力するように割付ける。これによれば、試験パターンにより直接的に目的とするアナログ・モジュールのクロック出力をON/OFF制御できることになる。
但し、クロック制御用イベントEV1c〜EVncは、LYNCのイベント発生信号EVs1〜EVsmを使用する為、使用されるアナログ・モジュールのイベントパルスEV1〜EVnとは異なるLYNCのイベント発生信号EVs1〜EVsmを割り当てるように配慮する必要がある。
【0028】
自動マスク部50は、アナログ・モジュールの台数に対応して同一内部構成の個別自動マスク部を備えている。この1チャンネルの個別自動マスク部50aの内部構成例を図4に示し、そのタイミングチャートと共に説明する。
【0029】
個別自動マスク部50aの原理構成要素は、図4に示すように、同期化部55aと、ANDゲート52aとで実現される。この図において、クロック・マスタCMから供給を受けるクロックをクロックWVFGとし、マトリックスMTX2から当該個別自動マスク部50aへ供給するクロック制御信号をクロック制御用イベントEV1cとし、マトリックスMTX2から当該アナログ・モジュールへ供給するイベント信号をイベントパルスEV1とする。
更に、LYNCから供給されるクロック制御用イベントEV1cの出力レベルは、使用されないアナログ・モジュールに対してはクロックOFFとなるローレベル状態となるように試験パターンを作成されているものとする。
【0030】
同期化部55aは、使用されていないアナログ・モジュールであることを検出し、更にクロックWVFGに同期させたマスク信号を出力するものであって、一構成例として、2つのフリップ・フロップFF1、FF2を直列接続して構成される。これは、当該アナログ・モジュール専用のクロック制御用イベントEV1cを受けて、クロックWVFGのタイミングに同期したマスクゲート信号FF2dを生成して出力する(図4B参照)。
【0031】
ANDゲート52aは、上記マスクゲート信号FF2dがローレベルのときに、クロックWVFGの出力を禁止し(図4D参照)、ハイレベルのときに、クロックWVFGの出力を許可(図4C参照)する。
これによれば、試験パターンによってクロック制御用イベントEV1cの出力レベルをリアルタイムに変更できるからして、各アナログ・モジュールへのクロック供給をリアルタイムにON/OFF制御できる利点が得られる。この結果、図5Aに示す一時停止期間は瞬時に行われる。例えば、クロックCLK1が100MHzであれば、20ナノ秒で瞬時に切り替えが行える利点が得られることとなり、この結果、デバイス試験のスループットが実質的に向上できる大きな利点が得られることとなる。特に、アナログ・モジュールを何度も切り替えて試験実施するような試験実施形態においては顕著な利点となる。
【0032】
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して応用してもよい。
また、1つのアナログ・モジュールへ2つ以上のクロックを供給する場合においても、上述技術的思想に基づいて、追加するクロック制御用イベントを用いて同様にして適用可能である。
また、アナログ・モジュールへクロックのみを供給する場合においても、上述技術的思想に基づいて、追加するクロック制御用イベントを用いて同様にして適用可能である。
【0033】
【発明の効果】
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明したように本発明によれば、使用するアナログ・モジュールへのクロック供給をリアルタイムに瞬時に切り替えて使用することが可能となる結果、ほぼ連続的にデバイス試験が実施可能となり、切り替えに伴うデバイス試験の一時停止期間は実用上無視できることとなる。この結果、デバイス試験のスループットが低下することが無くなり、実質的にデバイス試験のスループットが向上される大きな利点が得られることとなる。従って本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
【図1】ミックスド・シグナル・テスト・システムの要部構成例。
【図2】従来の、イベント・マスタEMの本願に係る内部原理ブロック図。
【図3】本発明の、イベント・マスタEMの本願に係る内部原理ブロック図。
【図4】本発明の、自動マスク部の内部構成例と、そのタイミングチャート。
【図5】本発明の、測定手順の一例を示すメインプログラムのアナログ・モジュールを切り替えて試験実施するフローチャートの一例。
【符号の説明】
FF1,FF2 フリップ・フロップ
50 自動マスク部
50a 個別自動マスク部
52a ANDゲート
55a 同期化部
70 マスクゲート
80 マスクレジスタ
500 信号印加リソース
600 信号測定リソース
700 アナログリソース
AWG 任意波形発生器
CM クロック・マスタ
DC 論理比較器
DGT デジタイザ
DUT 被試験デバイス
EM イベント・マスタ(Event Master)
FC 波形整形器
FTU デジタルテスタ部
LYNC ロジック・シンクロナス・トリガ
MTX1,MTX2 マトリックス
PB パフォーマンスボード
PE ピンエレクトロニクス
SQPG シーケンシャル・パターン発生器
TG タイミング発生器
Claims (4)
- 被試験デバイスを試験する半導体試験装置であって、
パターンメモリ上にロードされたパターンデータにより試験パターンを発生して、被試験デバイスのデジタル信号系を試験するデジタルテスタ部と、
クロックの供給を受けてアナログ信号を発生または測定するアナログ・モジュールを複数有し、被試験デバイスのアナログ信号系を試験するアナログテスタ部と、
前記デジタルテスタ部が発生する試験パターンに基づいて、イベントパルスを発生するロジック・シンクロナス・トリガと、
前記ロジック・シンクロナス・トリガが発生したイベントパルスを受けて、前記アナログ・モジュールに供給するクロックをON/OFF制御する自動マスク部と、
を備える半導体試験装置。 - 前記アナログテスタ部は、前記アナログ・モジュールを複数有し、
前記ロジック・シンクロナス・トリガは、前記イベントパルスを複数チャンネル発生し、
前記自動マスク部は、前記ロジック・シンクロナス・トリガが発生した複数のイベントパルスを受けて、複数の前記アナログ・モジュールに供給する複数のクロックをそれぞれON/OFF制御する
請求項1に記載の半導体試験装置。 - 前記ロジック・シンクロナス・トリガが発生した複数チャンネルのイベントパルスを入力して、複数の出力端に割り付けてアナログ・モジュールに分配する複数のイベントパルスおよびクロック制御用の複数のイベントパルスとして出力するマトリクスを更に備え、
前記自動マスク部は、前記マトリクスからクロック制御用の複数のイベントパルスを受けて、前記複数のアナログ・モジュールに供給する複数のクロックをそれぞれON/OFF制御する
請求項2に記載の半導体試験装置。 - 前記自動マスク部は、クロック制御用の複数のイベントパルスの各チャンネルについて、
クロック制御用のイベントパルスを受けて出力するクロックに同期させたマスク信号を生成する同期化部と、
前記マスク信号により出力するクロックの出力をマスクするANDゲートと
を備える請求項2または3に記載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000126294A JP4215376B2 (ja) | 2000-04-21 | 2000-04-21 | 半導体試験装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000126294A JP4215376B2 (ja) | 2000-04-21 | 2000-04-21 | 半導体試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001305193A JP2001305193A (ja) | 2001-10-31 |
JP4215376B2 true JP4215376B2 (ja) | 2009-01-28 |
Family
ID=18636102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000126294A Expired - Fee Related JP4215376B2 (ja) | 2000-04-21 | 2000-04-21 | 半導体試験装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4215376B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100688527B1 (ko) | 2005-02-03 | 2007-03-02 | 삼성전자주식회사 | 아날로그 반도체 장치를 테스트하는 디지털 테스트 장치 |
CN109969731B (zh) * | 2017-12-28 | 2021-07-30 | 国网山东省电力公司电力科学研究院 | 一种自动匹配的配电自动化终端检测托盘 |
-
2000
- 2000-04-21 JP JP2000126294A patent/JP4215376B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001305193A (ja) | 2001-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6028439A (en) | Modular integrated circuit tester with distributed synchronization and control | |
US6966018B2 (en) | Integrated circuit tester with multi-port testing functionality | |
US7672805B2 (en) | Synchronization of modules for analog and mixed signal testing in an open architecture test system | |
US7043390B2 (en) | Circuit testing with ring-connected test instruments modules | |
US4102491A (en) | Variable function digital word generating, receiving and monitoring device | |
US6243841B1 (en) | Automated test and evaluation sampling system and method | |
JP4684508B2 (ja) | 高精度マルチモデル半導体検査のための低コストタイミングシステム | |
US10571518B1 (en) | Limited pin test interface with analog test bus | |
JP2005091038A (ja) | 試験装置 | |
Ansari et al. | Time-multiplexed 1687-network for test cost reduction | |
JP4298004B2 (ja) | チャネルに依存しないクロック信号を有するマルチチャネルアーキテクチャ | |
JP4215376B2 (ja) | 半導体試験装置 | |
US7237167B2 (en) | Testing apparatus | |
JPH07270492A (ja) | 半導体集積回路装置 | |
WO2005026756A1 (ja) | 試験装置及び試験方法 | |
WO2005026758A1 (ja) | 試験装置 | |
JP4859269B2 (ja) | 半導体試験装置 | |
US8170164B2 (en) | Transfer clocks for a multi-channel architecture | |
JP3067850U (ja) | 半導体試験装置 | |
JP3071099U (ja) | 半導体試験装置 | |
JP2002090421A (ja) | 半導体試験装置 | |
Zaman et al. | Triggering and clocking architecture for mixed signal test | |
Brenner | Practical design methodologies that enable concurrent testability of multiple analog and digital modules in SOC devices and provide significant reusability of ATE test vectors. | |
JP2002189058A (ja) | 半導体デバイス試験装置 | |
JP2000097994A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080730 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080922 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080922 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081028 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |