JP4757961B2 - 試験装置および試験モジュール - Google Patents

Description

本発明は、試験装置および試験モジュールに関する。

被試験デバイス（ＤＵＴ）を試験する試験装置は、複数の試験モジュールを備える。複数の試験モジュールのそれぞれは、複数の試験部を有する。複数の試験部のそれぞれは、ＤＵＴの一の端子と接続され、当該ＤＵＴを試験する。

また、複数のＤＵＴを並行して試験する試験装置は、複数のＤＵＴのそれぞれに対応した複数のサイトコントローラを備える。複数のサイトコントローラのそれぞれは、対応するＤＵＴと接続された試験部を制御して、対応するＤＵＴの試験を実行させる。
特許文献１ 特開２００７−２５６２９５号公報
特許文献２ 国際公開第２００５／０７８４６３号

ところで、試験装置は、複数のサイトコントローラのそれぞれが制御する試験部を試験モジュール単位で割り当てていた。しかし、試験モジュール単位で試験部をサイトコントローラに割り当てた場合、いずれのサイトコントローラにも使用されない試験部が生じる可能性があった。

例えば、１２個のアナログ試験部を有する試験モジュールを用いて８個のアナログ入出力端子を有するＤＵＴを試験した場合、当該試験モジュールは、１２個のうち４個のアナログ試験部が使用されない。このように従来の試験装置では、試験モジュールが有するリソースを有効に使用できない場合があった。

上記課題を解決するために、本発明の第１の態様においては、少なくとも１つの被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を伝送して当該被試験デバイスを試験する複数の試験部を有する複数の試験モジュールと、前記複数の試験部を制御する複数の試験制御部と、前記複数の試験制御部および前記複数の試験モジュールの間を接続する接続部と、を備え、前記試験モジュールは、前記複数の試験部と、前記複数の試験部のそれぞれを、前記複数の試験制御部のうちいずれの試験制御部に対応付けるかの設定を記憶する設定記憶部と、前記複数の試験部に接続され、前記複数の試験制御部のうち一の試験制御部から前記試験モジュールへのアクセス要求を、前記複数の試験部のうち前記一の試験制御部に対応付けられた一の試験部に与えるインターフェイス部と、を有し、前記複数の試験モジュールの一の前記試験モジュールが有する前記一の試験部は、前記インターフェイス部および前記接続部を介して、他の前記試験モジュールが有する他の試験部に対するメッセージを前記一の試験制御部へと送信し、前記一の試験制御部は、前記接続部を介して前記メッセージを前記他の試験モジュール内の前記他の試験部へと転送する試験装置、および、当該試験装置における試験モジュールを提供する。

また、本発明の第２の態様においては、少なくとも１つの被試験デバイスを試験する試験装置であって、被試験デバイスの試験を制御する試験制御部と、被試験デバイスとの間で信号を伝送して試験する複数の試験モジュールと、前記試験制御部および前記複数の試験モジュールの間を接続する接続部と、を備え、前記試験制御部は、前記被試験デバイスの試験を制御するためのプログラムを実行する制御プロセッサと、前記制御プロセッサの制御に応じて前記試験制御部および前記接続部の間の通信を処理すると共に、前記複数の試験モジュールのうち一の試験モジュールから、他の試験モジュールに対して転送されるべきメッセージを受信した場合に、当該メッセージを前記接続部を介して前記他の試験モジュールへと転送する通信インターフェイスと、を有する試験装置を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

図１は、本実施形態に係る試験装置１００の機能構成を複数の被試験デバイス１０とともに示す。 図２は、複数の試験制御部１３０のうちの一の試験制御部１３０の構成、および、１または複数の試験モジュール１２０のうちの一の試験モジュール１２０の構成を示す。 図３は、一の試験制御部１３０から当該一の試験制御部１３０に対応付けられた被試験デバイス１０に接続された試験部２１０へアクセス要求を送信する場合における、アクセス要求の流れの一例を示す。 図４は、一の試験制御部１３０からアクセス要求を受けた一の試験部２１０から、一の試験制御部１３０へアクセス結果を送信する場合における、アクセス結果の流れの一例を示す。 図５は、一の試験部２１０から、当該一の試験部２１０に接続された被試験デバイス１０に対応する一の試験制御部１３０へ割込要求を送信する場合における、割込要求の流れの一例を示す。 図６は、複数の試験モジュール１２０のうちの一の試験モジュール１２０が有する試験部２１０が、他の試験モジュール１２０の試験部２１０へメッセージを送信する場合における、メッセージの流れの一例を示す。 図７は、複数の試験モジュール１２０のうちの一の試験モジュール１２０が有する試験部２１０が、複数の他の試験モジュール１２０の試験部２１０へメッセージをブロードキャストする場合における、メッセージの流れの一例を示す。 図８は、本実施形態の変形例に係る試験モジュール１２０の構成を示す。 図９は、本実施形態に係る試験部２１０の構成の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１００の機能構成を複数の被試験デバイス（ＤＵＴ）１０とともに示す。試験装置１００は、少なくとも１つの被試験デバイス１０を試験する。即ち、試験装置１００は、１つの被試験デバイス１０を試験するものであっても、複数の被試験デバイス１０を並行して試験するものであってもよい。

試験装置１００は、システム制御部１１０と、１または複数の試験モジュール１２０と、複数の試験制御部１３０と、接続部１４０とを備える。システム制御部１１０は、複数の試験制御部１３０と接続され、当該試験装置１００の全体を制御する。システム制御部１１０と複数の試験制御部１３０との間は、一例として、汎用または専用の高速シリアルバス等により接続される。

１または複数の試験モジュール１２０のそれぞれは、例えばテストヘッド内に装填される基板である。１または複数の試験モジュール１２０のそれぞれは、複数の試験部２１０を有する。複数の試験部２１０のそれぞれは、当該試験装置１００の試験対象である全ての被試験デバイス１０のうちのいずれか１つの被試験デバイス１０の端子に接続される。そして、複数の試験部２１０のそれぞれは、接続された被試験デバイス１０との間で信号を伝送して当該被試験デバイス１０を試験する。

複数の試験制御部１３０のそれぞれは、当該試験装置１００の試験対象である少なくとも１つの被試験デバイス１０のうちのいずれか１または複数の被試験デバイス１０に対応付けられる。複数の試験制御部１３０のそれぞれは、システム制御部１１０から与えられる制御命令および試験プログラム等に応じて、対応付けられた被試験デバイス１０に接続された１または複数の試験部２１０を制御して、対応付けられた被試験デバイス１０の試験を制御する。即ち、複数の試験制御部１３０のそれぞれは、１または複数の試験部２１０をリソースとして用いて、対応する被試験デバイス１０の試験を制御する。接続部１４０は、試験制御部１３０および１または複数の試験モジュール１２０の間を接続する。

ここで、１または複数の試験モジュール１２０のそれぞれは、当該試験モジュール１２０が有する複数の試験部２１０のそれぞれが複数の試験制御部１３０のうちいずれの試験制御部１３０による制御を受けるかを、複数の試験部２１０のそれぞれに対して独立に設定可能である。これにより、例えば、１または複数の試験モジュール１２０のそれぞれは、複数の試験部２１０のうち一部を第１の試験制御部１３０による制御を受け、複数の試験部２１０の他の一部を第２の試験制御部１３０による制御を受けるように設定することができる。

このように試験装置１００は、一の試験モジュール１２０が有する複数の試験部２１０が制御を受ける試験制御部１３０を、それぞれ独立に任意に設定することができる。これにより、試験装置１００によれば、試験モジュール１２０内のリソースを効率良く用いて試験することができる。

図２は、複数の試験制御部１３０のうちの一の試験制御部１３０の構成、および、１または複数の試験モジュール１２０のうちの一の試験モジュール１２０の構成を示す。試験モジュール１２０は、複数の試験部２１０と、設定記憶部２２０と、インターフェイス部２３０とを有する。

複数の試験部２１０のそれぞれは、何れか一の被試験デバイス１０の端子に接続される。複数の試験部２１０のそれぞれは、試験プログラムを実行するプロセッサまたはシーケンサ等を有する。そして、複数の試験部２１０のそれぞれは、対応する試験制御部１３０から与えられた試験プログラムに応じた信号を、接続された被試験デバイス１０との間で授受して、当該被試験デバイス１０を試験する。

設定記憶部２２０は、複数の試験部２１０のそれぞれを、複数の試験制御部１３０のうちいずれの試験制御部１３０に対応付けるかの設定を記憶する。本例においては、設定記憶部２２０は、複数の試験部２１０のそれぞれについて、複数の試験制御部１３０のうち試験部２１０対応付けられた試験制御部１３０を識別する識別番号を記憶する。即ち、設定記憶部２２０は、複数の試験部２１０のそれぞれについて、当該試験部２１０に接続された被試験デバイス１０の試験を制御する試験制御部１３０の識別番号を記憶する。このような設定は、試験に先立って例えばシステム制御部１１０により書き込まれる。

インターフェイス部２３０は、複数の試験部２１０に接続される。さらに、インターフェイス部２３０は、接続部１４０を介して複数の試験制御部１３０との間で、アクセス要求、割込要求およびメッセージ等を送受信する。

例えば、インターフェイス部２３０は、複数の試験制御部１３０のうち一の試験制御部１３０から当該試験モジュール１２０へのアクセス要求およびメッセージを、接続部１４０を介して受信する。そして、インターフェイス部２３０は、受信した一の試験制御部１３０から当該試験モジュール１２０へのアクセス要求およびメッセージを、設定記憶部２２０に記憶された設定に基づいて、複数の試験部２１０のうち一の試験制御部１３０に対応付けられた一の試験部２１０に与える。

また、例えば、インターフェイス部２３０は、複数の試験部２１０のうち一の試験部２１０から一の試験制御部１３０へ与える、アクセス要求に応じたアクセス結果および割込要求を、接続部１４０を介して複数の試験制御部１３０のそれぞれに送信する。また、例えば、インターフェイス部２３０は、複数の試験部２１０のうち一の試験部２１０から他の試験モジュール１２０が有する試験部２１０へ与えるメッセージを、接続部１４０を介して複数の試験制御部１３０のそれぞれに送信する。

試験制御部１３０は、制御プロセッサ２４０と、通信インターフェイス２５０とを有する。制御プロセッサ２４０は、被試験デバイス１０の試験を制御するためのプログラムを実行する。

通信インターフェイス２５０は、制御プロセッサ２４０の制御に応じて試験制御部１３０および接続部１４０の間の通信を処理する。例えば、通信インターフェイス２５０は、一の試験モジュール１２０に含まれる一の試験部２１０へのアクセス要求を、接続部１４０を介して一の試験モジュール１２０へと送信する。また、例えば、通信インターフェイス２５０は、一の試験モジュール１２０に含まれる一の試験部２１０から当該試験制御部１３０へと送信されたアクセス結果およびメッセージを受信する。

また、例えば、通信インターフェイス２５０は、複数の試験モジュール１２０のうち一の試験モジュール１２０から他の試験モジュール１２０に対して転送されるべきメッセージを、一の試験モジュール１２０から受信する。通信インターフェイス２５０は、このようなメッセージを受信した場合に、当該メッセージを接続部１４０を介して他の試験モジュール１２０へと転送する。

図３は、一の試験制御部１３０から当該一の試験制御部１３０に対応付けられた被試験デバイス１０に接続された試験部２１０へアクセス要求を送信する場合における、アクセス要求の流れの一例を示す。一の試験制御部１３０は、当該一の試験制御部１３０に対応付けられた被試験デバイス１０に接続される一の試験部２１０を制御する場合、当該一の試験部２１０に対してアクセス要求を送信する。

この場合、一の試験制御部１３０は、当該一の試験制御部１３０を識別する識別番号をアクセス要求に付加して、接続部１４０を介して一の試験モジュール１２０へ送信する。そして、一の試験モジュール１２０が有するインターフェイス部２３０は、一の試験制御部１３０からのアクセス要求を受信する。

一の試験モジュール１２０が有するインターフェイス部２３０は、受信したアクセス要求に付加された識別番号に対応付けられた各一の試験部２１０を設定記憶部２２０から読み出す。そして、一の試験モジュール１２０が有するインターフェイス部２３０は、読み出した各一の試験部２１０に受信したアクセス要求を与える。

インターフェイス部２３０からアクセス要求が与えられた各一の試験部２１０は、与えられたアクセス要求が自分宛の要求であるか否かを判断する。そして、各一の試験部２１０は、与えられたアクセス要求が自分宛の要求であれば、当該アクセス要求に応じた処理を実行する。これにより、複数の試験制御部１３０のそれぞれは、当該試験制御部１３０に対応付けられた被試験デバイス１０に接続された試験部２１０を制御することができる。

図４は、一の試験制御部１３０からアクセス要求を受けた一の試験部２１０から、一の試験制御部１３０へアクセス結果を送信する場合における、アクセス結果の流れの一例を示す。一の試験制御部１３０からアクセス要求を受けた一の試験部２１０は、当該アクセス要求に応じた処理を実行する。そして、この一の試験部２１０は、実行した処理に応じたアクセス結果を一の試験制御部１３０へ送信する。

この場合、一の試験部２１０は、与えられたアクセス要求に応じたアクセス結果をインターフェイス部２３０に与える。インターフェイス部２３０は、一の試験部２１０に対応付けられた試験制御部１３０を識別する識別番号を設定記憶部２２０から読み出す。インターフェイス部２３０は、アクセス要求に応じた一の試験部２１０のアクセス結果に一の試験制御部１３０を識別する識別番号を付加する。そして、インターフェイス部２３０は、識別番号を付加したアクセス結果を、接続部１４０を介して複数の試験制御部１３０のそれぞれに送信する。

複数の試験制御部１３０のそれぞれは、接続部１４０を介してアクセス結果を受信する。複数の試験制御部１３０のそれぞれは、受信したアクセス結果に付加された識別番号が、当該試験制御部１３０の識別番号と一致するか否かを判断する。複数の試験制御部１３０のそれぞれは、受信したアクセス結果に付加された識別番号が当該試験制御部１３０の識別番号と一致しない場合に、受信したアクセス結果を破棄する。

また、複数の試験制御部１３０のそれぞれは、受信したアクセス結果に付加された識別番号が当該試験制御部１３０の識別番号と一致する場合に、受信したアクセス結果に応じて試験モジュール１２０を制御する。これにより、一の試験部２１０へアクセス要求を送信した一の試験制御部１３０は、アクセス結果を一の試験部２１０から受け取り、受け取ったアクセス結果に応じた次の処理を実行することができる。

図５は、一の試験部２１０から、当該一の試験部２１０に接続された被試験デバイス１０に対応する一の試験制御部１３０へ割込要求を送信する場合における、割込要求の流れの一例を示す。一の試験部２１０は、当該一の試験部２１０に接続された被試験デバイス１０に対応する一の試験制御部１３０へ割込要求を送信することができる。

この場合、一の試験部２１０は、割込要求をインターフェイス部２３０に与える。インターフェイス部２３０は、一の試験部２１０に対応付けられた試験制御部１３０を識別する識別番号を設定記憶部２２０から読み出す。インターフェイス部２３０は、一の試験部２１０から一の試験制御部１３０への割込要求に、一の試験制御部１３０を識別する識別番号を付加する。そして、インターフェイス部２３０は、識別番号を付加した割込要求を、接続部１４０を介して複数の試験制御部１３０のそれぞれに送信する。

複数の試験制御部１３０のそれぞれは、接続部１４０を介して割込要求を受信する。複数の試験制御部１３０のそれぞれは、受信した割込要求に付加された識別番号が、当該試験制御部１３０の識別番号と一致するか否かを判断する。複数の試験制御部１３０のそれぞれは、受信した割込要求に付加された識別番号が当該試験制御部１３０の識別番号と一致しない場合に、受信した割込要求を破棄する。

また、複数の試験制御部１３０のそれぞれは、受信した割込要求に付加された識別番号が当該試験制御部１３０の識別番号と一致する場合に、受信した割込要求を処理する。これにより、複数の試験制御部１３０のそれぞれは、対応する試験部２１０からの割込要求を処理することができる。

図６は、複数の試験モジュール１２０のうちの一の試験モジュール１２０が有する試験部２１０が、他の試験モジュール１２０の試験部２１０へメッセージを送信する場合における、メッセージの流れの一例を示す。複数の試験モジュール１２０のそれぞれのうちの一の試験モジュール１２０が有する一の試験部２１０は、処理の結果に応じて、他の試験モジュール１２０内の試験部２１０へメッセージを送信することができる。

この場合、一の試験モジュール１２０内の一の試験部２１０は、メッセージを一の試験モジュール１２０内のインターフェイス部２３０に与える。インターフェイス部２３０は、一の試験部２１０に対応付けられた試験制御部１３０を識別する識別番号を設定記憶部２２０から読み出す。インターフェイス部２３０は、一の試験部２１０から一の試験制御部１３０へのメッセージに、一の試験制御部１３０を識別する識別番号を付加する。そして、インターフェイス部２３０は、識別番号を付加したメッセージを、接続部１４０を介して複数の試験制御部１３０のそれぞれに送信する。

このようにして、複数の試験モジュール１２０の一の試験モジュール１２０内に設けられた一の試験部２１０は、インターフェイス部２３０および接続部１４０を介して、他の試験モジュール１２０が有する他の試験部２１０に対するメッセージを一の試験制御部１３０へと送信する。

複数の試験制御部１３０のそれぞれは、接続部１４０を介してメッセージを受信する。複数の試験制御部１３０のそれぞれは、受信したメッセージに付加された識別番号が、当該試験制御部１３０の識別番号と一致するか否かを判断する。複数の試験制御部１３０のそれぞれは、受信したメッセージに付加された識別番号が当該試験制御部１３０の識別番号と一致しない場合に、受信したメッセージを破棄する。

また、複数の試験制御部１３０のそれぞれは、受信したメッセージに付加された識別番号が当該試験制御部１３０の識別番号と一致する場合に、接続部１４０を介してメッセージを他の試験モジュール１２０内の他の試験部２１０へと転送する。

メッセージが転送された他の試験モジュール１２０が有するインターフェイス部２３０は、一の試験制御部１３０からのメッセージを受信する。他の試験モジュール１２０が有するインターフェイス部２３０は、受信したメッセージに付加された識別番号に対応付けられた各試験部２１０を設定記憶部２２０から読み出す。そして、一の試験モジュール１２０が有するインターフェイス部２３０は、読み出した各試験部２１０に受信したメッセージを与える。

インターフェイス部２３０からメッセージが与えられた各試験部２１０は、与えられたメッセージが自分宛の要求であるか否かを判断する。そして、各試験部２１０は、与えられたメッセージが自分宛の要求であれば、当該メッセージに応じた処理を実行する。これにより、一の試験モジュール１２０内の一の試験部２１０は、他の試験モジュール１２０内の試験部２１０へメッセージを送信することができる。

図７は、複数の試験モジュール１２０のうちの一の試験モジュール１２０が有する試験部２１０が、複数の他の試験モジュール１２０の試験部２１０へメッセージをブロードキャストする場合における、メッセージの流れの一例を示す。複数の試験モジュール１２０のそれぞれのうちの一の試験モジュール１２０が有する一の試験部２１０は、複数の他の試験モジュール１２０内の試験部２１０にメッセージをブロードキャストしてもよい。

この場合、複数の試験制御部１３０のそれぞれが一の試験モジュール１２０からメッセージを受信するまでは、図６の処理と同様である。受信したメッセージに付加された識別番号が当該試験制御部１３０の識別番号と一致しない試験制御部１３０は、受信したメッセージを破棄する。

受信したメッセージに付加された識別番号が当該試験制御部１３０の識別番号と一致する一の試験制御部１３０は、一の試験モジュール１２０から複数の試験モジュール１２０にブロードキャストすべきメッセージを受信した場合には、当該メッセージを接続部１４０を介して複数の試験モジュール１２０へと転送する。即ち、一の試験制御部１３０は、受信したメッセージを複数の試験モジュール１２０にブロードキャストする。

そして、メッセージが転送された複数の他の試験モジュール１２０のそれぞれが有するインターフェイス部２３０は、一の試験制御部１３０からブロードキャストされたメッセージを受信する。複数の他の試験モジュール１２０のそれぞれが有するインターフェイス部２３０は、受信したメッセージに付加された識別番号に対応付けられた各試験部２１０を設定記憶部２２０から読み出す。そして、複数の他の試験モジュール１２０のそれぞれが有するインターフェイス部２３０は、読み出した各試験部２１０に受信したメッセージを与える。

インターフェイス部２３０からアクセス要求が与えられた各試験部２１０は、与えられたアクセス要求が自分宛の要求であるか否かを判断する。そして、各試験部２１０は、与えられたアクセス要求が自分宛の要求であれば、当該アクセス要求に応じた処理を実行する。これにより、一の試験モジュール１２０が有する一の試験部２１０は、複数の他の試験モジュール１２０内の試験部２１０に、メッセージをブロードキャストすることができる。

図８は、本実施形態の変形例に係る試験モジュール１２０の構成を示す。本変形例に係る試験モジュール１２０は、図２に示される試験モジュール１２０と略同一の構成および機能を採るので、図２に示される部材と略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

本変形例に係る試験モジュール１２０は、共用リソース３１０と、排他制御部３２０とを更に有する。共用リソース３１０は、被試験デバイス１０を試験するために使用されるリソース（例えば、回路、シーケンサ等）であって、複数の試験部２１０のうち少なくとも２つにより共用される。排他制御部３２０は、共用リソース３１０の排他使用権を制御する。即ち、排他制御部３２０は、複数の試験制御部１３０のそれぞれからの排他使用の要求に応じて、何れか１つの試験制御部１３０に共用リソース３１０を排他使用させる。

このような変形例において、一の試験制御部１３０は、インターフェイス部２３０を介して排他制御部３２０へと排他要求を送信する。そして、一の試験制御部１３０は、排他使用権を確保できたことを条件として一の共用リソース３１０を一の試験制御部１３０が制御する一の試験部２１０に接続させる。一の試験部２１０に接続された共用リソース３１０は、一の試験部２１０と協働して、一の試験部２１０に接続された被試験デバイス１０を試験する。これにより、複数の試験制御部１３０のそれぞれは、１つの共用リソース３１０を時分割で共用して使用することができる。

また、更に、排他制御部３２０は、複数の試験部２１０のそれぞれの排他使用権を制御してもよい。即ち、排他制御部３２０は、複数の試験制御部１３０のそれぞれからの排他使用の要求に応じて、複数の試験部２１０のそれぞれを何れか１つの試験制御部１３０に排他使用させる。

この場合、一の試験制御部１３０は、インターフェイス部２３０を介して排他制御部３２０へと、複数の試験部２１０のそれぞれについての排他要求を送信する。そして、一の試験制御部１３０は、排他使用権を確保できたことを条件として複数の試験部２１０のそれぞれを、当該一の試験制御部１３０に対応付けさせる被試験デバイス１０に接続する。

そして、一の試験制御部１３０に対応付けられた被試験デバイス１０に接続された試験部２１０は、一の試験制御部１３０からの制御に従い、被試験デバイス１０を試験する。これにより、複数の試験制御部１３０のそれぞれは、試験モジュール１２０内の複数の共用リソース３１０のそれぞれを時分割で共用して使用することができる。

図９は、本実施形態に係る試験部２１０の構成の一例を示す。なお、試験部２１０は、このような構成に限らず、他の構成であってもよい。

試験部２１０は、一例として、送信側ブロック１２と、受信側ブロック１４とを備える。試験部２１０は、送信側ブロック１２または受信側ブロック１４の一方のみを備える構成であってもよい。

送信側ブロック１２は、パケットリストにより指定された順序でパケットを被試験デバイス１０に送信する。受信側ブロック１４は、被試験デバイス１０からパケットを受信して、パケットリストに指定されたパケットと受信したパケットと比較して、被試験デバイス１０の良否を判定する。

まず、送信側ブロック１２について説明する。送信側ブロック１２は、パケットリスト記憶部２０と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、データ変換部３４と、送信部３６とを含む。パケットリスト記憶部２０は、供給された複数のパケットリストを記憶する。

パケットリスト処理部２２は、パケットリスト記憶部２０に記憶された複数のパケットリストのうち外部から指定されたパケットリストを実行して、被試験デバイス１０と通信する各パケットを順次指定する。パケットリスト処理部２２は、一例として、外部から受信したアドレスからパケットリストを実行して、被試験デバイス１０に送信するパケットを順次指定する。

パケットリスト処理部２２は、一例として、指定したパケットを発生するための命令列が記憶されたパケット命令列記憶部２４上のアドレスを指定する。更に、パケットリスト処理部２２は、一例として、被試験デバイス１０との間で通信するパケットについて、パケットデータ列記憶部２６内における当該パケットに含まれるデータ列のアドレス（例えばデータ列の先頭アドレス）を指定する。

このようにパケットリスト処理部２２は、パケットを発生させるための命令列のアドレスと、当該パケットに含まれるデータ列のアドレスを個別に指定する。なお、この場合において、パケットリスト中において、２以上のパケットに対して共通する命令列またはデータ列が指定されている場合に、パケットリスト処理部２２は、当該２以上のパケットについて同一の命令列のアドレスまたは同一のデータ列のアドレスを指定してもよい。

パケット命令列記憶部２４は、複数種類のパケットのそれぞれを発生するための命令列を、パケットの種類毎に記憶する。パケット命令列記憶部２４は、一例として、ライトパケットを発生するための命令列、リードパケットを発生するための命令列、および、アイドルパケットを発生するための命令列等を記憶する。

パケットデータ列記憶部２６は、複数種類のパケットのそれぞれに含まれるデータ列を、パケットの種類毎に記憶する。パケットデータ列記憶部２６は、一例として、ライトパケットに含まれるデータ列、リードパケットに含まれるデータ列、および、アイドルパケットに含まれるデータ列等を含んでよい。また、パケットデータ列記憶部２６は、一例として、パケット毎に変更される個別データ、および、パケットの種類毎に共通の共通データを別個の記憶領域に区別して記憶してもよい。

更に、送信側のパケットデータ列記憶部２６は、受信側ブロック１４内のデータ変換部３４から、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データを受け取る。そして、送信側のパケットデータ列記憶部２６は、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データを記憶する。

下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列、即ち、パケットリスト処理部２２によりアドレスが指定された命令列をパケット命令列記憶部２４から読み出して、読み出した命令列に含まれる各命令を順次に実行する。更に、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットのデータ列、即ち、パケットリスト処理部２２によりアドレスが指定されたデータ列を、命令列の実行に従って順次にパケットデータ列記憶部２６から出力させて、被試験デバイス１０との間の試験に用いる試験データ列を生成する。

また、下位シーケンサ２８は、命令の実行毎に、読み出した個別データおよび共通データに対して指定した処理（演算またはデータ変換）を施すことを指示する制御データをデータ処理部３２およびデータ変換部３４に与える。これにより、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケット中における、指定されたデータ部分を、読み出したデータに対して指定した処理を施したデータとすることができる。

また、下位シーケンサ２８は、パケットリスト処理部２２により指定されたパケットの命令列の実行が完了したことに応じて、終了通知をパケットリスト処理部２２に与えてよい。これにより、パケットリスト処理部２２は、下位シーケンサ２８による命令列の実行の進行に応じて、順次にパケットを指定することができる。

また、送信側ブロック１２が有する送信側の下位シーケンサ２８は、送信部３６に対して、被試験デバイス１０に対して送信する信号のエッジタイミングを指定する。下位シーケンサ２８は、一例として、送信部３６に対してタイミング信号を与えて、パケット毎にエッジタイミングを制御する。

また、送信側の下位シーケンサ２８は、受信側ブロック１４が有する受信側の下位シーケンサ２８と通信を行う。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８とハンドシェイクを行って、受信側の下位シーケンサ２８と同期して命令列を実行することができる。

送信側の下位シーケンサ２８は、一例として、予め指定されたパケットの試験データ列を被試験デバイス１０に送信したことを受信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８に、送信側の下位シーケンサ２８からの通知を受けるまでの間、受信したデータ列の良否判定を禁止させることができる。

また、送信側の下位シーケンサ２８は、一例として、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成する。これにより、送信側の下位シーケンサ２８は、所定のパケットを被試験デバイス１０から受信した後に、予め指定されたパケットを被試験デバイス１０に送信することができる。

データ処理部３２は、パケットデータ列記憶部２６からパケットリスト処理部２２により指定されたパケットのデータ列を読み出して、被試験デバイス１０の試験に用いる試験データ列を生成する。この場合において、送信側のデータ処理部３２は、被試験デバイス１０に対して送信するパケットに応じた試験データ列中に、受信側ブロック１４内の受信部８２が受信したパケットに含まれる受信データに応じた値を含めてよい。

例えば、送信側のデータ処理部３２は、送信側のパケットデータ列記憶部２６からデータを読み出して、被試験デバイス１０に対して送信するパケットのデータ列における予め指定された部分を受信データに応じた値（例えば受信データそのままの値または受信データに何らかの処理を施した値）とした試験データ列を生成する。このような送信側のデータ処理部３２は、被試験デバイス１０から受信したパケットに含まれていた受信データに応じた値を、パケットに含めて送信することができる。

データ変換部３４は、下位シーケンサ２８から指定されたタイミングにおいて、データ処理部３２から出力した試験データ列をデータ変換する。データ変換部３４は、一例として、試験データ列に対して予め設定されたテーブル等により８ｂ−１０ｂ変換等を行う。更に、データ変換部３４は、一例として、試験データ列に対してスクランブル処理を行ってもよい。そして、データ変換部３４は、変換したデータ列を出力する。

送信部３６は、データ変換部３４が生成した試験データ列を、被試験デバイス１０に対して送信する。

つぎに、受信側ブロック１４について説明する。受信側ブロック１４は、送信側ブロック１２と略同一の構成および機能を有するので、受信側ブロック１４については、送信側ブロック１２の相違点について説明をする。

受信側ブロック１４は、パケットリスト記憶部２０と、パケットリスト処理部２２と、パケット命令列記憶部２４と、パケットデータ列記憶部２６と、下位シーケンサ２８と、データ処理部３２と、データ変換部３４と、受信部８２と、判定部８４とを含む。受信部８２は、被試験デバイス１０からパケットのデータ列を受信する。

受信側のデータ変換部３４は、受信側の下位シーケンサ２８から指定されたタイミングにおいて、受信部８２により受信されたデータ列をデータ変換する。受信側のデータ変換部３４は、一例として、受信したデータ列に対して予め設定されたテーブル等により８ｂ−１０ｂ変換等を行う。更に、受信側のデータ変換部３４は、一例として、受信したデータ列に対してデスクランブル処理を行ってもよい。

そして、受信側のデータ変換部３４は、変換したデータ列を判定部８４へ供給する。また、受信側のデータ変換部３４は、変換したデータ列を、受信側のパケットデータ列記憶部２６または送信側のパケットデータ列記憶部２６の少なくとも一方に供給してもよい。

受信側のパケットリスト処理部２２は、外部から指定されたパケットリストを実行して、被試験デバイス１０から受信されると期待されるパケットを順次指定する。また、受信側のデータ処理部３２は、生成した試験データ列を判定部８４に供給する。

受信側の下位シーケンサ２８は、被試験デバイス１０から出力が期待されるパケットのデータ列を、試験データ列として受信側のパケットデータ列記憶部２６から出力させる。また、受信側の下位シーケンサ２８は、受信部８２に対して、被試験デバイス１０から出力された信号のデータ値を取り込むストローブタイミングを指定する。

判定部８４は、受信側のデータ処理部３２から試験データ列を受け取るとともに、受信側のデータ変換部３４から受信したデータ列を受け取る。判定部８４は、受信したデータ列を試験データ列と比較した結果に基づいて、被試験デバイス１０との間の通信の良否を判定する。判定部８４は、一例として、受信部８２が受信したデータ列と試験データ列とが一致するか否かを比較する論理比較部と、比較結果を記憶するフェイルメモリとを含む。また、判定部８４は、一例として、受信部８２が受信したデータ列が指定されたデータ列と一致したことを受信側の下位シーケンサ２８に通知してもよい。

また、受信側の下位シーケンサ２８は、送信側の下位シーケンサ２８と通信を行う。これにより、受信側の下位シーケンサ２８は、送信側の下位シーケンサ２８とハンドシェイクを行って、送信側の下位シーケンサ２８と同期して命令列を実行することができる。

受信側の下位シーケンサ２８は、一例として、当該受信側の下位シーケンサ２８が生成した試験データ列と一致するデータ列を受信したことを送信側の下位シーケンサ２８に通知する。これにより、送信側の下位シーケンサ２８は、受信側の下位シーケンサ２８から、生成した試験データ列と一致するデータ列を受信したことの通知を受けて、予め指定されたパケットの試験データ列を生成することができる。

また、受信側の下位シーケンサ２８は、一例として、送信側の下位シーケンサ２８から、予め指定されたパケットの試験データ列を被試験デバイス１０に送信したことの通知を受けるまでの間、判定部８４による受信部８２が受信したデータ列の良否判定を禁止する。これにより、受信側の下位シーケンサ２８は、所定のパケットを被試験デバイス１０へ送信した後に、当該所定のパケットに応じた応答が被試験デバイス１０から出力されたか否かを判定することができる。

受信側のパケットデータ列記憶部２６は、受信側ブロック１４側のデータ変換部３４から受信部８２が受信したパケットに含まれる受信データを受け取る。そして、受信側のパケットデータ列記憶部２６は、受信部８２が受信したパケットに含まれる受信データを記憶する。

更に、受信側のデータ処理部３２は、被試験デバイス１０から出力が期待されるパケットに含まれる試験データ列に、受信部８２が既に受信したパケットに含まれる受信データに応じた値を含める。例えば、受信側のデータ処理部３２は、受信側のパケットデータ列記憶部２６からデータを読み出して、被試験デバイス１０からの受信を期待するパケットのデータ列における予め指定された部分を、受信データに応じた値（例えば受信データそのままの値又は何らかの処理を施した値）とした試験データ列を生成する。

例えば、受信側のデータ処理部３２は、被試験デバイス１０から受信すべき第２のパケットに応じた試験データ列中に、受信部８２が既に受信した第１のパケットに含まれる受信データに応じた値を含めてよい。これにより、受信側のデータ処理部３２によれば、例えば、被試験デバイス１０から受信したパケットに含まれるＩＤ等を参照して、次以降のパケットに含まれるべきＩＤが正しいか否かを判定することができる。

以上のように、本実施形態に係る試験装置１００によれば、受信したパケットに含まれる受信データに応じた値を次以降のパケット内に含める処理を、被試験デバイス１０に比較的に近い位置で行うことができる。これにより、試験装置１００によれば、被試験デバイス１０とのやり取りの応答を高速にすることができる。

また、試験装置１００は、比較的に動作周波数の高い演算処理ユニット等により実現されたデータ処理部３２を備えることが好ましい。これにより、試験装置１００は、受信したパケットに含まれるデータから、次以降のパケットに含めるデータを生成する処理を高速に行うことができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０ 被試験デバイス、１００ 試験装置、１１０ システム制御部、１２０ 試験モジュール、１３０ 試験制御部、１４０ 接続部、２１０ 試験部、２２０ 設定記憶部、２３０ インターフェイス部、２４０ 制御プロセッサ、２５０ 通信インターフェイス、３１０ 共用リソース、３２０ 排他制御部、１２ 送信側ブロック、１４ 受信側ブロック、２０ パケットリスト記憶部、２２ パケットリスト処理部、２４ パケット命令列記憶部、２６ パケットデータ列記憶部、２８ 下位シーケンサ、３２ データ処理部、３４ データ変換部、３６ 送信部、８２ 受信部、８４ 判定部

Claims (10)

1. 少なくとも１つの被試験デバイスを試験する試験装置であって、
   被試験デバイスとの間で信号を伝送して当該被試験デバイスを試験する複数の試験部を有する複数の試験モジュールと、
   前記複数の試験部を制御する複数の試験制御部と、
   前記複数の試験制御部および前記複数の試験モジュールの間を接続する接続部と、
   を備え、
   前記複数の試験モジュールのそれぞれは、
   前記複数の試験部と、
   前記複数の試験部のそれぞれを、前記複数の試験制御部のうちいずれの試験制御部に対応付けるかの設定を記憶する設定記憶部と、
   前記複数の試験部に接続され、前記複数の試験制御部のうち一の試験制御部から当該試験モジュールへのアクセス要求を、前記複数の試験部のうち前記一の試験制御部に対応付けられた一の試験部に与えるインターフェイス部と、
   を有し、
   前記複数の試験モジュールのうち一の試験モジュールが有する前記一の試験部は、前記インターフェイス部および前記接続部を介して、他の試験モジュールが有する他の試験部に対するメッセージを前記一の試験制御部へと送信し、
   前記一の試験制御部は、前記接続部を介して前記メッセージを前記他の試験モジュール内の前記他の試験部へと転送する
   試験装置。
2. 前記試験モジュールは、前記複数の試験部のそれぞれが前記複数の試験制御部のうちいずれの試験制御部による制御を受けるかを、前記複数の試験部のそれぞれに対して独立に設定可能である、
   を有する請求項１に記載の試験装置。
3. 前記設定記憶部は、前記複数の試験部のそれぞれについて、前記複数の試験制御部のうち対応付けられた試験制御部を識別する識別番号を記憶し、
   前記一の試験制御部は、当該一の試験制御部を識別する識別番号を前記アクセス要求に付加して送信し、
   前記インターフェイス部は、受信した前記アクセス要求に付加された識別番号に対応付けられた前記一の試験部を前記設定記憶部から読み出して、前記一の試験部に前記アクセス要求を与える
   請求項１または２に記載の試験装置。
4. 前記インターフェイス部は、前記アクセス要求に応じた前記一の試験部のアクセス結果に前記一の試験制御部の識別番号を付加して送信し、
   前記複数の試験制御部のそれぞれは、前記一の試験部の前記アクセス結果を受信し、受信した前記アクセス結果に付加された識別番号が当該試験制御部の識別番号と一致しない場合に前記アクセス結果を破棄し、一致する場合に前記アクセス結果に応じて前記試験モジュールを制御する
   請求項１から３の何れか１項に記載の試験装置。
5. 前記インターフェイス部は、前記一の試験部から前記一の試験制御部への割込要求に、前記一の試験制御部を識別する識別番号を付加して送信し、
   前記複数の試験制御部のそれぞれは、前記一の試験部の前記割込要求を受信し、受信した前記割込要求に付加された識別番号が当該試験制御部の識別番号と一致しない場合に前記割込要求を破棄し、一致する場合に前記割込要求を処理する
   請求項１から４の何れか１項に記載の試験装置。
6. 前記試験モジュールは、前記複数の試験部のそれぞれの排他使用権を制御する排他制御部を更に備え、
   前記一の試験制御部は、前記インターフェイス部を介して前記排他制御部へと排他要求を送信して、排他使用権を確保できたことを条件として前記一の試験部を使用する
   請求項１から５の何れか１項に記載の試験装置。
7. 前記試験モジュールは、
   前記複数の試験部のうち少なくとも２つにより共用される共用リソースと、
   前記共用リソースの排他使用権を制御する排他制御部と、
   を有し、
   前記一の試験制御部は、前記インターフェイス部を介して前記排他制御部へと排他要求を送信して、排他使用権を確保できたことを条件として前記共用リソースを前記一の試験制御部が制御する前記一の試験部に接続させ、
   前記一の試験部に接続された前記共用リソースは、前記一の試験部と協働して被試験デバイスを試験する
   請求項１から６の何れか１項に記載の試験装置。
8. 請求項１から７の何れか１項に記載の試験装置における試験モジュール。
9. 少なくとも１つの被試験デバイスを試験する試験装置であって、
   被試験デバイスの試験を制御する試験制御部と、
   被試験デバイスとの間で信号を伝送して試験する複数の試験モジュールと、
   前記試験制御部および前記複数の試験モジュールの間を接続する接続部と、
   を備え、
   前記試験制御部は、
   前記被試験デバイスの試験を制御するためのプログラムを実行する制御プロセッサと、
   前記制御プロセッサの制御に応じて前記試験制御部および前記接続部の間の通信を処理すると共に、前記複数の試験モジュールのうち一の試験モジュールから、他の試験モジュールに対して転送されるべきメッセージを受信した場合に、当該メッセージを前記接続部を介して前記他の試験モジュールへと転送する通信インターフェイスと、
   を有する試験装置。
10. 前記通信インターフェイスは、前記一の試験モジュールから、前記複数の試験モジュールにブロードキャストすべきメッセージを受信した場合に、当該メッセージを、前記接続部を介して前記複数の試験モジュールへと転送する請求項９に記載の試験装置。

Images