JP2011237389A - 試験装置および試験装置の制御方法 - Google Patents

試験装置および試験装置の制御方法 Download PDF

Info

Publication number
JP2011237389A
JP2011237389A JP2010111409A JP2010111409A JP2011237389A JP 2011237389 A JP2011237389 A JP 2011237389A JP 2010111409 A JP2010111409 A JP 2010111409A JP 2010111409 A JP2010111409 A JP 2010111409A JP 2011237389 A JP2011237389 A JP 2011237389A
Authority
JP
Japan
Prior art keywords
test
unit
control
units
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010111409A
Other languages
English (en)
Inventor
Akimasa Yuzurihara
章政 譲原
Tsuneaki Kanazawa
経明 金澤
Hidekazu Nakai
秀和 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2010111409A priority Critical patent/JP2011237389A/ja
Publication of JP2011237389A publication Critical patent/JP2011237389A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】複数の試験モジュールに対して効率的に制御命令を送信する。
【解決手段】複数の被試験デバイスを試験する試験装置であって、前記複数の被試験デバイスを試験する複数の試験部と、前記複数の試験部のそれぞれの有効化または無効化を選択する選択コマンドと、有効化された試験部を制御するための制御コマンドとを、ブロードキャストする試験制御部と、それぞれが前記複数の試験部のうち少なくとも1つの試験部を制御し、前記試験制御部からブロードキャストされた制御コマンドに対応する処理を、有効化された前記試験部に対して行う複数のサイト制御部と、を備える試験装置を提供する。
【選択図】図3

Description

本発明は、試験装置および試験装置の制御方法に関する。
半導体回路等の被試験デバイスを試験する試験装置として、複数の試験モジュール、および、テスタコントローラを備える装置が知られている(例えば特許文献1参照)。
特許文献1 特開平9−89999号公報
従来のテスタコントローラは、複数の試験モジュールに対し、順次制御命令を発行しているので、複数の試験モジュールを制御するのに時間を要する。このため、複数の試験モジュールに対して効率的に制御命令を送信できる試験装置が望まれる。
上記課題を解決するために、本発明の第1の態様においては、複数の被試験デバイスを試験する試験装置であって、複数の被試験デバイスを試験する複数の試験部と、複数の試験部のそれぞれの有効化または無効化を選択する選択コマンドと、有効化された試験部を制御するための制御コマンドとを、ブロードキャストする試験制御部と、それぞれが複数の試験部のうち少なくとも1つの試験部を制御し、試験制御部からブロードキャストされた制御コマンドに対応する処理を、有効化された試験部に対して行う複数のサイト制御部と、を備える試験装置を提供する。
また、本発明の第2の態様においては、複数の被試験デバイスを試験する複数の試験部を有する試験装置の制御方法であって、複数の試験部のそれぞれの有効化または無効化を選択する選択コマンドをブロードキャストし、有効化された試験部を制御するための制御コマンドをブロードキャストし、選択コマンドにより有効化された試験部が、ブロードキャストされた制御コマンドに対応する処理を行う試験装置の制御方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る試験装置100の構成を複数のDUT900とともに示す。 マシンワードを構成するマシンワードアドレスとマシンワードデータのフォーマットを示す。 本実施形態に係る試験ボード150の構成例を示す。 選択ビットマップのフォーマットの一例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本実施形態に係る試験装置100の構成を複数の被試験デバイス(DUTと呼ぶ場合もある)900とともに示す。試験装置100は、複数のDUT900を並行して試験する。DUT900は、一例として、被試験メモリであってもよく、より具体的にはフラッシュメモリ等の不揮発性メモリであってよい。
試験装置100は、試験コントローラ110と、ネットワーク部120と、制御ボード130と、デバイス接続部140と、試験ボード150とを備える。試験コントローラ110は、制御ボード130および複数の試験ボード150に接続され、UDP/IP(User Datagram Protocol/Internet Protocol)等の通信パケットを複数の試験ボード150および制御ボード130とやり取りして、複数の試験ボード150および制御ボード130を制御する。より具体的には、試験コントローラ110は、ワークステーション等の外部のコンピュータまたは記憶装置等から試験に用いる試験プログラムを取得して、もしくは、ユーザからの入力により試験プログラムを取得して、当該プログラムを実行することにより、制御ボード130および試験ボード150の動作を制御してよい。
試験コントローラ110は、試験プログラムにより指定される試験情報、試験シーケンス、および/または制御コマンド、制御コマンドの送信先を設定するための選択コマンド等を、ネットワーク部120を介して対応する制御ボード130または試験ボード150に送信してよい。また、試験コントローラ110は、一例として、複数の試験ボード150のそれぞれから試験結果を読み出す。これにより、試験コントローラ110は、複数のDUT900のそれぞれの試験結果をユーザに表示したり、一の試験結果に応じて次の試験内容を変更したりすることができる。
試験コントローラ110から送信される制御コマンド、選択コマンド等のコマンドは、マシンワードアドレスとマシンワードデータの組合せによって定義されるマシンワードとして、送受信される。図2は、マシンワードを構成するマシンワードアドレスとマシンワードデータのフォーマットを示す。マシンワードアドレスは、コマンドを送信する宛先のレジスタのアドレスを指定し、制御ボード130又は試験ボード150内における読み出し又は書き込み対象のレジスタを特定する。マシンワードアドレスは、例えば16ビットの2進数で表現される。図2に示した例では、0−10番目のビットが、試験装置100内のリレー・スイッチの制御に用いられるリレー設定レジスタ、試験装置100内の電源制御に用いられる電源コントロールレジスタ、試験パターンの転送に用いるパターン転送レジスタ等のハードウェアレジスタアドレス空間に割り当てられる。また、マシンワードアドレスの11−14番目のビットがDUT900の選択用に割り当てられ、4ビットの2進値により16個のDUT900を個別に選択できる。また、マシンワードアドレスの15番目のビットは、全てのDUT900を選択するためのビットとして割り当てられる。また、マシンワードデータは、例えば16ビットの2進数で表現され、マシンワードアドレスで指定されたレジスタに設定すべきデータを指定する。
ネットワーク部120は、試験コントローラ110と、制御ボード130と、複数の試験ボード150とを通信可能に接続する。ネットワーク部120は、汎用または専用のインターフェイスを介して試験コントローラ110と、制御ボード130と、複数の試験ボード150とを接続して、通信パケットをそれぞれ転送してよい。ネットワーク部120は、Ethernet(登録商標)、USB、Serial RapidIO等の汎用の高速シリアルインターフェースまたはパラレルインターフェースを用いてよい。
制御ボード130は、DUT900に対する電源供給の制御、および試験ボード150とDUT900との間を接続/切断するスイッチのON/OFF制御を実行する。制御ボード130は、試験の種類または項目、DUT900が不良品であることを示す情報等に応じて、試験ボード150とDUT900との接続をデバイス接続部140に指示してよい。また、制御ボード130は、DUT900の種類および数、試験ボード150の種類および数等に応じて、複数の試験ボード150と複数のDUT900との接続をデバイス接続部140に指示してよい。試験装置100は、複数の制御ボード130を備えてもよい。複数の試験ボード150および制御ボード130は、一例として、当該試験装置100の本体部であるテストヘッドの内部に収納される。
デバイス接続部140は、制御ボード130、試験ボード150、およびDUT900の間を通信可能に接続する。デバイス接続部140は、制御ボード130の指示に応じて、制御ボード130、試験ボード150、およびDUT900の間の接続を、スイッチによってON/OFFする。
試験ボード150は、試験コントローラ110の試験パターン、試験シーケンス、および/または制御コマンド等に基づき、DUT900を試験する。試験装置100は、同時に試験するDUT900の数に応じて同種の試験ボード150を複数搭載してよい。複数の試験ボード150のそれぞれは、1つのDUT900または複数のDUT900にそれぞれデバイス接続部140を介して接続されてよい。
また、それぞれの試験ボード150は、試験装置100と着脱できてよい。複数の試験ボード150のそれぞれは、1または複数のDUT900と接続される。複数の試験ボード150のそれぞれは、接続された1または複数のDUT900との間で信号を授受して、これら1または複数のDUT900を試験する。
図3は、本実施形態に係る試験ボード150の構成例を示す。試験ボード150は、試験制御部200と、複数のサイト制御部220と、複数の試験部240とを備える。
試験制御部200は、ネットワーク部120を介して試験コントローラ110および/または制御ボード130と接続され、試験ボード150内で複数のサイト制御部220と接続される。一例として、試験制御部は8個のサイト制御部と接続される。試験制御部200は、一例として、回路構成をプログラム可能なプログラマブル回路により構成される。試験制御部200は、試験コントローラ110および/または制御ボード130と通信し、試験パターン、試験シーケンス、および/または制御コマンド等を受け取る。また、試験制御部200は、試験結果、および/または試験ボード150のステータス等を試験コントローラ110および/または制御ボード130へ送信する。試験制御部200は、試験コントローラ110と同様、図2に示したマシンワードを用いて、制御コマンドおよび選択コマンドをサイト制御部220に送信する。
試験制御部200は、複数の試験部240のそれぞれの有効化または無効化を選択する選択コマンドと、有効化された試験部240を制御するための制御コマンドとをブロードキャストする。ブロードキャストとは、試験制御部200に接続された全てのサイト制御部220に対し、同時に同じコマンドを送信することを意味する。具体的には、マシンワードアドレスにおける15番目のビットを1とすることにより全てのDUT900を選択しつつ、コマンドを指定するマシンワードデータを送信することでブロードキャストを実現する。また、試験制御部200は、選択コマンドと制御コマンドとをブロードキャストに代えてマルチキャスト送信してもよい。マルチキャストとは、試験制御部200に接続された複数のサイト制御部220のうちの特定の複数個に対し、同時に同じコマンドを送信する、1対多の送信形態ことを意味する。
一例として、試験制御部200は、複数のサイト制御部220のそれぞれの有効または無効を示す選択ビットを配列した選択ビットマップを生成する。そして、試験制御部200は、選択ビットマップを選択コマンドにより送信する。ビットマップとは、試験部240の数に対応した数のビットの配列である。図4は、選択ビットマップのフォーマットの一例を示す。選択ビットマップは16ビットのビット配列であり、各ビットの論理値が対応する試験部240が有効か無効かを示す。例えば論理値1が有効、論理値0が無効を示してよい。試験制御部200は、マシンワードアドレスの15番目のビットを1とし、マシンワードデータに選択ビットマップを設定することで、選択コマンドをブロードキャストする。他の例として、試験制御部200は、選択ビットマップに代えて個々のDUT900の有効または無効を、個別に指定してもよい。
試験制御部200は、無効化した試験部240に対しても制御コマンドが送信されるが、後述するように、サイト制御部220が有効化された試験部240に対して制御コマンドを転送し、無効化された試験部240に対しては制御コマンドを転送しないことにより、有効化された試験部240のみに制御コマンドが届く。このような構成により、複数の試験部240のそれぞれにたいして順次個別に制御コマンドを送信する必要が無く、試験制御部200から全ての試験部240に対して一括で制御コマンドをブロードキャストすれば、当該制御が必要とされる(すなわち有効化された)試験部240のみに制御コマンドを届けることができる。
試験制御部200は、ある試験部240を無効化したい場合に、当該試験部240の無効化を選択する選択コマンドを送信する。例えば、試験制御部200は、複数のDUT900の試験中に一のDUT900の不良が検出されたことに応じて、当該一のDUT900を試験する試験部240の無効化を選択する選択コマンドを送信する。試験制御部200は、あるサイト制御部220の制御下にある試験部240によって試験されているDUT900について不良が検出されたことを、当該サイト制御部220から通知されてよい。このような制御により、不良検出時に、該試験部240に対して以後の試験のための制御が行われないよう設定し、不良のDUT900に対する以後の試験を行わないようにできる。他の例として、試験制御部200は、複数種類のDUT900の試験を並行して実行する場合、複数種類の処理を各DUT900に対して行う場合等に、当該DUTの種類又は処理の種類に応じて、制御対象から除外すべき試験部240の無効とする選択コマンドを送信してよい。
他の例として、複数のサイト制御部220のそれぞれは、制御対象の試験部240がDUT900の不良を検出したことに応じて、当該試験部240を無効化してもよい。不良検出時に、該試験部240に対して以後の試験のための制御が行われないよう設定し、不良のDUT900に対する以後の試験を行わないようにすることができる。また、試験制御部200からの選択コマンドを待つことなく、迅速に試験部240を無効化できる。この場合、複数のサイト制御部220のそれぞれは、制御対象の試験部が被試験デバイスの不良を検出したことにより当該試験部を無効化した場合に、当該試験部を無効化したことを試験制御部に通知してもよい。不良検出時にサイト制御部220側で試験部240を無効化した場合に、試験制御部200が管理する有効または無効の状態を最新の状態に自動的に更新することができ、以後、不良のDUT900に対応する試験部に対し不要な設定がなされることを防ぐことができる。試験制御部200は、複数の試験部240のそれぞれの有効化または無効化を選択する選択ビットを配列した選択ビットマップにより複数の試験部240のそれぞれの有効または無効の状態を管理し、サイト制御部220から試験部240を無効化した旨の通知を受けた場合に、当該試験部240の管理状態を無効状態に更新してもよい。
試験制御部200は、複数のサイト制御部220に格納された有効または無効の状態を読み出す読出コマンドを送信し、複数のサイト制御部220に格納された有効または無効の状態を読み出した結果に基づいて、選択ビットマップを生成してよい。試験制御部200が自ら複数のサイト制御部220に格納された有効または無効の状態を読み出すので、サイト制御部220から不定期に通知が発せられる場合のように予期せぬタイミングで有効または無効の状態の更新を通知されることがなく、ユーザが予め決めたタイミングで複数の試験部240のそれぞれの有効または無効の状態を更新できる。複数のサイト制御部220のそれぞれが全ての試験部240の有効または無効の情報を格納する場合には、試験制御部200は、各サイト制御部220から全ての試験部240についての有効または無効の情報を読み出し、各サイト制御部220から読み出された有効または無効の状態の論理積を得ることで個々の試験部240の有効または無効の状態を生成してよい。
試験制御部200は、複数の試験部240の全てを有効化することを指示するリセットコマンドをブロードキャストまたはマルチキャストしてよい。このとき、複数のサイト制御部220のそれぞれは、リセットコマンドを受信したことに応じて、制御対象の全ての試験部240を有効化する。複数のサイト制御部220のそれぞれは、リセットコマンドを受信したことに応じて、制御対象の全ての試験部240を有効化するだけでなく、更に所定の初期状態にリセットしてもよい。試験部240の有効化または無効化には選択ビットマップの更新と選択コマンドおよび制御コマンドの送信が必要であるところ、上記のリセットコマンドにより、試験の初期段階等で頻繁に行われる全ての試験部240を有効化および/または初期化する処理を、一度のリセットコマンド送信により実現できるので試験装置100の設定時間を短縮できる。
サイト制御部220は、試験制御部200および少なくとも1つの試験部240と接続される。一例としてサイト制御部220は2個の試験部240と接続される。サイト制御部220は、それぞれが複数の試験部240のうち少なくとも1つの試験部240を制御し、試験制御部200からブロードキャストされた制御コマンドに対応する処理を、有効化された試験部240に対して行う。複数のサイト制御部220のそれぞれは、選択コマンドを受信して、制御対象の試験部240に対応する選択ビットの値に基づいて、制御対象の試験部240が有効または無効のいずれであるかを判別する。複数のサイト制御部220のそれぞれは、有効化された試験部240に対して制御コマンドを転送し、無効化された試験部に対しては制御コマンドを転送しない。このような構成により、複数の試験部240のそれぞれに対して順次個別に制御コマンドを送信する必要が無く、試験制御部200から全ての試験部240に対して一括で制御コマンドをブロードキャストすれば、当該制御が必要とされる(すなわち有効化された)試験部240のみに制御コマンドを届けることができる。
複数のサイト制御部220のそれぞれは、複数の試験部240の有効または無効の状態を格納する。一例として、複数のサイト制御部220のそれぞれは、制御対象の試験部240の有効または無効の状態を格納してよい。複数のサイト制御部220のそれぞれが制御対象の試験部240についてのみ、有効または無効の状態を格納することで、各サイト制御部220に必要とされる記憶領域を抑制できる。他の例としては、複数のサイト制御部220のそれぞれが全ての試験部240の有効または無効の情報を格納してよい。
複数のサイト制御部220のそれぞれは、制御対象の試験部240がビジーか否かを示すビジー状態を管理してよい。ビジーとは、制御対象の試験部240が、試験の実行中である場合、他の制御の結果必要とされる待ち時間の最中である場合、またはDUT900の出力が所定の状態になるのを待つ必要が有る場合等の事情により、制御を受け付けられない状態、あるいは次の制御に移れない状態であることを意味する。各サイト制御部220は、試験制御部200からビジー状態の読出コマンドを受けたことに応じて、制御対象の試験部240が有効である場合に当該試験部240のビジー状態を試験制御部200へと返送し、制御対象の試験部240が無効である場合には当該試験部240がビジーでない旨を試験制御部200へと返送する。無効である試験部240が常にビジーでない旨を試験制御部200へと返送するため、制御コマンドの送信先とはならない無効化された試験部240がビジー状態を示すことにより、試験が次に進まなくなることを防ぐことができ、効率的に制御コマンドを送信できる。
試験制御部200は、ブロードキャストまたはマルチキャストにより制御コマンドを送信するのに加え、宛先の試験部240を指定した個別制御コマンドを送信してもよい。この場合、宛先の試験部240を制御するサイト制御部220は、個別制御コマンドを受信したことに応じて、宛先の試験部240が有効または無効のいずれの場合においても宛先の試験部240に対して個別制御コマンドに対応する処理を行う。有効化された試験部240への制御コマンド送信と併せて、特定の試験部240に対して個別に制御コマンドを送信する必要がある場合に、選択コマンドによって有効/無効の設定を切り替えることなく特定の試験部240に対する制御コマンド送信を行うことができ、一連のコマンド送信に要する時間を抑制できる。
複数の試験部240のそれぞれは、当該試験部240を制御するDUT900を試験する。具体的には、複数の試験部240のそれぞれは、サイト制御部220の制御に基づき、デバイス接続部140を介してDUT900に対して試験信号を供給し、またはDUT900が出力する信号をデバイス接続部140を介して受け取って、DUT900を試験する。また、試験部240は、ビジー状態であるか否かを示すビジーフラグを出力してよい。例えば、ビジーフラグが論理値ハイである場合にはビジー状態であることを示し、ビジーフラグが論理値ローである場合にはビジー状態でないことを示してよい。試験部240とDUT900は1対1に対応してもよいし、複数の試験部240が協働して1つのDUT900を試験してもよい。試験部240は、例えば、パターン発生回路、論理比較回路、デバイス電源供給回路、直流試験回路、AD変換回路、任意波形発生回路、および/またはジッタ測定回路等を有してよい。
上記の実施形態では、試験ボード150内に試験制御部200が設けられる場合が例示されたが、試験制御部200は必ずしも試験ボード150内に設けられる必要はない。例えば、試験コントローラ110が試験制御部200としての機能を担ってもよい。この場合、選択コマンドおよび制御コマンドは、試験コントローラ110からネットワーク部120を介して試験ボード150内の複数のサイト制御部220に送られてよい。試験コントローラ110からの選択コマンドおよび制御コマンドは、それぞれが複数のサイト制御部220を有する複数の試験ボード150に対してブロードキャストまたはマルチキャストされてよい。このような構成により、試験可能なDUT900の数を試験ボード150の増減によりフレキシブルに変更できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
100 試験装置、110 試験コントローラ、120 ネットワーク部、130 制御ボード、140 デバイス接続部、150 試験ボード、200 試験制御部、220 サイト制御部、240 試験部、900 DUT

Claims (13)

  1. 複数の被試験デバイスを試験する試験装置であって、
    前記複数の被試験デバイスを試験する複数の試験部と、
    前記複数の試験部のそれぞれの有効化または無効化を選択する選択コマンドと、有効化された試験部を制御するための制御コマンドとを、ブロードキャストする試験制御部と、
    それぞれが前記複数の試験部のうち少なくとも1つの試験部を制御し、前記試験制御部からブロードキャストされた制御コマンドに対応する処理を、有効化された前記試験部に対して行う複数のサイト制御部と、
    を備える試験装置。
  2. 前記複数のサイト制御部のそれぞれは、有効化された前記試験部に対して前記制御コマンドを転送し、無効化された前記試験部に対しては前記制御コマンドを転送しない請求項1に記載の試験装置。
  3. 前記試験制御部は、前記複数の試験部のそれぞれの有効化または無効化を選択する選択ビットを配列した選択ビットマップを前記選択コマンドにより送信し、
    前記複数のサイト制御部のそれぞれは、前記選択コマンドを受信して、制御対象の前記試験部に対応する選択ビットの値に基づいて、制御対象の前記試験部が有効または無効のいずれであるかを判別する
    請求項1または2に記載の試験装置。
  4. 前記試験制御部は、前記複数の被試験デバイスの試験中に一の被試験デバイスの不良が検出されたことに応じて、当該一の被試験デバイスを試験する前記試験部の無効化を選択する前記選択コマンドを送信する請求項1から3のいずれかに記載の試験装置。
  5. 前記試験制御部は、前記複数の試験部の全てを有効化することを指示するリセットコマンドを更にブロードキャストし、
    前記複数のサイト制御部のそれぞれは、前記リセットコマンドを受信したことに応じて、制御対象の全ての前記試験部を有効化する
    請求項1から4のいずれかに記載の試験装置。
  6. 前記複数のサイト制御部のそれぞれは、前記リセットコマンドを受信したことに応じて、制御対象の全ての前記試験部を更にリセットする請求項5に記載の試験装置。
  7. 前記複数のサイト制御部のそれぞれは、制御対象の前記試験部が被試験デバイスの不良を検出したことに応じて、当該試験部を無効化する請求項1から6のいずれかに記載の試験装置。
  8. 前記複数のサイト制御部のそれぞれは、制御対象の前記試験部が前記被試験デバイスの不良を検出したことにより当該試験部を無効化した場合に、当該試験部を無効化したことを前記試験制御部に通知し、
    前記試験制御部は、前記複数の試験部のそれぞれの有効または無効の状態を管理し、サイト制御部から前記試験部を無効化した旨の通知を受けた場合に当該試験部の管理状態を無効状態に更新する
    請求項7に記載の試験装置。
  9. 前記複数のサイト制御部のそれぞれは、制御対象の前記試験部の有効または無効の状態を格納し、
    前記試験制御部は、前記複数のサイト制御部に格納された前記有効または無効の状態を読み出す読出コマンドを送信する
    請求項7または8に記載の試験装置。
  10. 前記複数のサイト制御部のそれぞれは、前記複数の試験部の有効または無効の状態を格納し、
    前記試験制御部は、前記複数のサイト制御部に格納された前記有効または無効の状態を読み出した結果に基づいて、前記複数のサイト制御部のそれぞれの有効または無効を示す選択ビットを配列した選択ビットマップを生成する
    請求項7から9のいずれかに記載の試験装置。
  11. 前記複数のサイト制御部のそれぞれは、制御対象の前記試験部がビジーか否かを示すビジー状態を管理し、前記試験制御部からビジー状態の読出コマンドを受けたことに応じて、制御対象の前記試験部が有効である場合に当該試験部のビジー状態を前記試験制御部へと返送し、制御対象の前記試験部が無効である場合には当該試験部がビジーでない旨を前記試験制御部へと返送する
    請求項1から10のいずれかに記載の試験装置。
  12. 前記試験制御部は、宛先の前記試験部を指定した個別制御コマンドを更に送信し、
    宛先の前記試験部を制御するサイト制御部は、前記個別制御コマンドを受信したことに応じて、宛先の前記試験部が有効または無効のいずれの場合においても宛先の前記試験部に対して前記個別制御コマンドに対応する処理を行う
    請求項1から11のいずれかに記載の試験装置。
  13. 複数の被試験デバイスを試験する複数の試験部を有する試験装置の制御方法であって、
    前記複数の試験部のそれぞれの有効化または無効化を選択する選択コマンドをブロードキャストし、
    有効化された試験部を制御するための制御コマンドをブロードキャストし、
    選択コマンドにより有効化された試験部が、ブロードキャストされた制御コマンドに対応する処理を行う試験装置の制御方法。
JP2010111409A 2010-05-13 2010-05-13 試験装置および試験装置の制御方法 Pending JP2011237389A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010111409A JP2011237389A (ja) 2010-05-13 2010-05-13 試験装置および試験装置の制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010111409A JP2011237389A (ja) 2010-05-13 2010-05-13 試験装置および試験装置の制御方法

Publications (1)

Publication Number Publication Date
JP2011237389A true JP2011237389A (ja) 2011-11-24

Family

ID=45325515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010111409A Pending JP2011237389A (ja) 2010-05-13 2010-05-13 試験装置および試験装置の制御方法

Country Status (1)

Country Link
JP (1) JP2011237389A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020518153A (ja) * 2017-04-24 2020-06-18 テラダイン、 インコーポレイテッド 試験通信プロトコル
JP2020165711A (ja) * 2019-03-28 2020-10-08 株式会社アドバンテスト 波形データ取得モジュールおよび試験装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09160797A (ja) * 1995-12-06 1997-06-20 Hewlett Packard Japan Ltd 複数モジュールへのデータ転送方法
JP2002139551A (ja) * 2000-11-02 2002-05-17 Advantest Corp 半導体試験装置
JP2009116467A (ja) * 2007-11-02 2009-05-28 Yokogawa Electric Corp データ転送装置及び半導体試験装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09160797A (ja) * 1995-12-06 1997-06-20 Hewlett Packard Japan Ltd 複数モジュールへのデータ転送方法
JP2002139551A (ja) * 2000-11-02 2002-05-17 Advantest Corp 半導体試験装置
JP2009116467A (ja) * 2007-11-02 2009-05-28 Yokogawa Electric Corp データ転送装置及び半導体試験装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020518153A (ja) * 2017-04-24 2020-06-18 テラダイン、 インコーポレイテッド 試験通信プロトコル
JP7061621B2 (ja) 2017-04-24 2022-04-28 テラダイン、 インコーポレイテッド 試験通信プロトコル
JP2020165711A (ja) * 2019-03-28 2020-10-08 株式会社アドバンテスト 波形データ取得モジュールおよび試験装置
JP7316818B2 (ja) 2019-03-28 2023-07-28 株式会社アドバンテスト 波形データ取得モジュールおよび試験装置

Similar Documents

Publication Publication Date Title
US20160205066A1 (en) Unique device address assignment technique for bidirectional daisy chain system
US7685325B2 (en) Synchronous bus controller system
JP4757961B2 (ja) 試験装置および試験モジュール
US11650944B2 (en) Local internal discovery and configuration of individually selected and jointly selected devices
WO2011132352A1 (ja) 試験装置および試験方法
US10868695B2 (en) Data transmission apparatus and method thereof
CN101329385A (zh) 一种片上系统的调测系统、调测方法以及片上系统
CN102739219A (zh) 带有嵌入式数字定序器的开关多路复用器装置
KR101548844B1 (ko) 하나 이상의 피시험 장치를 테스트하는 테스트 카드 및 테스터
WO2013186889A1 (ja) I/oデバイス、プログラマブルロジックコントローラ及び演算方法
JP2011237389A (ja) 試験装置および試験装置の制御方法
KR20100124399A (ko) 분산 제어 방식 반도체 소자 테스트 장치
CN109870642B (zh) 一种总线控制器电路高温动态老炼装置及方法
JP2008003917A (ja) ラック搭載機器の管理方法
JP2007295774A (ja) 電力供給システム及びシステム電源
JP2011247589A (ja) 試験装置、制御ボード、および試験装置の構成方法
JP2016012220A (ja) 電子制御装置及び電子制御装置に対する記憶内容の書き換えシステム
JP5475479B2 (ja) 通信システム
WO2012105238A1 (ja) デジタル制御装置およびその実行方法
JP2017062758A (ja) 制御システムおよび制御方法
KR101983746B1 (ko) 모듈 검사 장치
CN113608937B (zh) 硬盘背板led无硬盘测试装置及方法
CN114826489B (zh) 一种链路纠错方法、系统、存储介质及设备
JP2009060225A (ja) Rf回線切り替え回路
KR100794145B1 (ko) 반도체 소자 테스터 구성 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141014