CN1680820B - 半导体试验装置的校准方法 - Google Patents
半导体试验装置的校准方法 Download PDFInfo
- Publication number
- CN1680820B CN1680820B CN2005100696432A CN200510069643A CN1680820B CN 1680820 B CN1680820 B CN 1680820B CN 2005100696432 A CN2005100696432 A CN 2005100696432A CN 200510069643 A CN200510069643 A CN 200510069643A CN 1680820 B CN1680820 B CN 1680820B
- Authority
- CN
- China
- Prior art keywords
- mentioned
- calibration
- group
- comparer
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明的目的在于提供一种能降低成本、简化作业内容、缩短作业时间的半导体试验装置的校准方法。在多个驱动器的每一个与多个比较器的每一个以1对1的方式相对应的状态下,在对于彼此以1对1的方式相对应的时钟信号和选通信号来说以某一方为基准调整了另一方的相位后,取得时钟信号相互间的相对的相位差或选通信号相互间的相对的相位差,根据该相对的相位差来调整多个时钟信号和多个选通信号的相位。
Description
本申请是国际申请日为2002年6月6日、申请号为02802588.1、发明名称为“半导体试验装置的校准方法”的发明专利申请的分案申请。
技术领域
本发明涉及在半导体试验装置的引脚电子线路中调整驱动器和比较器的工作时序的半导体试验装置的校准方法。
背景技术
在半导体试验装置的引脚电子线路中包含了对被测定器件施加信号的驱动器及判定与该信号对应地从被测定器件输出的信号的逻辑的比较器。驱动器进行与被输入的时钟信号同步的信号的输出工作。此外,比较器进行与被输入的选通信号同步的判定工作。
但是,在半导体试验装置的初始状态下,由于被测定器件的各个输入输出引脚的信号路径的时间长度中存在离散性,故从驱动器输出信号的时序或由比较器进行的判定时序偏离了预期的时序。因此,在对被测定器件实施各种试验前,要进行时序校准。
图73是示出进行半导体试验装置的时序校准的现有的结构的图。在图73中,半导体试验装置本体90经在性能板92中具备的专用的电缆93连接到插座板94上。例如,在对具有BGA(球栅格阵列)类型的封装体的被测定器件进行各种试验的情况下,使用在表面上设置了多个装有弹簧的引脚的插座板94。测试板96是为了使从基准驱动器/比较器(DR/CP)部98引出的探针99与在插座板94的表面上设置的这些装有弹簧的引脚接触的作业变得容易而使用的,具有在内部导电性地连接分别在表面和背面上设置的焊区的结构。
图74是图73中示出的现有的结构的电的配置图。在半导体试验装置本体90中,具备多组驱动器和比较器,各组的驱动器和比较器经性能板(PB)92和插座板(SB)94连接到共同的器件插座端上。再有,在图74中省略了测试板96。
图75、图76、图77是示出现有的时序校准的概要的图。如图75中所示,在半导体试验装置的初始状态下,分别输入到n个驱动器DR1~DRn和n个比较器CP1~CPn中的时钟信号CLK1~CLKn和选通信号STB1~STBn的相位发生了偏移(skew)。
首先,将基准驱动器/比较器部98的探针99经测试板96连接到某一个器件插座端上,使选通信号STB1的相位(由比较器CP1进行的比较工作的时刻)与基准驱动器信号(基准DR)的上升时刻相一致(图76)。其次,在使基准比较器信号(基准CP)的相位与该基准驱动器的输出信号的上升时刻相一致后,调整输入到驱动器DR1中的时钟信号的CLK1的相位,以使从驱动器DR1输出的信号的上升时刻与该基准比较器信号的输出时刻(由基准比较器进行的比较工作的时刻)相一致(图77)。对每个器件插座端进行这样的时序校准作业。
但是,在上述的现有的半导体试验装置的时序校准方法中,为了在器件插座端上进行时序校正,必须重复地进行基准驱动器/比较器部98中具备的探针99的移动和该前端部分的接触,为了使该操作自动化而必须有特殊的装置。虽然考虑让专用的自动装置来进行该作业,但一般来说这样的自动装置的价格高,而且在很多情况下,为了确保高的定位精度,其操作是不容易的,故存在作业内容变得复杂的问题。此外,虽然也可在不使用自动装置的情况下用手工作业来进行探针99的对位,但在被测定器件的引脚数多的情况下或在同时进行试验的被测定器件的数目多的情况下,由于重复进行探针99的移动和接触的次数变得非常多,故存在到时序校准结束为止的作业时间增大的问题。
发明内容
本发明是鉴于这样的问题而进行的,其目的在于提供一种能降低成本、简化作业内容、缩短作业时间的半导体试验装置的校准方法。
在本发明的半导体试验装置的校准方法中,为了进行具备进行与时钟信号同步的信号的生成工作的驱动器和进行与选通信号同步的比较工作的比较器的半导体试验装置的时序校准,包含第1~第3步骤而构成。在第1步骤中,在多个驱动器的每一个与多个比较器的每一个以1对1的方式相对应的状态下,对于彼此以1对1的方式对应的时钟信号和选通信号,以某一方为基准来调整另一方的相位。在第2步骤中,取得分别与多个驱动器对应的时钟信号相互间的相对的相位差或分别与多个比较器对应的选通信号相互间的相对的相位差。在第3步骤中,根据相对的相位差调整多个时钟信号和多个选通信号的相位。由于不需要像以往那样只为了进行时序校准而专用的基准驱动器/比较器部及连接到其上的探针或使探针的移动和接触实现自动化用的专用的自动装置等,故可大幅度地削减成本。
特别是,希望通过使时钟信号的相位可变以使根据选通信号由比较器进行比较工作的时序与从驱动器输出而输入到比较器中的信号变化的时序相一致来进行在上述的第1步骤中进行的相位的调整。或者,希望通过使选通信号的相位可变以使根据选通信号由比较器进行比较工作的时序与从驱动器输出而输入到比较器中的信号变化的时序相一致来进行在上述的第1步骤中进行的相位的调整。此外,在改变了第1步骤中的驱动器与比较器的组合的状态下,希望通过对于彼此以1对1的方式对应的时钟信号和选通信号以某一方为基准测定另一方的相位差来进行上述的第2步骤中进行的相位差的取得。通过一边观察由比较器得到的比较工作的结果一边使时钟信号或选通信号的相位可变,可容易地进行这些相位的调整或相对的相位差的测定等。
此外,希望在上述的时钟信号对于驱动器的供给路径和选通信号对于比较器的供给路径中分别插入使信号的相位可变的延迟元件。通过使各延迟元件的延迟量个别地可变,可将与各器件插座端对应的时钟信号和选通信号的各自的相位调整为任意的值。
此外,希望使用对应的一个驱动器的输出端和一个比较器的输入端经相等的时间长度的布线分别连接到短路连接点上的第1校准板来进行上述的第1步骤。此外,希望使用对应的一个驱动器的输出端和一个比较器的输入端经相等的时间长度的布线分别连接到短路连接点上的、其布线的组合与第1校准板不同的第2校准板来进行上述的第2步骤。通过使用第1校准板或第2校准板能进行时钟信号和选通信号的相位调整或选通信号间的相位差或时钟信号间的相位差的测定。因而,与使用探针以各器件插座端为单位调整时钟信号或选通信号的相位的现有的方法相比,可简化作业内容。
此外,希望在上述的第1步骤与第2步骤之间具有将第1校准板更换为第2校准板的第4步骤。由于机械的作业只是将第1校准板更换为第2校准板,故可大幅度地缩短时序校准整体的作业时间。
此外,希望使用对应的一个驱动器的输出端和一个比较器的输入端经相等的时间长度的布线分别连接到短路连接点上的第3校准板来进行上述的第1步骤,希望转换第3校准板的布线状态以使对应的一个驱动器的输出端和一个比较器的输入端经相等的时间长度的布线分别连接到短路连接点上来进行第2步骤。通过使用可转换布线内容的第3校准板,由于不需要校准板的更换作业,故可进一步缩短整体的作业时间。
此外,希望在上述的第3校准板中包含转换布线状态的多个转换开关,通过转换这些转换开关的连接状态来进行第1和第2步骤的工作。由此,可容易地转换第3校准板的布线状态。
此外,也可使用进行了同样的布线的校准器件或校准晶片来代替使用上述的各种校准板。特别是,通过使用装卸装置进行校准器件的更换,可实现更换作业的自动化。
此外,在本发明的半导体试验装置的校准方法中,为了进行具备进行与时钟信号同步的信号的生成工作的驱动器和进行与选通信号同步的比较工作的比较器的半导体试验装置的时序校准,包含第1~第3步骤而构成。在第1步骤中,在进行了m个分组以便包含2个以上的多个驱动器和多个比较器的至少一方的状态下,在每个组中使从多个驱动器输出并输入到比较器中的信号的变化的时序与由多个比较器进行比较工作的时序相一致来调整时钟信号的相位和选通信号的相位。在第2步骤中,对于不同的组来说,取得与驱动器对应的时钟信号相互间的相对的相位差或与比较器对应的选通信号相互间的相对的相位差。在第3步骤中,根据相对的相位差,调整与多个组中分别包含的驱动器对应的时钟信号的相位和与比较器对应的选通信号的相位。由于不需要像以往那样只为了进行时序校准而专用的基准驱动器/比较器部及连接到其上的探针或使探针的移动和接触实现自动化用的专用的自动装置等,故可大幅度地削减成本。此外,通过以组为单位进行校准工作,由于可使组内的调整误差平均化,故可减少因测定结果的离散性而产生的校准误差。
此外,希望在上述的时钟信号对于驱动器的供给路径和选通信号对于比较器的供给路径中分别插入使信号的相位可变的延迟元件。通过使各延迟元件的延迟量个别地可变,可将时钟信号和选通信号的各自的相位调整为任意的值,这些信号的相位调整变得容易。
此外,希望在多个组的每一组中使用经共同的第1短路连接点连接了驱动器的输出端与比较器的输入端的第1校准板来进行上述的第1步骤。此外,希望使用经共同的第2短路连接点连接了一个组中包含的驱动器的输出端与另一个组中包含的比较器的输入端的第2校准板来进行上述的第2步骤。由于通过更换第1和第2校准板来进行校准工作,故与使用探针个别地调整时钟信号或选通信号的相位的现有的方法相比,可简化作业内容。
此外,希望将连接上述的驱动器与第1和第2短路连接点的布线的布线长度和连接比较器与第1和第2短路连接点的布线的布线长度设定为全部相同。由此,可在相同的条件下调整全部的时钟信号和选通信号,从而可实现由观察比较器的输出而进行的校准工作。
此外,希望在上述的第1步骤与第2步骤之间具有将第1校准板更换为第2校准板的第4步骤。机械的作业只是将第1校准板更换为第2校准板,可大幅度地缩短时序校准整体的作业时间。
此外,希望使用对于全部的组来说经时间长度相等的布线连接了各组中包含的驱动器的输出端与比较器的输入端的第3校准板来进行上述的第1步骤,希望转换第3校准板的布线状态以便在全部的组之间经时间长度相等的布线连接一个组中包含的驱动器的输出端与另一个组中包含的比较器的输入端来进行第2步骤。通过使用可转换布线内容的第3校准板,由于不需要校准板的更换作业,故可进一步缩短整体的作业时间。
此外,希望在上述的第3校准板中包含转换布线状态的多个转换开关,通过转换这些转换开关的连接状态来进行第1和第2步骤的工作。由此,可容易地转换第3校准板的布线状态。
此外,也可使用进行了同样的布线的校准器件或校准晶片来代替使用上述的各种校准板。特别是,通过使用装卸装置进行校准器件的更换,可实现更换作业的自动化。
此外,在本发明的半导体试验装置的校准方法中,为了进行具备进行与时钟信号同步的信号的生成工作的驱动器和进行与选通信号同步的比较工作的比较器的半导体试验装置的时序校准,包含第1~第3步骤而构成。在第1步骤中,在进行了m个分组以便包含2个以上的多个驱动器和多个比较器的至少一方的状态下,将一个比较器作为共同比较器,将与该共同比较器对应的选通信号为基准,将各组中包含的一个驱动器作为组内共同驱动器,调整与该组内共同驱动器对应的时钟信号的相位。在第2步骤中,在m个组的每一组中,以与组内共同驱动器对应的时钟信号的相位为基准,调整与相同的组中包含的比较器对应的选通信号的相位。在第3步骤中,在m个组的每一组中,以与任意的比较器对应的选通信号为基准,调整与相同的组中包含的驱动器对应的时钟信号的相位。
或者,在本发明的半导体试验装置的校准方法中,上述半导体试验装置包括:时序发生器,生成试验工作的基本周期内包含的各种时序沿;模式发生器,生成对被测定器件的各引脚输入的模式数据;数据选择器,使从上述模式发生器输出的各种模式数据与上述被测定器件的各引脚相对应;根据由模式发生器发生并由数据选择器选择的模式数据和由时序发生器生成的时序沿,进行对被测定器件的波形控制的格式控制部;引脚电子线路,具有进行与时钟信号同步的信号的生成工作的驱动器和进行与选通信号同步的比较工作的比较器,根据由所述格式控制部的波形控制来生成的上述时钟信号或上述选通信号,生成在与上述被测定器件之间被输入输出的信号;以及测试器控制部,对于上述时序发生器、上述模式发生器、上述数据选择器、上述引脚电子线路、以及上述格式控制部,进行在校准工作和对上述被测定器件的各种试验工作中所必要的控制,该校准工作进行上述时钟信号和上述选通信号的相位调整,上述校准方法的特征在于,通过上述测试器控制部进行的校准工作具有下述步骤:第1步骤,将多个上述驱动器和多个上述比较器分成m个组,使每组包含2个以上的上述驱动器和2个以上的上述比较器,在此状态下,将一个上述驱动器作为共同驱动器,以与该共同驱动器对应的上述时钟信号为基准,将各组中包含的一个上述比较器作为组内共同比较器,调整与该组内共同比较器对应的上述选通信号的相位;第2步骤,在上述m个组的每一组中,以与上述组内共同比较器对应的上述选通信号为基准,调整与相同的组中包含的每一个上述驱动器分别对应的上述时钟信号的相位;以及第3步骤,在上述m个组的每一组中,以与任意的上述驱动器对应的上述时钟信号的相位为基准,调整与相同的组中包含的每一个上述比较器分别对应的上述选通信号的相位。
由于不需要像以往那样只为了进行时序校准而专用的基准驱动器/比较器部及连接到其上的探针或使探针的移动和接触实现自动化用的专用的自动装置等,故可大幅度地削减成本。此外,可在每个组中并行地进行第2和第3步骤中的调整作业,可提高作业效率和缩短作业时间。
希望通过使时钟信号或选通信号的相位可变以使根据选通信号由比较器进行比较工作的时序与分别从驱动器输出而输入到比较器中的信号变化的时序相一致来进行在上述第1~第3步骤中进行的相位的调整。通过一边观察由比较器进行的比较工作的结果一边使时钟信号或选通信号的相位可变,可容易地进行这些相位的调整或相对的相位差的测定等。
此外,希望在上述的时钟信号对于驱动器的供给路径和选通信号对于比较器的供给路径中分别插入使信号的相位可变的延迟元件。通过使各延迟元件的延迟量个别地可变,可将时钟信号和选通信号的各自的相位调整为任意的值,这些信号的相位调整变得容易。
此外,希望使用经共同的第1短路连接点连接了共同比较器的输入端与组内共同驱动器的输出端的第1校准板来进行上述的第1步骤。或者,希望使用经共同的第1短路连接点连接了共同驱动器的输出端与组内共同比较器的输入端的第1校准板来进行上述的第1步骤。此外,希望在多个组的每一组中使用经共同的第2短路连接点连接了驱动器的输出端与比较器的输入端的第2校准板来进行上述的第2和第3步骤。由于通过更换第1和第2校准板来进行校准工作,故与使用探针个别地调整时钟信号或选通信号的相位的现有的方法相比,可简化作业内容。
此外,希望将连接上述的驱动器与第2短路连接点的布线换算为信号的延迟时间的时间长度和连接比较器与第2短路连接点的布线换算为信号的延迟时间的时间长度设定为全部相同。由此,可在相同的条件下调整全部的时钟信号和选通信号,从而可实现由观察比较器的输出而进行的校准工作。
此外,希望在上述的第1步骤与第2步骤之间具有将第1校准板更换为第2校准板的步骤。机械的作业只是将第1校准板更换为第2校准板,可大幅度地缩短时序校准整体的作业时间。
此外,希望使用对于全部的组来说经时间长度相等的布线连接了共同比较器的输入端与m个组中分别包含的组内共同驱动器的输出端的第3校准板来进行上述的第1步骤,希望转换第3校准板的布线状态以便对于全部的组来说经时间长度相等的布线连接各组中包含的驱动器的输出端与比较器的输入端来进行第2和第3步骤。或者,希望使用对于全部的组来说经时间长度相等的布线连接了共同驱动器的输出端与m个组中分别包含的组内共同比较器的输入端的第3校准板来进行上述的第1步骤,希望转换第3校准板的布线状态以便对于全部的组来说经时间长度相等的布线连接各组中包含的驱动器的输出端与比较器的输入端来进行第2和第3步骤。通过使用可转换布线内容的第3校准板,由于不需要校准板的更换作业,故可进一步缩短整体的作业时间。
此外,希望在上述的第3校准板中包含转换布线状态的多个转换开关,通过转换这些转换开关的连接状态来进行第1、第2和第3步骤的工作。由此,可容易地转换第3校准板的布线状态。
此外,也可使用进行了同样的布线的校准器件或校准晶片来代替使用上述的各种校准板。特别是,通过使用装卸装置进行校准器件的更换,可实现更换作业的自动化。
此外,在本发明的半导体试验装置的校准方法中,为了进行具备进行与时钟信号同步的信号的生成工作的驱动器和进行与选通信号同步的比较工作的比较器的半导体试验装置的时序校准,包含第1和第2步骤而构成。在第1步骤中,以与一个驱动器对应的时钟信号为基准,调整分别与多个比较器对应的选通信号的相位。在第2步骤中,以在第1步骤中相位调整结束了的一个选通信号为基准,调整分别与多个驱动器对应的时钟信号的相位。
或者,在本发明的半导体试验装置的校准方法中,为了进行具备进行与时钟信号同步的信号的生成工作的驱动器和进行与选通信号同步的比较工作的比较器的半导体试验装置的时序校准,包含第1和第2步骤而构成。在第1步骤中,以与一个比较器对应的选通信号为基准,调整分别与多个驱动器对应的时钟信号的相位。在第2步骤中,以在第1步骤中相位调整结束了的一个时钟信号为基准,调整分别与多个比较器对应的选通信号的相位。
由于不需要像以往那样只为了进行时序校准而专用的基准驱动器/比较器部及连接到其上的探针或使探针的移动和接触实现自动化用的专用的自动装置等,故可大幅度地削减成本。
此外,希望通过使时钟信号或选通信号的相位可变以使根据选通信号由比较器进行比较工作的时序与分别从驱动器输出而输入到比较器中的信号变化的时序相一致来进行在上述第1和第2的各步骤中进行的相位的调整。通过一边观察由比较器得到的比较工作的结果一边使时钟信号或选通信号的相位可变,可容易地进行这些相位的调整或相对的相位差的测定等。
此外,希望在上述的时钟信号对于驱动器的供给路径和选通信号对于比较器的供给路径中分别插入使信号的相位可变的延迟元件。通过使各延迟元件的延迟量个别地可变,可将时钟信号和选通信号的各自的相位调整为任意的值,这些信号的相位调整变得容易。
此外,希望使用经第1短路连接点分别连接了一个驱动器的输出端与多个比较器的各自的输入端的多个第1校准板来进行上述的第1步骤。或者,希望使用经第1短路连接点分别连接了多个驱动器的各自的输出端与一个比较器的输入端的多个第1校准板来进行上述的第1步骤。此外,多个驱动器的每一个与多个比较器的每一个相对应,希望使用连接了对应的驱动器的输出端与比较器的输入端第2校准板来进行上述的第2步骤。由于通过更换第1和第2校准板来进行校准工作,故与使用探针个别地调整时钟信号或选通信号的相位的现有的方法相比,可简化作业内容。
此外,希望将连接上述的驱动器与第1和第2短路连接点的布线的布线长度和连接比较器与第1和第2短路连接点的布线的布线长度设定为全部相同。由此,可在相同的条件下调整全部的时钟信号和选通信号,从而可实现由观察比较器的输出而进行的校准工作。
此外,也可使用进行了同样的布线的校准器件或校准晶片来代替使用上述的各种校准板。特别是,通过使用装卸装置进行校准器件的更换,可实现更换作业的自动化。
附图说明
图1是示出成为时序校准的对象的半导体试验装置的整体结构的图。
图2是示出一个校准板的布线状态的图。
图3是示出另一校准板的布线状态的图。
图4是示出本实施形态的校准工作次序的流程图。
图5是示出在半导体试验装置本体上放置了一个校准板(CB)的状态的图。
图6是示出在步骤101中被实施的时钟信号的相位调整工作的概略的图。
图7是示出图6中示出的时钟信号的相位的调整工作的细节的图。
图8是示出在半导体试验装置本体上放置了另一校准板的状态的图。
图9是示出在步骤103中被实施的选通信号的相位差取得工作的概略的图。
图10是示出在步骤104、105中被实施的选通信号的校正值决定工作和校正工作的概略的图。
图11是示出在步骤106中被实施的时钟信号的相位校正工作的概略的图。
图12是示出兼备布线内容不同的2种校准板的功能的第2实施形态的校准板的结构的图。
图13是示出兼备布线内容不同的2种校准板的功能的第2实施形态的校准板的结构的图。
图14是示出第3实施形态中的为了进行校准工作而使用的一个校准板的布线状态的图。
图15是示出第3实施形态中的为了进行校准工作而使用的另一校准板的布线状态的图。
图16是示出在进行校准工作之前的半导体试验装置中的时钟信号和选通信号的初始状态的图。
图17是示出第3实施形态的校准工作次序的流程图。
图18是示出与图17中示出的步骤201对应地进行信号的输入输出的驱动器和比较器的图。
图19是示出在图17中示出的步骤201中被实施的选通信号的相位调整工作的概略的图。
图20是示出与图17中示出的步骤202对应地进行信号的输入输出的驱动器和比较器的图。
图21是示出在图17中示出的步骤202中被实施的选通信号的相位调整工作的概略的图。
图22是示出与图17中示出的步骤204对应地进行信号的输入输出的驱动器和比较器的图。
图23是示出在图17中示出的步骤204中被实施的选通信号的相位差测定工作的概略的图。
图24是示出在图17中示出的步骤206中被实施的选通信号的相位校正的概略的图。
图25是示出与图17中示出的步骤207对应地进行信号的输入输出的驱动器和比较器的图。
图26是示出在图17中示出的步骤207中被实施的时钟信号的校正工作的概略的图。
图27是示出兼备布线内容不同的2种校准板的功能的第4实施形态的校准板的结构的图。
图28是示出兼备布线内容不同的2种校准板的功能的第4实施形态的校准板的结构的图。
图29是示出第5实施形态的一个校准板的布线状态的图。
图30是示出第5实施形态的另一校准板的布线状态的图。
图31是示出第5实施形态的校准工作次序的流程图。
图32是示出与图31中示出的步骤301对应地进行信号的输入输出的驱动器和比较器的图。
图33是示出在图31中示出的步骤301中被实施的时钟信号的相位调整工作的概略的图。
图34是示出与图31中示出的步骤303对应地进行信号的输入输出的驱动器和比较器的图。
图35是示出在图31中示出的步骤303中被实施的选通信号的相位调整工作的概略的图。
图36是示出与图31中示出的步骤304对应地进行信号的输入输出的驱动器和比较器的图。
图37是示出在图31中示出的步骤304中被实施的时钟信号的相位调整工作的概略的图。
图38是示出第6实施形态的一个校准板的结构的图。
图39是示出第6实施形态的校准工作次序的流程图。
图40是示出兼备布线内容不同的2种校准板的功能的第7实施形态的校准板的结构的图。
图41是示出兼备布线内容不同的2种校准板的功能的第7实施形态的校准板的结构的图。
图42是示出兼备布线内容不同的2种校准板的功能的变例的校准板的结构的图。
图43是示出兼备布线内容不同的2种校准板的功能的变例的校准板的结构的图。
图44是示出第8实施形态的校准方法中使用的校准板的布线状态的图。
图45是示出第8实施形态的校准方法中使用的校准板的布线状态的图。
图46是示出第8实施形态的校准方法中使用的校准板的布线状态的图。
图47是示出第8实施形态的校准方法中使用的校准板的布线状态的图。
图48是示出第8实施形态的校准方法中使用的校准板的布线状态的图。
图49是示出第8实施形态的校准工作次序的流程图。
图50是示出本实施形态的校准板的变例的图。
图51是示出兼备布线内容不同的n+1种校准板的功能的第9实施形态的校准板的结构的图。
图52是示出图51中示出的校准板的变例的图。
图53是示出变更了校准板的设置状态的变例的图。
图54是与图53中示出的结构对应的时钟信号的相位调整的说明图。
图55是示出校准器件与半导体试验装置本体之间的连接状态的图。
图56是示出使用了校准器件的时序校准的概要的图。
图57是示出校准晶片与半导体试验装置本体之间的连接状态的图。
图58是示出使用了校准晶片的时序校准的概要的图。
图59是示出实现了与第1实施形态中使用的校准板相同的布线状态的校准器件的图。
图60是示出实现了与第1实施形态中使用的校准板相同的布线状态的校准器件的图。
图61是示出实现了与第3实施形态中使用的校准板相同的布线状态的校准器件的图。
图62是示出实现了与第3实施形态中使用的校准板相同的布线状态的校准器件的图。
图63是示出实现了与第5实施形态中使用的校准板相同的布线状态的校准器件的图。
图64是示出实现了与第8实施形态中使用的校准板相同的布线状态的校准器件的图。
图65是示出实现了与第8实施形态中使用的校准板相同的布线状态的校准器件的图。
图66是示出实现了与第8实施形态中使用的校准板相同的布线状态的校准器件的图。
图67是示出实现了与第8实施形态中使用的校准板相同的布线状态的校准器件的图。
图68是示出实现了与第8实施形态中使用的校准板相同的布线状态的校准器件的图。
图69是示出实现了与第1实施形态中使用的校准板相同的布线状态的校准晶片的图。
图70是示出实现了与第3实施形态中使用的校准板相同的布线状态的校准晶片的图。
图71是示出实现了与第5实施形态中使用的校准板相同的布线状态的校准晶片的图。
图72是示出实现了与第8实施形态中使用的校准板相同的布线状态的校准晶片的图。
图73是进行半导体试验装置的时序校准的现有结构的图。
图74是图73中示出的现有结构的电配置图。
图75是示出现有的时序校准的概要的图。
图76是示出现有的时序校准的概要的图。
图77是示出现有的时序校准的概要的图。
具体实施方式
以下,详细地说明提供了本发明的一个实施形态的半导体试验装置的校准方法。
〔第1实施形态〕
图1是示出成为在第1实施形态中进行的时序校准的对象的半导体试验装置的整体结构的图。该半导体试验装置为了对被测定器件(未图示)实施规定的试验,包含半导体试验装置本体10和工作站(WS)40而构成。
工作站40控制功能试验等的一系列的试验工作或时序校准工作的整体,同时实现与用户之间的接口。
半导体试验装置本体10通过执行从工作站40传送来的规定的试验程序来进行对被测定器件的各种试验。此外,半导体试验装置本体10通过执行从工作站40传送来的专用程序,实施时序校准。为此,半导体试验装置本体10具备:测试器控制部(TP)12;时序发生器(TG)14;模式发生器(PG)16;数据选择器(DS)18;格式控制部(FC)20;以及引脚电子线路22。
测试器控制部12经总线与时序发生器14等的各构成部连接,通过执行从工作站40传送来的试验程序,对各构成部进行在各种试验工作或校正工作中必要的控制。
时序发生器14设定试验工作的基本周期,同时生成该已设定的基本周期内包含的各种时序沿。模式发生器16发生对被测定器件的各引脚输入的模式数据。数据选择器18使从模式发生器16输出的各种模式数据与输入该数据的被测定器件的各引脚相对应。格式控制部20根据由模式发生器16发生并由数据选择器18选择的模式数据和由时序发生器14生成的时序沿,进行对被测定器件的波形控制。
引脚电子线路22用来在与被测定器件之间取得物理的接口,根据由格式控制部20的波形控制生成的时钟信号CLK和选通信号STB,生成实际上在与被测定器件之间被输入输出的信号。为此,引脚电子线路22包含n个驱动器DR1~DRn和n个比较器CP1~CPn而构成。
驱动器DR1进行与从格式控制部20输出的时钟信号CLK1同步的信号的生成工作,在时钟信号CLK1上升时,使输出信号从低电平变化为高电平。同样,驱动器DR2~DRn进行分别与被输入的时钟信号CLK2~CLKn同步的信号的生成工作,在对应的时钟信号上升时,使输出信号从低电平变化为高电平。
再有,在本实施形态(对于其它的实施形态来说也是同样的)中,使驱动器的输出信号以与时钟信号相同的方式变化,即,与时钟信号的上升同步地使驱动器的输出信号也上升,与时钟信号的下降同步地使驱动器的输出信号也下降,但也可相反地与时钟信号的上升同步地使驱动器的输出信号下降,与时钟信号的下降同步地使驱动器的输出信号上升。
比较器CP1进行与从格式控制部20输出的选通信号STB1同步的比较工作,在输入了选通信号STB1的时刻处判定从被测定器件的对应引脚输入的信号的逻辑。同样,比较器CP2~CPn进行分别与被输入的选通信号STB2~STBn同步的比较工作,在输入了对应的选通信号的时刻处判定从被测定器件的对应引脚输入的信号的逻辑。
再有,在利用比较器进行与选通信号同步的比较工作的情况下,考虑与选通信号的上升同步地进行比较器的比较工作的情况和与选通信号的下降同步地进行比较器的比较工作的情况,但在本实施形态(对于其它的实施形态来说也是同样的)中,由于在与本发明的关系中没有本质的差异,故采用哪一种比较时序都可以。
上述的驱动器DR1和比较器CP1成为一组,与被测定器件的一组输入输出引脚相对应。此外,驱动器DR2和比较器CP2成为一组,与被测定器件的另一组输入输出引脚相对应。这样,与被测定器件的各输入输出引脚相对应地设置了一组驱动器和比较器。
此外,在半导体试验装置本体10上安装了性能板30,上述的引脚电子线路22经该性能板30连接到校准板50A(或50B)上。
校准板50A、50B是为了进行时序校准而进行了特别的内部布线的板,对这2个板进行了彼此不同的布线。
图2是示出一个校准板50A的布线状态的图。在图2中,2个端子1a、1b与短路连接点(器件插座端)1c共同地连接,而且,设定成换算为信号的延迟时间的各自的布线长度(时间长度)为相同。此外,2个端子2a、2b与短路连接点2c共同地连接,而且,设定成换算为信号的延迟时间的各自的布线长度为相同。同样,2个端子na、nb与短路连接点nc共同地连接,而且,设定成换算为信号的延迟时间的各自的布线长度为相同。再者,将上述的各布线长度对于全部的短路连接点设定成相同的长度。
图3是示出另一校准板50B的布线状态的图。在图3中,2个端子1a、nb与短路连接点1c共同地连接,而且,设定成换算为信号的延迟时间的各自的布线长度为相同。此外,2个端子2a、1b与短路连接点2c共同地连接,而且,设定成换算为信号的延迟时间的各自的布线长度为相同。同样,2个端子na、2b与短路连接点nc共同地连接,而且,设定成换算为信号的延迟时间的各自的布线长度为相同。再者,将上述的各布线长度对于2种校准板50A、50B的全部的短路连接点设定成相同的长度。
本实施形态的半导体试验装置具有这样的结构,其次,说明使用了该结构的校准工作。
图4是示出本实施形态的校准工作次序的流程图。在性能板30上放置了一个校准板50A后(步骤100),测试器控制部12在该校准板50A的每个短路连接点上以选通信号为基准,调整时钟信号的相位(步骤101)。
在上述的步骤101中,一边使时钟信号的上升时刻稍微变化,一边输出选通信号(上升)并观察进行了比较器的比较工作时的输出信号的电平,通过求出比较器的输出信号的电平正好倒相时的时钟信号的相位,来进行时钟信号的相位调整。
图5是示出在半导体试验装置本体10上经性能板(PB)30放置了校准板(CB)50A的状态的图。在图5中,Tx1~Txn表示由从各驱动器的输出端到校准板50A的端子为止的布线产生的延迟时间,Ty1~Tyn表示由从校准板50A的端子到各比较器的输入端为止的布线产生的延迟时间,Ta表示由校准板50A内的各布线产生的延迟时间。例如,假定将Tx1~Txn、Ty1~Tyn全部设定为相同的值。
如图5中所示,在对各驱动器DR1~DRn供给时钟信号的路径中为了调整该时钟信号的相位(变化时序)而设置了延迟元件T。通过使各延迟元件T的元件常数为可变,可任意地且独立地调整时钟信号对于各驱动器DR1~DRn的相位。同样,在对各比较器CP1~CPn供给选通信号的路径中为了调整该选通信号的相位而设置了延迟元件T。通过使各延迟元件T的元件常数为可变,可任意地且独立地调整选通信号对于各比较器CP1~CPn的相位(变化时序)。
再有,在本实施形态和第2实施形态以后的各实施形态中,说明了从校准板的各端子到驱动器的输出端和比较器的输入端为止的布线长度全部相同的情况,但也可使这些布线长度不同,同时用上述的延迟元件T来调整各布线长度的差。
图6是示出在上述的步骤101中被实施的时钟信号的相位的调整工作的概略的图。此外,图7是示出图6中示出的时钟信号的相位的调整工作的细节的图。在图7中,与各时钟信号对应地示出的「DR」、「短路连接点」、「CP」表示与各时钟信号对应地从驱动器输出的信号通过或到达的时刻。例如,如果着眼于时钟信号CLK1,则在用「DR」示出的时刻处与该时钟信号CLK1对应地从驱动器DR1输出信号。该信号在用「短路连接点」示出的时刻处到达短路连接点(器件插座端),再者,在用「CP」示出的时刻处到达比较器CP1。再有,图6着眼于在图7中用「CP」示出的时刻,省略了除此以外的部分。
首先,测试器控制部12着眼于短路连接点1c,在固定了对比较器CP1输入的选通信号STB1的相位(进行比较工作的时刻)的状态下,使对驱动器DR1输入的时钟信号CLK1的相位可变,调整为与该时钟信号CLK1对应地从驱动器DR1输出的信号在经由短路连接点1c和端子1b输入到比较器CP1中时上升。其次,测试器控制部12着眼于短路连接点2c,在固定了对比较器CP2输入的选通信号STB2的相位(进行比较工作的时刻)的状态下,使对驱动器DR2输入的时钟信号CLK2的相位可变,调整为与该时钟信号CLK2对应地从驱动器DR2输出的信号在经由短路连接点2c和端子2b输入到比较器CP2中时上升。这样,测试器控制部12分别着眼于短路连接点nc,在固定了对比较器CPi(i=1、2、...、n)输入的选通信号STBi的相位(进行比较工作的时刻)的状态下,使对驱动器DRi输入的时钟信号CLKi的相位可变,调整为与该时钟信号CLKi对应地从驱动器DRi输出的信号在经由短路连接点ic和端子ib输入到比较器CPi中时上升。
这样,如果使用一个校准板50A结束了与全部的短路连接点1c~nc对应的时钟信号CLK1~CLKn的相位调整,则接着放置另一个校准板50B(步骤102)。再有,考虑用手动进行步骤100、102中的校准板50A、50B的放置的情况和使用专用的自动装置等来谋求作业的自动化的情况。
图8是示出在半导体试验装置本体10上放置了校准板50B的状态的图。
其次,测试器控制部12在校准板50B的每个短路连接点上利用测定取得选通信号的相位差(步骤103)。
图9是示出在步骤103中被实施的选通信号的相位差取得工作的概略的图。首先,测试器控制部12着眼于校准板50B的短路连接点1c,以对驱动器DR1输入的时钟信号CLK1的相位为基准(准确地说,以与该时钟信号CLK1对应地从驱动器DR1输出的信号在比较器CPn的输入端处上升的时刻为基准),测定对比较器CPn输入的选通信号STBn的相位差Tn。在固定了时钟信号CLK1的相位的状态下,通过在规定的范围内对选通信号STBn的相位进行扫描,可进行该测定。具体地说,在固定了与时钟信号CLK1对应地从驱动器DR1输出并经由短路连接点1c输入到比较器CPn中的信号的上升时刻的状态下,使选通信号STBn的输出时刻稍微变化,直到比较器CPn的输出信号的电平倒相为止。以这种方式使选通信号STBn的相位变化时的变化量相当于打算测定的选通信号STBn的相位差Tn。
其次,测试器控制部12着眼于校准板50B的短路连接点2c,以对驱动器DR2输入的时钟信号CLK2的相位为基准,测定对比较器CP1输入的选通信号STB1的相位差T1。这样,测试器控制部12着眼于到校准板50B的短路连接点nc为止的每个连接点,以对与一个相邻的组对应的各驱动器DRi(i=1、2、...、n)输入的时钟信号CLKi的相位为基准,测定对比较器CPj(j=n、1、2、...、n-1)输入的选通信号STBj的相位差Tj。
这样,使用另一校准板50B就取得了全部的选通信号STB1~STBn的相对的相位差。
其次,测试器控制部12使用已取得的各选通信号STB1~STBn的相位差,决定选通信号的校正值(步骤104)。具体地说,在步骤103中的各选通信号的相位差取得工作中,由于知道对分别与邻接的2个短路连接点对应的2个比较器输入的2个选通信号的相位的相对的偏移,故通过以对与某个短路连接点对应的比较器输入的选通信号的相位为基准,可决定为了使对另一比较器输入的选通信号的相位与该成为基准的选通信号的相位一致所必要的校正值。其后,测试器控制部12使用已决定的校正值进行对各比较器CP1~CPn输入的选通信号STB1~STBn的相位校正(步骤105)。
图10是示出在步骤104、105中被实施的选通信号的校正值决定工作和校正工作的概略的图。例如,在以选通信号STB1的相位(输出时刻)为基准时的选通信号STB2的相位差为T1时,测试器控制部12通过使选通信号STB2的相位错开T1,使该选通信号STB2的相位与选通信号STB1一致。由此,可使与选通信号STB1同步的比较器CP1的比较工作的时序与与选通信号STB2同步的比较器CP2的比较工作的时序一致。
同样,在以选通信号STB1的相位(输出时刻)为基准时的选通信号STBn的相位差为T1+T2时,测试器控制部12通过使选通信号STBn的相位错开T1+T2,使该选通信号STBn的相位与选通信号STB1的相位一致。这样,可使全部的比较器的比较工作的时序一致。
其次,测试器控制部12进行对各驱动器DR1~DRn输入的时钟信号CLK1~CLKn的相位校正(步骤106)。使用对与各驱动器对应的比较器输入的选通信号的相位的校正值来进行该校正。
图11是示出在步骤106中被实施的时钟信号的相位的校正工作的概略的图。首先,测试器控制部12校正与该选通信号STB2对应的时钟信号CLK2的相位,以便在步骤105中与校正结束了的选通信号STB2的相位一致。同样,测试器控制部12校正到对应的时钟信号CLKn为止的各相位,以便与到选通信号STBn为止的各自的相位一致。这样,与各时钟信号的上升同步地可使从各驱动器输出的信号上升的时序互相一致。
这样,在本实施形态的半导体试验装置中,首先通过使用一个校准板50A,在每个器件插座端上以选通信号为基准进行调整时钟信号的相位的工作。其次,通过使用另一校准板50B,在测定了邻接的短路连接点上的2个选通信号的相位之差后,以与某一个短路连接点对应的时钟信号和选通信号为基准,进行其它的选通信号和时钟信号的相位校正。因而,在本实施形态的半导体试验装置的校准工作中,由于没有必要使探针与每个短路连接点接触,只是单单放置校准板50B、50B即可,故可简化在校准工作中必要的作业内容。此外,不需要用于校准工作的另外的基准驱动器/比较器部或重复进行探针的接触或移动的专用的自动装置等的特殊的结构,故可谋求大幅度的成本下降。再者,由于在校准工作结束之前伴随机械的运动的工作只是校准板50A、50B的放置,故与以往那样以短路连接点的数目重复进行探针的移动和接触的情况相比,可大幅度地减少作业时间。
再有,在上述的实施形态中,首先通过最初使用一个校准板50A,以各选通信号为基准来调整时钟信号的相位,但也可反过来以各时钟信号的相位为基准来调整选通信号的相位。此外,在使用另一校准板50B调整了选通信号的相位后(图4的步骤105),调整了时钟信号的相位(图4的步骤106),但也可调换该顺序。
〔第2实施形态〕
在上述的实施形态中,按顺序使用2种校准板50A、50B来进行校准工作,但也可使用兼备这2种校准板50A、50B的功能的1种校准板以节省更换校准板的时间。
图12、图13是示出兼备布线内容不同的2种校准板50A、50B的功能的第2实施形态的校准板50C的结构的图,示出了经性能板30连接到半导体试验装置本体10上的状态。在这些图中示出的校准板50C与各短路连接点相对应,具备2个转换开关。
具体地说,与短路连接点1c对应地在该短路连接点1c的附近设置了转换开关1e,在与比较器CP1对应的端子1b附近设置了转换开关1d。通过转换该转换开关1d,可以有选择地将端子1b连接到短路连接点1c、2c的某一方上。此外,通过转换转换开关1e,可以有选择地实现将短路连接点1c共同地连接到端子1a、1b的状态和将短路连接点1c共同地连接到端子1a、nb的状态。关于其它的转换开关2d等也是同样的。再有,将各短路连接点1c~nc的每一个与各端子1a、1b等之间的布线长度设定为信号的延迟时间全部相等。
如图12、图13中所示,通过转换各转换开关1d等,可有选择地实现2种校准板50A、50B的布线内容。因而,通过使用该校准板50C转换各转换开关进行校准工作,不需要校准板的更换作业,可进一步简化作业内容、降低成本、减少作业时间。
〔第3实施形态〕
但是,在上述的各实施形态中,组合了1个驱动器和1个比较器来进行校准工作,但也可按每多个驱动器和比较器将它们组合起来形成组,以各组为单位进行校准工作。
图14是示出本实施形态中的为了进行校准工作而使用的一个校准板150A的布线状态的图。再有,作为图14中示出的m个短路连接点的器件插座端1g~mg与图2中示出的校准板50A的短路连接点1c~nc相对应,在图14中,将这些短路连接点按图示的情况在校准板150A内进行了描绘。但是,如果在图2中示出的校准板50A或图14中示出的校准板150A中只着眼于校准工作,则由于各短路连接点不一定需要在外部露出,故也可如在图14中图示的那样,将各短路连接点1g埋置于校准板内。
在图14中,关于分别连接了n个驱动器DR1~DRn的n个端子1a~na,每规定个数(例如3个)集中为1组,形成了m个组。第1组(组1)包含了分别与驱动器DR1~DR3对应的端子1a~3a,将这些端子共同地连接到1个短路连接点1g上。第2组(组2)包含了分别与驱动器DR4~DR6对应的端子4a~6a,将这些端子共同地连接到1个短路连接点2g上。对于除此以外的端子也是同样的,第m组(组m)包含了分别与驱动器DRn-2~DRn对应的端子(n-2)a~na,将这些端子共同地连接到1个短路连接点mg上。
同样,关于分别连接了n个比较器CP1~CPn的n个端子1b~nb,每规定个数集中为1组,形成了m个组。第1组包含了分别与比较器CP1~CP3对应的端子1b~3b,将这些端子共同地连接到1个短路连接点1g上。第2组包含了分别与比较器CP4~CP6对应的端子4b~6b,将这些端子共同地连接到1个短路连接点2g上。对于除此以外的端子也是同样的,第m组(组m)包含了分别与比较器CPn-2~CPn对应的端子(n-2)b~nb,将这些端子共同地连接到1个短路连接点mg上。
这样,在短路连接点1g~mg的每一个上连接了分别与3个驱动器和3个比较器对应的合计为6个的端子。再有,将连接各端子与短路连接点的布线设定为换算为信号的延迟时间的各自的布线长度(时间长度)全部相同。
图15是示出本实施形态中的为了进行校准工作而使用的另一个校准板150B的布线状态的图。
图15中示出的校准板150B对于图14中示出的校准板150A来说只在短路连接点1g~mg的每一个与连接到各驱动器上的端子1a~na的对应关系不同。具体地说,分别与第1组中包含的驱动器DR1~DR3对应的端子1a~3a共同地连接到在第m组中包含的短路连接点mg上。此外,分别与第2组中包含的驱动器DR4~DR6对应的端子4a~6a共同地连接到短路连接点1g上。这样,将与各驱动器对应的端子与短路连接点的对应关系设定为在每一组中均有所偏离。再有,在该校准板150B中,也将连接各端子与短路连接点的布线设定为换算为信号的延迟时间的各自的布线长度(时间长度)全部相同。即,将连接在2个校准板150A、150B中包含的各端子与短路连接点的布线的布线长度设定为全部相同的长度。
本实施形态的校准板150A、150B具有这样的结构,其次说明使用了该校准板的校准工作。再有,关于校准板150A、150B以外,假定使用在第1实施形态中已说明的半导体试验装置本体10、性能板30和工作站40等。
图16是示出在进行校准工作之前的半导体试验装置10中的时钟信号和选通信号的初始状态的图。再有,在图16中,与在第1实施形态中使用的图6相同,着眼于从各驱动器输出的信号到达各比较器的时刻。如图16中所示,在初始状态下,与各时钟信号CLK1~CLKn对应地从各驱动器输出并输入到比较器中的信号上升的时刻与对各比较器输入选通信号STB1~STBn的时刻不一致。
图17是示出本实施形态的校准工作次序的流程图。在性能板30上放置一个校准板150A后(步骤200),测试器控制部12在该校准板150A的每个组中以任意的时钟信号为基准,调整各选通信号的相位(步骤201)。
如上所述,在本说明书中,在考虑时钟信号或选通信号的相位的调整的情况下,着眼于根据时钟信号由驱动器生成的信号输入到比较器的时刻中的比较器的工作。因而,在步骤201中以任意的时钟信号为基准调整各选通信号的相位这一点无非是在对各组的任意的驱动器输入时钟信号、从该驱动器输出的信号经由短路连接点输入到相同的组内的各比较器中时使由比较器进行比较工作的时刻与该已被输入的信号上升的时刻相一致。
图18是示出与步骤201对应地进行信号的输入输出的驱动器和比较器的图。在图18中,对工作为有效的驱动器或比较器加上影线。如图18中所示,例如,在组1中,被输入时钟信号CLK1的驱动器DR1的工作为有效,同时经由短路连接点1g被输入从该驱动器DR1输出的信号的3个比较器CP1~CP3的各工作为有效。对于其它的组来说,也是同样的,其详细的说明就从略了。
图19是示出在步骤201中被实施的选通信号的相位调整工作的概略的图。首先,测试器控制部12着眼于组1,在固定了对驱动器DR1输入的时钟信号CLK1的相位的状态下,即,在固定了经由短路连接点1g分别对3个比较器CP1~CP3输入的信号上升的时刻的状态下,通过使选通信号STB1~STB3的相位可变以找出比较器CP1~CP3的各自的输出电平倒相的位置,以时钟信号CLK1为基准调整各选通信号STB1~STB3的相位。其次,测试器控制部12着眼于组2,在固定了对驱动器DR4输入的时钟信号CLK4的相位的状态下,即,在固定了经由短路连接点2g分别对3个比较器CP4~CP6输入的信号上升的时刻的状态下,通过使选通信号STB4~STB6的相位可变以找出比较器CP4~CP6的各自的输出电平倒相的位置,以时钟信号CLK4为基准调整各选通信号STB4~STB6的相位。这样,测试器控制部12着眼于各组,在固定了对任意的驱动器输入的时钟信号的相位的状态下,通过使选通信号的相位可变以找出3个比较器的各自的输出电平倒相的位置,以时钟信号为基准调整各选通信号的相位。
这样,在每个组中进行选通信号的相位调整。但是,由于与该相位调整中使用的各组对应的时钟信号的相位(与各时钟信号对应的信号在各比较器的输入端上升的时刻)彼此不一致,故在该阶段中不同的组的各选通信号的相位彼此不一致。此外,进行选通信号的相位调整的组的顺序不一定需要从组1开始顺序地进行,也可按任意的顺序或并行地进行。
其次,测试器控制部12在校准板150A的每个组中以任意的选通信号为基准,调整各时钟信号的相位(步骤202)。在此,以任意的选通信号为基准调整各时钟信号的相位这一点无非是在固定了对某一个比较器输入的选通信号的相位的状态下,调整各时钟信号的相位,使得从各驱动器输出的信号的上升时刻与由该比较器进行的比较工作的时刻相一致。
图20是示出与步骤202对应地进行信号的输入输出的驱动器和比较器的图。如图20中所示,例如组1中,3个驱动器DR1~DR3的工作为有效,同时经由短路连接点1g有选择地被输入从这些驱动器DR1~DR3的输出信号的比较器CP1的工作为有效。对于其它的组来说,也是同样的,其详细的说明就从略了。
图21是示出在步骤202中被实施的选通信号的相位调整工作的概略的图。首先,测试器控制部12着眼于组1,在固定了对比较器CP1输入的选通信号STB1的相位的状态下,即,在固定了由比较器CP1进行的比较工作的时刻的状态下,调整时钟信号CLK2的相位,使得从驱动器DR2输出并输入到比较器CP1中的信号上升的时刻与该比较器CP1的比较时刻相一致。如果结束了与驱动器DR2对应的相位调整,则对于驱动器DR3来说也同样地进行时钟信号CLK3的相位调整。其次,测试器控制部12着眼于组2,在固定了对比较器CP4输入的选通信号STB4的相位的状态下,即,在固定了由比较器CP4进行的比较工作的时刻的状态下,调整时钟信号CLK5的相位,使得从驱动器DR5输出并输入到比较器CP4中的信号上升的时刻与该比较器CP4的比较时刻相一致。如果结束了与驱动器DR5对应的相位调整,则对于驱动器DR6来说也同样地进行时钟信号CLK6的相位调整。这样,测试器控制部12着眼于各组,在固定了对任意的比较器输入的选通信号的相位的状态下,通过使输入到各驱动器中的时钟信号的相位可变而使3个驱动器的各自的输出上升的时刻与由比较器进行比较工作的时刻相一致,来调整各时钟信号的相位。
这样,在每个组中进行时钟信号的相位调整。但是,由于在该相位调整中使用的各组的选通信号的相位彼此不一致,故在该阶段中不同的组的各时钟信号的相位彼此不一致。此外,进行选通信号的相位调整的组的顺序不一定需要从组1开始顺序地进行,也可按任意的顺序或并行地进行。
这样,如果结束了使用一个校准板150A在每个组中调整与各组中包含的全部的驱动器和比较器对应的时钟信号和选通信号的相位的工作,则接着放置另一校准板150B(步骤203)。再有,考虑用手动进行步骤200、203中的校准板150A、150B的放置的情况和使用专用的自动装置等来谋求作业的自动化的情况。
其次,测试器控制部12在每个组中以与任意的驱动器对应的时钟信号为基准,利用测量取得与组内包含的比较器对应的各选通信号的相位差(步骤204)。由此,可得到各组间的选通信号的相位差。
图22是示出与步骤204对应地进行信号的输入输出的驱动器和比较器的图。如图22中所示,例如,在组1中,3个比较器CP1~CP3的工作为有效,为了测定与这3个比较器CP1~CP3对应的选通信号STB1~STB3的相位差,组2中包含的驱动器DR4的工作为有效。对于其它的组来说,也是同样的,其详细的说明就从略了。
图23是示出在步骤204中被实施的选通信号的相位差测定工作的概略的图。首先,测试器控制部12以与组2中包含的驱动器DR4对应的时钟信号CLK4为基准,测定与组1中包含的比较器CP1~CP3对应的各选通信号STB1~STB3的相位差T1。具体地说,在固定了对比较器CP1~CP3输入的选通信号STB1~STB3的相位的状态下,即固定了3个比较器CP1~CP3的比较工作的时刻的状态下,通过使与驱动器DR4对应的时钟信号CLK4的相位可变以找出比较器CP1~CP3的各自的输出倒相的位置,将时钟信号CLK4的相位的变化量作为相位差T1来测定。其次,测试器控制部12以与组3中包含的驱动器DR7对应的时钟信号CLK7为基准,测定与组2中包含的比较器CP4~CP6对应的各选通信号STB4~STB6的相位差。这样,测试器控制部12以与不同的组中包含的驱动器对应的时钟信号为基准,测定与各组中包含的比较器对应的各选通信号的相位差。由此,可知道各组间的选通信号的相位的偏移。
再有,在上述的说明中,使时钟信号的相位可变,但也可反过来在固定了时钟信号的相位的状态下使选通信号的相位可变。此外,利用上述的步骤201的相位调整,与各组中包含的比较器对应的选通信号相互间的相位理应达到一致,但在实际的测定时,往往产生离散性。因而,希望在每个组中通过对关于3个选通信号的每一个信号已被测定的相位差的值进行平均,求出在每个组中进行了平均的相位差。或者,也能以与相同的组内的另外的驱动器对应的时钟信号为基准,求出各选通信号的相位差并进行平均。例如,在测定图23中示出的相位差T1的情况下,也可使用时钟信号CLK5、6。通过如此对测定结果进行平均,可减少因测定结果的离散性而产生的校准误差,可实现因在校准工作后进行的测定作业中的测定误差的均匀化而导致的测定精度的提高。
其次,使用已取得的各组间的选通信号的相位差,决定各选通信号的校正值(步骤205)。具体地说,在步骤204中的各组间的选通信号的相位差取得工作中,由于知道邻接的2个组间的选通信号的相对的相位差,故通过以与一个组对应的选通信号的相位为基准,可决定为了使与另一组对应的选通信号的相位与该成为基准的选通信号的相位一致所必要的校正值。
其后,测试器控制部12使用已决定的校正值,进行与各组对应的选通信号的相位校正(步骤206)。
图24是示出在步骤206中被实施的选通信号的相位校正的概略的图。例如,测试器控制部12通过以步骤206中求出的校正值T1将与组2中包含的比较器CP4~CP6对应的各选通信号STB4~STB6的相位校正为与组1中包含的比较器CP1~CP3对应的各选通信号STB1~STB3的相位,可使这些选通信号STB1~STB6的相位达到一致。这样,通过使用在步骤206中求出的校正值校正与各组的比较器对应的选通信号的相位,可使全部的选通信号的相位达到一致。
其次,测试器控制部12进行对各驱动器DR1~DRn输入的时钟信号CLK1~CLKn的相位校正(步骤207)。以与各组内的任意的比较器对应的选通信号的相位为基准进行该校正。
图25是示出与步骤207对应地进行信号的输入输出的驱动器和比较器的图。如图25中所示,例如,在组1中,3个驱动器DR1~DR3的工作为有效,为了进行与这3个驱动器DR1~DR3对应的时钟信号CLK1~CLK3的相位校正,在组m中包含的比较器CPn-2的工作为有效。对于其它的组来说,也是同样的,其详细的说明就从略了。
图26是示出在步骤207中被实施的时钟信号的校正工作的概略的图。例如,测试器控制部12以与组1内的比较器CP1对应的选通信号为基准,进行分别与组2内包含的3个驱动器DR4~DR6对应的时钟信号CLK4~CLK6的相位校正。这样,测试器控制部12以与不同的组中包含的任意的比较器对应的选通信号为基准,进行与各组中包含的3个驱动器对应的时钟信号的相位校正。由此,全部的时钟信号与选通信号的相位达到一致。
这样,在使用了校准板150A、150B的本实施形态的半导体试验装置中,首先通过最初使用一个校准板150A,在每个组中进行时钟信号和选通信号的调整。其次,通过使用另一校准板150B,测定组间的选通信号的相位差,根据该已被测定的相位差进行消除组间的选通信号的相位差或时钟信号的相位差的相位校正工作。因而,在本实施形态的半导体试验装置的校准工作中,由于没有必要使探针接触每个器件插座端,只是放置校准板150A、150B即可,故可简化在校准工作中必要的作业内容。此外,不需要用于校准工作的另外的基准驱动器/比较器部或重复进行探针的接触或移动的专用的自动装置等的特殊的结构,可谋求大幅度的成本下降。此外,由于在校准工作结束之前伴随机械的运动的工作只是校准板150A、150B的放置,故与以往那样以器件插座端的数目重复进行探针的移动和接触的情况相比,可大幅度地减少作业时间。再者,通过将驱动器和比较器分成多个组并在每个组中使用已测定的相位差的数据,可减少因测定结果的离散性而产生的校准误差,可实现因在校准工作后进行的测定作业中的测定误差的均匀化而导致的测定精度的提高。
再有,在上述的实施形态中,在图17中示出的步骤201、202中,最初以任意的时钟信号为基准调整各选通信号的相位,其次调整各时钟信号的相位,但也可最初以任意的选通信号为基准调整各时钟信号的相位,其次调整各选通信号的相位。
此外,在图17中示出的步骤204中,以任意的时钟信号为基准取得各选通信号的相位差,但也可以任意的选通信号为基准取得各时钟信号的相位差。
此外,在使用校准板150B调整了选通信号的相位后(图17的步骤206),调整了时钟信号的相位(图17的步骤207),但也可调换该顺序。
〔第4实施形态〕
在上述的第3实施形态中,按顺序使用2种校准板150A、150B进行校准工作,但也可使用兼备这2种校准板150A、150B的功能的1种校准板以节省更换的时间。
图27、图28是示出兼备布线内容不同的2种校准板150A、150B的功能的第4实施形态的校准板150C的结构的图。在这些图中示出的校准板150C在每组中具备2个转换开关。
具体地说,在共同地连接到与组1对应的3个驱动器DR1~DR3的各输出端的端子1f的附近设置了转换开关1j,在共同地连接到3个比较器CP1~CP3的各输入端的端子1h的附近设置了转换开关1k。同样,在组2中设置了2个转换开关2j、2k,...、在组m中设置了转换开关mj、mk。
通过转换转换开关1j,可将与组1对应的3个驱动器DR1~DR3的各输出端有选择地连接到与相同的组1对应的3个比较器CP1~CP3的各输入端一侧和与组m对应的3个比较器CPn-2~CPn的各输入端一侧的某一方上。对于其它的转换开关也是同样的,可有选择地实现2种连接状态。再有,连接各驱动器的输出端与各比较器的输入端之间的布线的布线长度被设定为与各转换开关的状态无关、信号的延迟时间全部相等。
如图27、图28中所示,通过转换各转换开关1j、1k等,可有选择地实现2种校准板150A、150B的布线内容。因而,通过使用该校准板150C转换各转换开关来进行校准工作,不需要校准板的更换作业,可进一步简化作业内容、降低成本、减少作业时间。
〔第5实施形态〕
其次,说明使用了与上述的实施形态不同的布线内容的校准板的第5实施形态的半导体试验装置的校准方法。
图29是示出一个校准板250A的布线状态的图。再有,按图示的情况在校准板250A内描绘了图29中示出的短路连接点(器件插座端)e。
在图29中,关于分别连接了n个驱动器DR1~DRn的n个端子1a~na,每规定个数(例如3个)集中为1组,形成了m个组。第1组(组1)包含了分别与驱动器DR1~DR3对应的端子1a~3a,在这些端子中只有端子1a共同地连接到短路连接点e上。第2组(组2)包含了分别与驱动器DR4~DR6对应的端子4a~6a,在这些端子中只有端子4a共同地连接到短路连接点e上。对于除此以外的端子,也是同样的,第m组(组m)包含了分别与驱动器DRn-2~DRn对应的端子(n-2)a~na,在这些端子中只有端子(n-2)a共同地连接到短路连接点e上。
同样,关于分别连接了n个比较器CP1~CPn的n个端子1b~nb,每规定个数集中为1组,形成了m个组。第1组包含了分别与比较器CP1~CP3对应的端子1b~3b,在这些端子中只有端子1b连接到短路连接点e上。第2组包含了分别与比较器CP4~CP6对应的端子4b~6b。对于除此以外的端子,也是同样的,第m组(组m)包含了分别与比较器CPn-2~CPn对应的端子(n-2)b~nb。
这样,在校准板250A中设置的唯一的短路连接点e被共同地连接到与各组中包含的3个驱动器中的一个(将该驱动器称为「组内共同驱动器」)对应的端子上,同时被连接到与组1中包含的3个比较器中的一个(将该比较器称为「共同比较器」)对应的端子上。再有,将连接各端子与短路连接点e的布线设定成换算为信号的延迟时间的各自的布线长度(时间长度)全部相同。
图30是示出另一校准板250B的布线状态的图。再有,与图29中示出的短路连接点e相同,按图示的情况在校准板250B内描绘了图30中示出的m个短路连接点1g~mg。但是,由于各短路连接点不一定需要在外部露出,故也可如在图30中图示的那样,将各短路连接点1g埋置于校准板内。在图30中示出的另一校准板250B中进行了与图14中示出的校准板150A相同的布线,故其布线状态的说明从略。
本实施形态的校准板250A、250B具有这样的结构,接着,说明使用了该校准板的校准工作。假定进行校准工作之前的半导体试验装置本体10中的时钟信号和选通信号处于例如图16中示出的初始状态。
图31是示出本实施形态的校准工作次序的流程图。在性能板30上放置了一个校准板250A后(步骤300),测试器控制部12以与该校准板250A的比较器CP1对应的选通信号STB1为基准,调整与各组中包含的一个驱动器(组内共同驱动器)DR1、DR4、...、DRn-2对应的各时钟信号CLK1、CLK4、...CLKn-2的相位(步骤301)。
在上述的步骤301中,由于必须调整以选通信号STB1为基准的时钟信号CLK1等的相位,故一边使时钟信号CLK1等的上升时刻稍微变化,一边输出选通信号STB1(上升)并观察由比较器CP1进行了比较工作时的比较器CP1的输出信号的电平,通过求出比较器CP1的输出信号的电平正好倒相时的时钟信号CLK1等的相位,来进行时钟信号CLK1等的相位调整。对于各时钟信号CLK1、CLK4、...CLKn-2按顺序进行该工作。
图32是示出与步骤301对应地进行信号的输入输出的驱动器和比较器的图。在图32中,对工作为有效的驱动器或比较器加上影线。如图32中所示,例如,在组1中,被输入时钟信号CLK1的驱动器DR1的工作为有效,同时经由短路连接点e被输入从该驱动器DR1输出的信号的比较器CP1的工作为有效。此外,在其它的组中,被输入时钟信号的一个驱动器的工作为有效。例如,在组2中,驱动器DR4的工作为有效,在组m中,驱动器DRn-2的工作为有效。
图33是示出在步骤301中被实施的时钟信号的相位调整工作的概略的图。首先,测试器控制部12着眼于组1的驱动器DR1,在固定了对比较器CP1输入的选通信号STB1的相位的状态下,即,在固定了由比较器CP1进行的比较工作的时刻的状态下,通过使时钟信号CLK1的相位可变以找出比较器CP1的输出电平倒相的位置,来调整时钟信号CLK1的相位。其次,测试器控制部12着眼于组2的驱动器DR4,在固定了对比较器CP1输入的选通信号STB1的相位的状态下,通过使时钟信号CLK4的相位可变以找出比较器CP1的输出电平倒相的位置,来调整时钟信号CLK4的相位。这样,测试器控制部12着眼于各组中包含的一个驱动器,在固定了对比较器CP1输入的选通信号STB1的相位的状态下,通过使对各自的驱动器输入的时钟信号的相位可变以找出比较器CP1的输出电平倒相的位置,来调整各时钟信号的相位。
这样,以共同的选通信号STB1为基准在每个组中进行调整一个时钟信号的相位的工作。再有,进行时钟信号的相位调整的组的顺序不一定需要从组1开始顺序地进行,也能以任意的顺序进行。
这样,如果使用一个校准板250A,在每个组中结束了以输入到共同比较器CP1中的选通信号STB1为基准调整对各组中包含的一个组内共同驱动器输入的时钟信号的工作,则接着放置另一校准板250B(步骤302)。再有,考虑用手动进行步骤300、302中的校准板250A、250B的放置的情况和使用专用的自动装置等来谋求作业的自动化的情况。
其次,测试器控制部12在该校准板250B的每组中以结束了相位调整的时钟信号为基准,调整各选通信号的相位(步骤303)。
图34是示出与步骤303对应地进行信号的输入输出的驱动器和比较器的图。如图34中所示,被输入时钟信号CLK1的驱动器DR1的工作为有效,同时经由短路连接点1g被输入从该驱动器DR1输出的信号的比较器CP2、CP3的工作为有效。此外,在组2中,被输入时钟信号CLK4的驱动器DR4的工作为有效,同时经由短路连接点2g被输入从该驱动器DR4输出的信号的3个比较器CP4~CP6的各工作为有效。对于其它的组来说,基本上与组2相同,其详细的说明就从略了。
图35是示出在步骤303中被实施的选通信号的相位调整工作的概略的图。首先,测试器控制部12着眼于组1,在固定了对驱动器DR1输入的时钟信号CLK1的相位的状态下,即,在固定了经由短路连接点1g分别对2个比较器CP2、CP3输入的信号上升的时刻的状态下,通过使选通信号STB2、STB3的相位可变以找出比较器CP2、CP3各自的输出电平倒相的位置,以时钟信号CLK1为基准,调整各选通信号STB2、STB3的相位。其次,测试器控制部12着眼于组2,在固定了对驱动器DR4输入的时钟信号CLK4的相位的状态下,即,在固定了经由短路连接点2g分别对3个比较器CP4~CP6输入的信号上升的时刻的状态下,通过使选通信号STB4~STB6的相位可变以找出比较器CP4~CP6各自的输出电平倒相的位置,以时钟信号CLK4为基准,调整各选通信号STB4~STB6的相位。关于组3~m,也与组2相同,测试器控制部12在每个组中在固定了相位调整已结束的一个时钟信号的相位的状态下,通过使选通信号的相位可变来找出3个比较器的各自的输出电平倒相的位置,以一个时钟信号为基准,调整各选通信号的相位。
这样,在每个组中进行选通信号的相位调整。再有,进行选通信号的相位调整的组的顺序不一定需要从组1开始顺序地进行,也能以任意的顺序或并行地进行。
其次,测试器控制部12在每个组中以任意的选通信号为基准,调整各时钟信号的相位(步骤304)。
图36是示出与步骤304对应地进行信号的输入输出的驱动器和比较器的图。如图36中所示,例如,在组1中,被输入相位调整没有结束的2个时钟信号CLK2、CLK3的驱动器DR2、DR3的工作为有效,同时经由短路连接点1g被输入从这些驱动器DR2、DR3输出的信号的比较器CP1的工作为有效。对于其它的组来说,也是同样的,其详细的说明就从略了。
图37是示出在步骤304中被实施的时钟信号的相位调整工作的概略的图。首先,测试器控制部12着眼于组1,在固定了对比较器CP1输入的选通信号STB1的相位的状态下,即,在固定了由比较器CP1进行的比较工作的时刻的状态下,调整时钟信号CLK2的相位,使得从驱动器DR2输出的信号上升的时刻与该比较器CP1的比较时刻相一致。如果与驱动器DR2对应的相位调整结束,则对于驱动器DR3来说也同样地进行时钟信号CLK3的相位调整。其次,测试器控制部12着眼于组2,在固定了对比较器CP4输入的选通信号STB4的相位的状态下,即,在固定了由比较器CP4进行的比较工作的时刻的状态下,调整时钟信号CLK5的相位,使得从驱动器DR5输出的信号上升的时刻与该比较器CP4的比较时刻相一致。如果与驱动器DR5对应的相位调整结束,则对于驱动器DR6来说也同样地进行时钟信号CLK6的相位调整。这样,测试器控制部12着眼于各组,在固定了对任意的比较器输入的选通信号的相位的状态下,通过使输入到各驱动器中的时钟信号的相位可变而使相位调整没有结束的2个驱动器的各自的输出电平上升的时刻与由比较器进行比较工作的时刻相一致,来调整各时钟信号的相位。
再有,在上述的说明中,在组1中将比较器CP1定为共同比较器,但也可将其它的比较器CP2、CP3的某一个定为共同比较器。对于其它的组来说,也是同样的。
这样一来,调整全部的时钟信号和选通信号的相位的一系列的校准工作就告结束。
这样,在本实施形态的半导体试验装置中,首先,通过最初使用一个校准板250A,以输入到共同比较器CP1中的选通信号STB1为基准进行调整输入到各组内的一个组内共同驱动器中的时钟信号的相位的工作。其次,通过使用另一校准板250B,在每个组中以该相位调整结束了的时钟信号为基准,进行各选通信号的相位调整,其后,以相位调整结束了的任意的选通信号为基准,进行相位调整没有结束的剩下的时钟信号的相位调整。因而,在本实施形态的半导体试验装置的校准工作中,由于没有必要使探针接触每个器件插座端,只放置校准板250A、250B即可,故可简化在校准工作中必要的作业内容。此外,不需要用于校准工作的另外的基准驱动器/比较器部或重复进行探针的接触或移动的专用的自动装置等的特殊的结构,可谋求大幅度的成本下降。此外,由于在校准工作结束之前伴随机械的运动的工作只是校准板250A、250B的放置,故与以往那样以器件插座端的数目重复进行探针的移动和接触的情况相比,可大幅度地减少作业时间。
〔第6实施形态〕
在上述的第5实施形态中,使用了在短路连接点e上连接了属于各组的m个驱动器DR1、DR4、...、DRn-2与1个比较器CP1的校准板250A,但也可代之以使用在短路连接点e上连接了1个驱动器(共同驱动器)DR1与属于各组的m个比较器(组内共同比较器)CP1、CP4、...、CPn-2的校准板250C。
图39是示出组合了图38中示出的校准板250C与图30中示出的校准板250B来进行的本实施形态的校准工作次序的流程图。在性能板30上放置了一个校准板250C后(步骤400),测试器控制部12以与该校准板250C的驱动器DR1对应的时钟信号CLK1的相位为基准,调整与各组中包含的一个比较器CP1、CP4、...、CPn-2对应的各选通信号STB1、STB4、...、STBn-2的相位(步骤401)。
这样一来,如果使用校准板250C结束了在每个组中以输入到共同驱动器中的时钟信号CLK1为基准调整输入到各组中包含的一个组内共同比较器中的选通信号的相位的工作,则接着放置另一个校准板250B(步骤402)。
其次,测试器控制部12在该校准板250B的每个组中以相位调整结束了的选通信号为基准,调整各时钟信号的相位(步骤403)。再者,测试器控制部12在每个组中以任意的时钟信号为基准,调整各选通信号的相位(步骤404)。这样一来,调整全部的时钟信号和选通信号的相位的一系列的校准工作就告结束。
〔第7实施形态〕
在上述的第5和第6实施形态中,按顺序使用2种校准板来进行校准工作,但也可使用兼备这2种校准板的功能的1种校准板以节省更换的时间。
图40、图41是示出兼备布线内容不同的2种校准板250A、250B的功能的第7实施形态的校准板250D的结构的图。这些图中示出的校准板250D与组1对应地具备2个转换开关,与除此以外的各组对应地具备1个转换开关。
具体地说,以与组1对应的方式设置了连接到3个驱动器DR1~DR3的各输出端一侧的转换开关1j和连接到3个比较器CP1~CP3的各输入端一侧的转换开关1k。此外,以与组2对应的方式设置了连接到3个驱动器DR4~DR6的各输出端一侧的转换开关2j。同样,以分别与其它的组对应的方式设置了连接到3个驱动器的各输出端一侧的转换开关。通过转换在校准板250D中具备的转换开关1j~mj、1k的连接状态,可有选择地实现与图29中示出的一个校准板250A相同的连接状态(图40)和与图30中示出的另一校准板250B相同的连接状态(图41)。因而,通过使用该校准板250D转换各转换开关来进行校准工作,不需要校准板的更换作业,可进一步简化作业内容、降低成本、减少作业时间。
图42、图43是示出兼备布线内容不同的2种校准板250C、250B的功能的本实施形态的变例的校准板250E的结构的图。这些图中示出的校准板250E与组1对应地具备2个转换开关,与除此以外的各组对应地具备1个转换开关。
具体地说,以与组1对应的方式设置了连接到3个驱动器DR1~DR3的各输出端一侧的转换开关1j和连接到3个比较器CP1~CP3的各输入端一侧的转换开关1k。此外,以与组2对应的方式设置了连接到3个比较器CP4~CP6的各输入端一侧的转换开关2k。同样,以分别与其它的组对应的方式设置了连接到3个比较器的各输入端一侧的转换开关。通过转换在校准板250E中具备的转换开关1j、1k~mk的连接状态,可有选择地实现与图38中示出的一个校准板250C相同的连接状态(图42)和与图30中示出的另一校准板250B相同的连接状态(图43)。因而,通过使用该校准板250E转换各转换开关来进行校准工作,不需要校准板的更换作业,可进一步简化作业内容、降低成本、减少作业时间。
〔第8实施形态〕
其次,说明使用了另外的校准板的第8实施形态的半导体试验装置的校准方法。
图44~图48是示出本实施形态的校准方法中使用的校准板的布线状态的图。再有,将连接这些图中示出的短路连接点1p、1q等与各端子1a、1b等的布线的布线长度设定为全部相同。
图44是示出本实施形态的一个校准板350A-1的布线状态的图。在该校准板350A-1中,在分别连接了n个驱动器DR1~DRn的n个端子1a~na中只将端子1a连接到短路连接点1p上。此外,在分别连接了n个比较器CP1~CPn的n个端子1b~nb中只将端子1b连接到上述的短路连接点1p上。即,通过使用该校准板350A-1,将从驱动器DR1输出的信号经由短路连接点1p输入到比较器CP1中。
图45是示出本实施形态的另一校准板350A-2的布线状态的图。在该校准板350A-2中,在分别连接了n个驱动器DR1~DRn的n个端子1a~na中只将端子1a连接到短路连接点2p上。此外,在分别连接了n个比较器CP1~CPn的n个端子1b~nb中只将端子2b连接到上述的短路连接点2p上。即,通过使用该校准板350A-2,将从驱动器DR1输出的信号经由短路连接点2p输入到比较器CP2中。
图46是示出本实施形态的另一校准板350A-3的布线状态的图。在该校准板350A-3中,在分别连接了n个驱动器DR1~DRn的n个端子1a~na中只将端子1a连接到短路连接点3p上。此外,在分别连接了n个比较器CP1~CPn的n个端子1b~nb中只将端子3b连接到上述的短路连接点3p上。即,通过使用该校准板350A-3,将从驱动器DR1输出的信号经由短路连接点3p输入到比较器CP3中。
图47是示出本实施形态的另一校准板350A-n的布线状态的图。在该校准板350A-n中,在分别连接了n个驱动器DR1~DRn的n个端子1a~na中只将端子1a连接到短路连接点np上。此外,在分别连接了n个比较器CP1~CPn的n个端子1b~nb中只将端子nb连接到上述的短路连接点np上。即,通过使用该校准板350A-n,将从驱动器DR1输出的信号经由短路连接点np输入到比较器CPn中。
在本实施形态中,为了这样将一个驱动器DR1经短路连接点与n个比较器CP1~CPn的某一个连接,使用了n个校准板350A-1~350A-n。
此外,图48是示出本实施形态的另一校准板350B的布线状态的图。在该校准板350B中,连接了n个驱动器DR1~DRn的n个端子1a~na分别以1对1的方式连接到对应的短路连接点1q~nq上。此外,这些短路连接点1q~nq也分别连接到n个比较器CP1~CPn上。由此,分别从驱动器DR1~DRn输出的信号经由分别对应的各自的短路连接点1q~nq分别输入到比较器CP1~CPn中。
图49是示出本实施形态的校准工作次序的流程图。在性能板30上放置了一个校准板(例如校准板350A-1)后(步骤500),测试器控制部12以与该校准板350A-1的驱动器DR1对应的时钟信号CLK1为基准,调整与经该驱动器DR1和短路连接点1p连接的比较器CP1对应的选通信号STB1的相位(步骤501)。
在该步骤501中,在固定了对驱动器DR1输入的时钟信号CLK1的相位的状态下,即,在固定了经由短路连接点1p对比较器CP1输入的信号上升的时刻的状态下,通过使选通信号STB1的相位可变以找出比较器CP1的输出电平倒相的位置,进行以时钟信号CLK1为基准的选通信号STB1的相位调整。
其次,测试器控制部12判定是否遗留了未调整的选通信号(步骤502),在遗留了的情况下,返回到步骤501,重复进行放置下一校准板(例如,校准板350A-2)的工作以后的工作。这样,通过分别使用图44~图47中示出的校准板350A-1~350A-n,以对一个驱动器DR1输入的时钟信号CLK1为基准,调整分别对n个比较器CP1~CPn输入的选通信号STB1~STBn的相位。
这样,如果全部的选通信号的相位调整结束(在步骤502中判断为否定),则接着放置另一校准板350B(步骤503)。再有,考虑用手动进行步骤500、503中的校准板350A-1~350A-n、350B的放置的情况和使用专用的自动装置等来谋求作业的自动化的情况。
其次,测试器控制部12使用该校准板350B,以相位调整结束了的各选通信号为基准,调整各时钟信号的相位(步骤504)。如上所述,在校准板350B中,由于驱动器DR1经短路连接点1q连接到比较器CP1上,故能以选通信号STB1为基准调整时钟信号CLK1的相位。此外,由于驱动器DR2经短路连接点2q连接到比较器CP2上,故能以选通信号STB2为基准调整时钟信号CLK2的相位。同样,由于驱动器DRn经短路连接点nq连接到比较器CPn上,故能以选通信号STBn为基准调整时钟信号CLKn的相位。
这样,调整全部的选通信号和时钟信号的相位的一系列的校准工作就告结束。
再有,在本实施形态中,最初以一个时钟信号CLK1为基准调整n个选通信号STB1~STBn的相位,其次,以各自的选通信号为基准调整n个时钟信号CLK1~CLKn的相位,但也可最初以一个选通信号为基准调整n个时钟信号CLK1~CLKn的相位,其次,以各自的时钟信号为基准调整n个选通信号STB1~STBn的相位。
此外,在本实施形态中,为了以一个时钟信号CLK1为基准调整n个选通信号STB1~STBn的相位,按顺序分别放置n片校准板350A-1~350A-n,但也可如图50中所示,通过使用在1个短路连接点上连接了n个比较器CP1~CPn的全部的校准板350C,使用一个校准板350C进行各选通信号STB1~STBn的相位调整。
此外,在本实施形态中,使用了以1对1的方式使驱动器DR1~DRn的每一个与比较器CP1~CPn的每一个相对应的校准板250B,但这些对应关系不一定必须是1对1的方式。
〔第9实施形态〕
在上述的第8实施形态中,按顺序使用n+1种校准板进行了校准工作,但也可使用兼备这些校准板的功能的1种校准板以节省更换的时间。
图51是示出兼备布线内容不同的n+1种的校准板350A-1~350A-n、350B的功能的第9实施形态的校准板350D的结构的图。
该图中示出的校准板350D具备分别与除了比较器CP1外的其它的比较器CP2~CPn对应的转换开关2r~nr。通过转换这些转换开关2r~nr的连接状态,可有选择地实现分别与校准板350A-1~350A-n相同的连接状态和与校准板350B相同的连接状态。因而,通过使用该校准板350D,不需要校准板的更换作业,可进一步简化作业内容、降低成本、减少作业时间。
图52是示出图51中示出的校准板350D的变例的图。在最初以一个选通信号为基准进行各时钟信号的相位调整、其后进行各选通信号的相位调整的工作的情况下,使用图52中示出的校准板350E转换各转换开关2s~ns的连接状态即可。
〔其它的实施形态〕
在上述的各实施形态中,在性能板30上放置了各种校准板,但考虑实际的设置状态,也可在性能板30上安装插座板和IC插座,再在其上放置校准板。
图53是示出变更了校准板的设置状态的变例的图。图53中示出的结构相对于图5中示出的结构来说,在性能板(PB)30与校准板(CB)50A之间附加了插座板(SB)32和IC插座34。即,在安装了为了实际上对被测定器件进行各种试验而使用的插座板32和IC插座34的状态下放置校准板50A等。此时,各驱动器的输出端与各短路连接点之间的布线长度和各短路连接点与各比较器的输入端之间的布线长度虽然变长了,但可用与上述的各实施形态相同的要点来进行校准工作。
例如,如果将在插座板32和IC插座34中包含的布线的布线长度作为Tb来改写图7,则成为图54中示出的关系。在图54中示出的由各驱动器产生的信号的输出时序或对于各比较器的信号的输入时序与图7中示出的这些时序相同,可知能在设置了插座板32或IC插座34的状态下以与各实施形态相同的要点进行时序校准。
此外,在上述各实施形态中,使用各种校准板进行了时序校准,但也可使用相同的布线状态的校准器件或校准晶片来代替这些校准板。
图55是示出校准器件与半导体试验装置本体之间的连接状态的图。此外,图56是示出使用了校准器件的时序校准的概要的图。如图55中所示,在半导体试验装置本体10中设置了性能板(PB)30、插座板(SB)32和IC插座34的状态下放置校准器件450。校准器件450具有与被测定器件相同的外观形状和端子形状,将内部的布线状态设定为与上述的各实施形态的校准板相同。在上述各实施形态中,根据需要,有必要用手动方式或用自动装置进行的自动方式来更换校准板,但在使用校准器件450的情况下,如图56中所示,在通常的半导体试验中通过使用进行被测定器件的调换的装卸装置100,可进行校准器件450的更换。因而,与进行手动更换的情况相比,可减少更换的时间。此外,与使用自动装置进行自动更换的情况相比,可谋求因不需要专用的自动装置而导致的成本下降。
图57是示出校准晶片与半导体试验装置本体之间的连接状态的图。此外,图58是示出使用了校准晶片的时序校准的概要的图。在使用半导体试验装置对在晶片上形成了的状态的被试验器件进行试验的情况下,如图57中所示,在性能板30上安装探针卡(PC)36,使从该探针卡36突出的针38与在晶片上所形成的焊区接触。因而,通过将形成了被试验器件的晶片置换为内部的布线状态被设定为与上述的各实施形态的校准板的布线状态相同的校准晶片550,可实施时序校准。此外,在上述各实施形态中,根据需要,有必要用手动方式或用自动装置进行的自动方式来更换校准板,但在使用校准晶片550的情况下,如图58中所示,在通常的半导体试验中通过使用进行被测定器件的移动等的卡盘110,可进行校准晶片550的更换。因而,与进行手动更换的情况相比,可减少更换的时间。此外,与使用自动装置进行自动更换的情况相比,可谋求因不需要专用的自动装置而导致的成本下降。再有,在图57和图58中示出的例子中,说明了利用探针卡36上的针38在与校准晶片550或实际上形成了被试验器件的晶片之间确保导电性的接触的类型的半导体试验装置,但也可使用针38以外的方法、例如经凸点来确保导电性的接触。
其次,说明上述的校准器件450的具体例子。
图59和图60是示出实现了与上述的第1实施形态中使用了的校准板相同的布线状态的校准器件的图。在图59中示出的一个校准器件450A中进行了与图2中示出的校准板50A相同的布线。此外,在图60中示出的另一校准器件450B中进行了与图3中示出的校准板50B相同的布线。再有,对图59和图60中示出的校准器件450A、450B的各端子和短路连接点附以在图2和图3中示出的校准板50A、50B中与对应的端子和短路连接点相同的符号。通过按顺序放置这些校准器件450A、450B,可实施由与使用了校准板50A、50B的第1实施形态同样的次序(图4中示出的工作次序)进行的时序校准。
图61和图62是示出实现了与上述的第3实施形态中使用了的校准板相同的布线状态的校准器件的图。在图61中示出的一个校准器件450C中进行了与图14中示出的校准板150A相同的布线。此外,在图62中示出的另一校准器件450D中进行了与图15中示出的校准板150B相同的布线。通过按顺序放置这些校准器件450C、450D,可实施由与使用了校准板150A、150B的第3实施形态同样的次序(图17中示出的工作次序)进行的时序校准。
图63是示出实现了与上述的第5实施形态中使用了的校准板相同的布线状态的校准器件的图。在图63中示出的校准器件450E中进行了与图29中示出的校准板250A相同的布线。再有,由于图30中示出的校准板250B的布线状态与图61中示出的校准器件450C的布线状态相同,故可将该校准器件450C组合在上述的校准器件450E中来使用。通过按顺序放置这些校准器件450E、450C,可实施由与使用了校准板250A、250B的第5实施形态同样的次序(图31中示出的工作次序)进行的时序校准。
图64~图68是示出实现了与上述的第8实施形态中使用了的校准板相同的布线状态的校准器件的图。在图64中示出的校准器件450F-1中进行了与图44中示出的校准板350A-1相同的布线。在图65中示出的校准器件450F-2中进行了与图45中示出的校准板350A-2相同的布线。在图66中示出的校准器件450F-3中进行了与图46中示出的校准板350A-3相同的布线。在图67中示出的校准器件450F-n中进行了与图47中示出的校准板350A-n相同的布线。此外,在图68中示出的校准器件450G中进行了与图48中示出的校准板350B相同的布线。通过按顺序放置这些校准器件450F-1~F-n、450G,可实施由与使用了校准板350A-1~350A-n、350B的第8实施形态同样的次序(图49中示出的工作次序)进行的时序校准。
其次,说明上述的校准器件450的具体例子。
图69是示出实现了与上述的第1实施形态中使用了的校准板相同的布线状态的校准晶片的图。再有,由于在图69等中示出的校准晶片用来实现与上述的校准板同样的布线状态,故不一定需要使用由半导体材料形成的晶片,可使用环氧树脂等的半导体材料以外的廉价的材料来构成。
在图69中示出的校准晶片550A中包含进行了与图2中示出的校准板50A相同的布线的第1区域550A-1和进行了与图3中示出的校准板50B相同的布线的第2区域550A-2。通过使探针卡36的针38与这些第1和第2区域550A-1、550A-2顺序地接触,可实施由与使用了校准板50A、50B的第1实施形态同样的次序(图4中示出的工作次序)进行的时序校准。
图70是示出实现了与上述的第3实施形态中使用了的校准板相同的布线状态的校准晶片的图。在图70中示出的校准晶片550B中包含进行了与图14中示出的校准板150A相同的布线的第1区域550B-1和进行了与图15中示出的校准板150B相同的布线的第2区域550B-2。通过使探针卡36的针38与这些第1和第2区域550B-1、550B-2顺序地接触,可实施由与使用了校准板150A、150B的第3实施形态同样的次序(图17中示出的工作次序)进行的时序校准。
图71是示出实现了与上述的第5实施形态中使用了的校准板相同的布线状态的校准晶片的图。在图71中示出的校准晶片550C中包含进行了与图29中示出的校准板250A相同的布线的第1区域550C-1和进行了与图30中示出的校准板250B相同的布线的第2区域550C-2。通过使探针卡36的针38与这些第1和第2区域550C-1、550C-2顺序地接触,可实施由与使用了校准板250A、250B的第5实施形态同样的次序(图31中示出的工作次序)进行的时序校准。
图72是示出实现了与上述的第8实施形态中使用了的校准板相同的布线状态的校准晶片的图。在图72中示出的校准晶片550D中包含进行了与图44中示出的校准板350A-1相同的布线的区域550D-1、进行了与图45中示出的校准板350A-2相同的布线的区域550D-2、进行了与图46中示出的校准板350A-3相同的布线的区域550D-3、进行了与图47中示出的校准板350A-n相同的布线的区域550D-n和进行了与图48中示出的校准板350B相同的布线的区域550D-B。通过使探针卡36的针38与这些各区域550D-1~550D-n、550D-B顺序地接触,可实施由与使用了校准板350A-1~350A-n、350B的第8实施形态同样的次序(图49中示出的工作次序)进行的时序校准。
再有,本发明不限定于上述的实施形态,在不脱离本发明的要旨的范围内可作各种各样的变形来实施。例如,在上述的实施形态中,为了进行校准工作而使用了专用的校准板50A、50B、150A、150B等,但也可在为了实际上设置被测定器件而使用的插座板上进行与校准板50B、150A、150B等同样的布线,在校准工作时适当地转换转换开关以变更布线内容。
此外,在上述的实施形态中,考虑了分别将构成组的驱动器的输出端和比较器的输入端连接到短路连接点上的情况,但即使在半导体试验装置本体10或性能板30的内部连接驱动器的输出端与比较器的输入端、经1条布线连接了该连接点与短路连接点间的情况下也可应用本发明。但是,由于此时的由校准进行的相位校正的对象为到上述的连接点为止的范围,故必须预先测定该连接点与短路连接点间的布线的时间长度。
产业上利用的可能性
如上所述,按照本发明,由于不需要只为了进行时序校准而专用的基准驱动器/比较器部及连接到其上的探针或使探针的移动和接触实现自动化用的专用的自动装置等,故可大幅度地削减成本。
此外,通过使用第1校准板及第2校准板可进行时钟信号和选通信号的相位调整及选通信号间的相位差的测定。因而,与使用探针以各器件插座端为单位调整时钟信号或选通信号的相位的现有的方法相比,可简化作业内容。特别是,机械的作业只是将第1校准板更换为第2校准板,故可大幅度地缩短时序校准整体的作业时间。
Claims (16)
1.一种半导体试验装置的校准方法,上述半导体试验装置包括:
时序发生器,生成试验工作的基本周期内包含的各种时序沿;
模式发生器,生成对被测定器件的各引脚输入的模式数据;
数据选择器,使从上述模式发生器输出的各种模式数据与上述被测定器件的各引脚相对应;
根据由模式发生器发生并由数据选择器选择的模式数据和由时序发生器生成的时序沿,进行对被测定器件的波形控制的格式控制部;
引脚电子线路,具有进行与时钟信号同步的信号的生成工作的驱动器和进行与选通信号同步的比较工作的比较器,根据由所述格式控制部的波形控制来生成的上述时钟信号或上述选通信号,生成在与上述被测定器件之间被输入输出的信号;
以及
测试器控制部,对于上述时序发生器、上述模式发生器、上述数据选择器、上述引脚电子线路、以及上述格式控制部,进行在校准工作和对上述被测定器件的各种试验工作中所必要的控制,该校准工作进行上述时钟信号和上述选通信号的相位调整,
上述校准方法的特征在于,通过上述测试器控制部进行的校准工作具有下述步骤:
第1步骤,将多个上述驱动器和多个上述比较器分成m个组,使每组包含2个以上的上述驱动器和2个以上的上述比较器,在此状态下,将一个上述驱动器作为共同驱动器,以与该共同驱动器对应的上述时钟信号为基准,将各组中包含的一个上述比较器作为组内共同比较器,调整与该组内共同比较器对应的上述选通信号的相位;
第2步骤,在上述m个组的每一组中,以与上述组内共同比较器对应的上述选通信号为基准,调整与相同的组中包含的每一个上述驱动器分别对应的上述时钟信号的相位;以及
第3步骤,在上述m个组的每一组中,以与任意的上述驱动器对应的上述时钟信号的相位为基准,调整与相同的组中包含的每一个上述比较器分别对应的上述选通信号的相位。
2.如权利要求1中所述的半导体试验装置的校准方法,其特征在于:
通过使分别输入到多个上述组内共同比较器中的上述选通信号的相位可变以使根据上述选通信号由上述组内共同比较器分别进行比较工作的时序与从上述共同驱动器输出而分别输入到上述组内共同比较器中的信号变化的时序相一致来进行在上述第1步骤中进行的相位的调整。
3.如权利要求1中所述的半导体试验装置的校准方法,其特征在于:
通过使与相同的组中包含的每一个上述驱动器分别对应的上述时钟信号的相位可变以使根据上述选通信号由上述组内共同比较器进行比较工作的时序与从上述驱动器输出而输入到上述组内共同比较器中的信号变化的时序相一致来进行在上述第2步骤中进行的相位的调整。
4.如权利要求1中所述的半导体试验装置的校准方法,其特征在于:
通过使输入到上述比较器中的上述选通信号的相位可变以使根据上述选通信号由上述比较器进行比较工作的时序与从上述驱动器输出而输入到上述比较器中的信号变化的时序相一致来进行在上述第3步骤中进行的相位的调整。
5.如权利要求1中所述的半导体试验装置的校准方法,其特征在于:
在上述时钟信号对于上述驱动器的供给路径和上述选通信号对于上述比较器的供给路径中分别插入使信号的相位可变的延迟元件。
6.如权利要求1中所述的半导体试验装置的校准方法,其特征在于:
使用第1校准板来进行上述第1步骤,通过设于上述第1校准板上的共同的第1短路连接点连接了上述共同驱动器的输出端与每一个上述组的组内共同比较器的输入端。
7.如权利要求6中所述的半导体试验装置的校准方法,其特征在于:
使用第2校准板来进行上述第2和第3步骤,在多个上述组的每一组中,通过设于上述第2校准板上的共同的第2短路连接点连接了各上述驱动器的输出端与各上述比较器的输入端。
8.如权利要求7中所述的半导体试验装置的校准方法,其特征在于:
将连接上述驱动器与上述第2短路连接点的布线换算为信号的延迟时间的时间长度和连接上述比较器与上述第2短路连接点的布线换算为信号的延迟时间的时间长度设定为全部相同。
9.如权利要求7中所述的半导体试验装置的校准方法,其特征在于:
在上述第1步骤与上述第2步骤之间具有将上述第1校准板更换为上述第2校准板的步骤。
10.如权利要求1中所述的半导体试验装置的校准方法,其特征在于:
使用对于全部的上述组来说经时间长度相等的布线连接了上述共同驱动器的输出端与上述m个组的每一组中包含的上述组内共同比较器的输入端的第3校准板来进行上述第1步骤,
转换上述第3校准板的布线状态以便对于全部的上述组来说经时间长度相等的布线连接上述各组中包含的上述驱动器的输出端与上述比较器的输入端来进行上述第2和第3步骤。
11.如权利要求10中所述的半导体试验装置的校准方法,其特征在于:
在上述第3校准板中包含转换布线状态的多个转换开关,通过转换这些转换开关的连接状态来进行上述第1、第2和第3步骤的工作。
12.如权利要求1中所述的半导体试验装置的校准方法,其特征在于:
使用第1校准器件来进行上述第1步骤,通过设于上述第1校准器件上的共同的第1短路连接点连接了上述共同驱动器的输出端与每一个上述组的组内共同比较器的输入端。
13.如权利要求12中所述的半导体试验装置的校准方法,其特征在于:
使用第2校准器件来进行上述第2和第3步骤,在多个上述组的每一组中,通过设于上述第2校准器件上的共同的第2短路连接点连接了各上述驱动器的输出端与各上述比较器的输入端。
14.如权利要求13中所述的半导体试验装置的校准方法,其特征在于:
在上述第1步骤与上述第2步骤之间具有使用装卸装置将上述第1校准器件更换为上述第2校准器件的步骤。
15.如权利要求1中所述的半导体试验装置的校准方法,其特征在于:
使用第1校准晶片内的第1区域来进行上述第1步骤,通过在上述第1校准晶片内的第1区域中设置的共同的第1短路连接点连接了上述共同驱动器的输出端与每一个上述组的组内共同比较器的输入端,
使用第2校准晶片内的第2区域来进行上述第2和第3步骤,在多个上述组的每一组中,通过在上述第2校准晶片内的第2区域中设置的共同的第2短路连接点连接了各上述驱动器的输出端与各上述比较器的输入端。
16.如权利要求15中所述的半导体试验装置的校准方法,其特征在于:
上述第2校准晶片与上述第1校准晶片是同一晶片,在该晶片内形成了上述第1和第2区域。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP172210/2001 | 2001-06-07 | ||
JP172210/01 | 2001-06-07 | ||
JP2001172210 | 2001-06-07 | ||
JP30576/02 | 2002-02-07 | ||
JP2002030576 | 2002-02-07 | ||
JP30576/2002 | 2002-02-07 | ||
JP2002075316 | 2002-03-19 | ||
JP75316/2002 | 2002-03-19 | ||
JP75316/02 | 2002-03-19 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB028025881A Division CN1251080C (zh) | 2001-06-07 | 2002-06-06 | 半导体试验装置的校准方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1680820A CN1680820A (zh) | 2005-10-12 |
CN1680820B true CN1680820B (zh) | 2010-09-29 |
Family
ID=27346893
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100689994A Expired - Lifetime CN100573176C (zh) | 2001-06-07 | 2002-06-06 | 半导体试验装置的校准方法 |
CN2005100696432A Expired - Lifetime CN1680820B (zh) | 2001-06-07 | 2002-06-06 | 半导体试验装置的校准方法 |
CNB200510068998XA Expired - Lifetime CN100437962C (zh) | 2001-06-07 | 2002-06-06 | 半导体试验装置的校准方法 |
CNB028025881A Expired - Lifetime CN1251080C (zh) | 2001-06-07 | 2002-06-06 | 半导体试验装置的校准方法 |
CNA2005100701144A Pending CN1677123A (zh) | 2001-06-07 | 2002-06-06 | 半导体试验装置的校准方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100689994A Expired - Lifetime CN100573176C (zh) | 2001-06-07 | 2002-06-06 | 半导体试验装置的校准方法 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB200510068998XA Expired - Lifetime CN100437962C (zh) | 2001-06-07 | 2002-06-06 | 半导体试验装置的校准方法 |
CNB028025881A Expired - Lifetime CN1251080C (zh) | 2001-06-07 | 2002-06-06 | 半导体试验装置的校准方法 |
CNA2005100701144A Pending CN1677123A (zh) | 2001-06-07 | 2002-06-06 | 半导体试验装置的校准方法 |
Country Status (7)
Country | Link |
---|---|
US (6) | US7043959B2 (zh) |
JP (1) | JP3565837B2 (zh) |
KR (1) | KR100538369B1 (zh) |
CN (5) | CN100573176C (zh) |
DE (1) | DE10296904B4 (zh) |
TW (1) | TWI271533B (zh) |
WO (1) | WO2002101404A1 (zh) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100538369B1 (ko) * | 2001-06-07 | 2005-12-21 | 가부시키가이샤 아드반테스트 | 반도체 시험장치의 캘리브레이션 방법 |
US6804620B1 (en) * | 2003-03-21 | 2004-10-12 | Advantest Corporation | Calibration method for system performance validation of automatic test equipment |
EP1669768B1 (en) * | 2003-09-09 | 2009-12-30 | Advantest Corporation | Calibration comparator circuit |
US7379395B2 (en) * | 2004-06-30 | 2008-05-27 | Teradyne, Inc. | Precise time measurement apparatus and method |
US7106081B2 (en) * | 2004-07-08 | 2006-09-12 | Verigy Ipco | Parallel calibration system for a test device |
US7096144B1 (en) * | 2004-08-09 | 2006-08-22 | T-Ram, Inc. | Digital signal sampler |
CN100339970C (zh) * | 2004-11-10 | 2007-09-26 | 威盛电子股份有限公司 | 芯片同步时钟的测试方法及可同步测试时钟功能的芯片 |
JP4469753B2 (ja) | 2005-04-28 | 2010-05-26 | 株式会社アドバンテスト | 試験装置 |
US7281181B2 (en) * | 2005-06-27 | 2007-10-09 | Verigy (Singapore) Pte. Ltd. | Systems, methods and computer programs for calibrating an automated circuit test system |
JP2007155619A (ja) * | 2005-12-07 | 2007-06-21 | Advantest Corp | 試験装置および試験方法 |
WO2007072738A1 (ja) * | 2005-12-19 | 2007-06-28 | Advantest Corporation | 試験装置、調整装置、調整方法、および、調整プログラム |
KR100868995B1 (ko) | 2005-12-19 | 2008-11-17 | 주식회사 아도반테스토 | 시험 장치, 조정 장치, 조정 방법, 및 조정 프로그램을기록한 기록 매체 |
JP4714067B2 (ja) * | 2006-04-13 | 2011-06-29 | 株式会社アドバンテスト | キャリブレーション回路、キャリブレーション方法、及び試験装置 |
JP4792375B2 (ja) * | 2006-11-13 | 2011-10-12 | 株式会社アドバンテスト | 試験装置、調整用ボードおよび調整方法 |
US7768278B2 (en) * | 2007-02-14 | 2010-08-03 | Verigy (Singapore) Pte. Ltd. | High impedance, high parallelism, high temperature memory test system architecture |
KR100889816B1 (ko) | 2007-03-27 | 2009-03-20 | 삼성전자주식회사 | 위상 정렬 장치 및 방법 |
US7961533B2 (en) * | 2008-05-27 | 2011-06-14 | Advanced Micro Devices, Inc. | Method and apparatus for implementing write levelization in memory subsystems |
US7990183B2 (en) * | 2008-12-17 | 2011-08-02 | Advantest Corporation | Differential comparator with skew compensation function and test apparatus using the same |
US7772892B2 (en) * | 2009-01-15 | 2010-08-10 | Advantest Corporation | Differential hybrid circuit |
JP2011089857A (ja) * | 2009-10-21 | 2011-05-06 | Advantest Corp | 試験装置、調整方法、キャリブレーション用ボード、調整装置およびプログラム |
CN101808460B (zh) * | 2010-03-25 | 2014-06-11 | 中兴通讯股份有限公司 | 用于pcb的布线方法及pcb |
KR101517349B1 (ko) * | 2010-12-22 | 2015-05-04 | 주식회사 아도반테스토 | 시험기용 교정 모듈 및 시험기 |
TW201226917A (en) * | 2010-12-29 | 2012-07-01 | Hon Hai Prec Ind Co Ltd | System and method for processing data of a oscillograph |
US8692538B2 (en) * | 2011-06-09 | 2014-04-08 | Teradyne, Inc. | Test equipment calibration |
US10219698B2 (en) * | 2013-10-29 | 2019-03-05 | General Electric Company | Acquisition sample clock synchronization leveraging a global clocking mechanism in a distributed physiological sensing system |
CN103576079B (zh) * | 2013-11-15 | 2016-08-10 | 上海华岭集成电路技术股份有限公司 | 芯片测试系统及芯片测试方法 |
TWI519806B (zh) * | 2014-10-31 | 2016-02-01 | 致茂電子股份有限公司 | 校正板及其時序校正方法 |
TWI591362B (zh) * | 2015-02-13 | 2017-07-11 | 何恆春 | 自動調校半導體元件測試機台之方法 |
CN106093631B (zh) * | 2016-06-03 | 2018-11-06 | 温州大学 | 一种具备位置识别的电子设备测试系统的ip设定方法 |
US10357171B2 (en) | 2016-07-08 | 2019-07-23 | General Electric Company | Adjustable ECG sensor and related method |
US10588529B2 (en) | 2016-07-08 | 2020-03-17 | General Electric Company | ECG monitoring system and method |
US10517488B2 (en) | 2016-12-21 | 2019-12-31 | General Electric Company | Patient monitoring system and leadset having multiple capacitive patient connectors and a single galvanic patient connector |
US11547355B2 (en) | 2016-12-21 | 2023-01-10 | General Electric Company | Capacitive leadwire for physiological patient monitoring |
US10307073B2 (en) | 2016-12-21 | 2019-06-04 | General Electric Company | ECG sensor with capacitive defibrillation protection |
US10447466B2 (en) * | 2018-01-18 | 2019-10-15 | Mediatek Inc. | Transceiver and clock generation module |
JP7037398B2 (ja) * | 2018-03-19 | 2022-03-16 | キオクシア株式会社 | テスタ校正装置およびテスタ校正方法 |
US10357174B1 (en) | 2018-03-29 | 2019-07-23 | General Electric Company | Adjustable leadwire device for patient physiological monitoring and methods for making the same |
US11278243B2 (en) | 2018-05-16 | 2022-03-22 | General Electric Company | Repositionable surface electrodes |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4929888A (en) * | 1988-08-29 | 1990-05-29 | Advantest Corporation | Pin electronics device having a phase adjustment function for IC testers and phase adjustment method therefor |
US6192496B1 (en) * | 1997-11-26 | 2001-02-20 | Agilent Technologies, Inc. | System for verifying signal timing accuracy on a digital testing device |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US647682A (en) * | 1899-11-23 | 1900-04-17 | Hermann Zadig | Self-cleaning filter. |
US2929888A (en) * | 1957-05-11 | 1960-03-22 | Robert Bosch G M B H Fa | Mounting plate for ignition distributors and housing therefor |
JPS6315179A (ja) | 1986-07-04 | 1988-01-22 | Mitsubishi Electric Corp | Lsiテスタのタイミングスキユ−調整方法 |
JP2638274B2 (ja) | 1990-09-18 | 1997-08-06 | 株式会社日立製作所 | タイミング補正方法 |
JPH04225180A (ja) | 1990-12-27 | 1992-08-14 | Toshiba Corp | 半導体測定装置 |
JPH08226957A (ja) | 1995-02-21 | 1996-09-03 | Advantest Corp | 半導体試験装置のタイミング補正装置 |
JP3509043B2 (ja) | 1995-09-11 | 2004-03-22 | 株式会社アドバンテスト | Icテスタ |
US5894081A (en) * | 1996-03-15 | 1999-04-13 | Intel Corporation | Method and apparatus for adjusting output signals from a semiconductor device to fulfill a timing specification |
DE19756900A1 (de) * | 1996-12-26 | 1998-07-02 | Advantest Corp | Testvorrichtung für Halbleiterbauelemente |
JPH11190760A (ja) * | 1997-12-26 | 1999-07-13 | Advantest Corp | 半導体試験装置 |
JP3616247B2 (ja) * | 1998-04-03 | 2005-02-02 | 株式会社アドバンテスト | Ic試験装置におけるスキュー調整方法及びこれに用いる疑似デバイス |
JP3569154B2 (ja) * | 1998-05-19 | 2004-09-22 | 株式会社アドバンテスト | 半導体デバイス試験装置及びそのキャリブレーション方法 |
DE19922907B4 (de) * | 1998-05-19 | 2006-08-10 | Advantest Corp. | Kalibrierverfahren zum Kalibrieren einer Ausgabezeit eines Prüfsignals, Kalibrierverfahren zum Kalibrieren einer Zeitverschiebung und Halbleiterprüfeinrichtung |
US6417682B1 (en) * | 1998-05-19 | 2002-07-09 | Advantest Corporation | Semiconductor device testing apparatus and its calibration method |
JP2000031464A (ja) | 1998-07-08 | 2000-01-28 | Sharp Corp | 電子素子 |
JP2000314764A (ja) * | 1999-05-06 | 2000-11-14 | Advantest Corp | Ic試験装置のタイミング校正方法及びこの校正方法に用いるショートデバイス |
JP4138163B2 (ja) * | 1999-07-07 | 2008-08-20 | 株式会社ルネサステクノロジ | Lsi試験装置およびそのタイミングキャリブレーション方法 |
JP2001183432A (ja) | 1999-12-28 | 2001-07-06 | Advantest Corp | タイミング調整方法、半導体試験装置におけるタイミングキャリブレーション方法 |
JP4651804B2 (ja) | 2000-11-02 | 2011-03-16 | 株式会社アドバンテスト | 半導体試験装置 |
DE10061962A1 (de) * | 2000-12-13 | 2002-03-28 | Infineon Technologies Ag | Verfahren zum Betrieb einer Testvorrichtung für Halbleiterbauelemente |
KR100538369B1 (ko) * | 2001-06-07 | 2005-12-21 | 가부시키가이샤 아드반테스트 | 반도체 시험장치의 캘리브레이션 방법 |
US6570397B2 (en) * | 2001-08-07 | 2003-05-27 | Agilent Technologies, Inc. | Timing calibration and timing calibration verification of electronic circuit testers |
JP3798713B2 (ja) * | 2002-03-11 | 2006-07-19 | 株式会社東芝 | 半導体集積回路装置及びそのテスト方法 |
-
2002
- 2002-06-06 KR KR10-2003-7001771A patent/KR100538369B1/ko not_active IP Right Cessation
- 2002-06-06 WO PCT/JP2002/005604 patent/WO2002101404A1/ja active IP Right Grant
- 2002-06-06 TW TW091112228A patent/TWI271533B/zh not_active IP Right Cessation
- 2002-06-06 CN CNB2005100689994A patent/CN100573176C/zh not_active Expired - Lifetime
- 2002-06-06 CN CN2005100696432A patent/CN1680820B/zh not_active Expired - Lifetime
- 2002-06-06 DE DE10296904T patent/DE10296904B4/de not_active Expired - Fee Related
- 2002-06-06 CN CNB200510068998XA patent/CN100437962C/zh not_active Expired - Lifetime
- 2002-06-06 CN CNB028025881A patent/CN1251080C/zh not_active Expired - Lifetime
- 2002-06-06 CN CNA2005100701144A patent/CN1677123A/zh active Pending
- 2002-06-06 JP JP2003504108A patent/JP3565837B2/ja not_active Expired - Fee Related
- 2002-06-06 US US10/479,726 patent/US7043959B2/en not_active Expired - Fee Related
-
2006
- 2006-02-11 US US11/352,094 patent/US7121132B2/en not_active Expired - Fee Related
- 2006-02-11 US US11/352,087 patent/US7107815B2/en not_active Expired - Fee Related
- 2006-02-11 US US11/352,096 patent/US7111490B2/en not_active Expired - Fee Related
- 2006-02-11 US US11/352,097 patent/US7107817B2/en not_active Expired - Fee Related
- 2006-02-11 US US11/352,095 patent/US7107816B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4929888A (en) * | 1988-08-29 | 1990-05-29 | Advantest Corporation | Pin electronics device having a phase adjustment function for IC testers and phase adjustment method therefor |
US6192496B1 (en) * | 1997-11-26 | 2001-02-20 | Agilent Technologies, Inc. | System for verifying signal timing accuracy on a digital testing device |
Non-Patent Citations (3)
Title |
---|
JP特开2000-199781A 2000.07.18 |
JP特开平11-287844A 1999.10.19 |
JP特开平8-226957A 1996.09.03 |
Also Published As
Publication number | Publication date |
---|---|
US7107815B2 (en) | 2006-09-19 |
CN100573176C (zh) | 2009-12-23 |
JP3565837B2 (ja) | 2004-09-15 |
CN1677123A (zh) | 2005-10-05 |
CN1464980A (zh) | 2003-12-31 |
CN1677122A (zh) | 2005-10-05 |
US7121132B2 (en) | 2006-10-17 |
US20060123878A1 (en) | 2006-06-15 |
US20060123881A1 (en) | 2006-06-15 |
WO2002101404A1 (fr) | 2002-12-19 |
US20060123880A1 (en) | 2006-06-15 |
US20060123882A1 (en) | 2006-06-15 |
US20060123879A1 (en) | 2006-06-15 |
US7111490B2 (en) | 2006-09-26 |
CN1680820A (zh) | 2005-10-12 |
US7043959B2 (en) | 2006-05-16 |
CN100437962C (zh) | 2008-11-26 |
KR20030022886A (ko) | 2003-03-17 |
JPWO2002101404A1 (ja) | 2004-09-30 |
US7107817B2 (en) | 2006-09-19 |
KR100538369B1 (ko) | 2005-12-21 |
DE10296904B4 (de) | 2010-09-09 |
TWI271533B (en) | 2007-01-21 |
CN1251080C (zh) | 2006-04-12 |
US7107816B2 (en) | 2006-09-19 |
DE10296904T5 (de) | 2004-10-14 |
US20040173003A1 (en) | 2004-09-09 |
CN1677121A (zh) | 2005-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1680820B (zh) | 半导体试验装置的校准方法 | |
US8847615B2 (en) | Method, apparatus and system of parallel IC test | |
KR100649648B1 (ko) | 자동 테스트 장치용 원격 테스트 모듈 | |
US7486095B2 (en) | System for measuring signal path resistance for an integrated circuit tester interconnect structure | |
JP2019082482A (ja) | 較正装置 | |
US6879174B2 (en) | Testing method and testing device for semiconductor integrated circuits | |
TW200411199A (en) | Interface circuit | |
EP2198315A1 (en) | Method and apparatus for testing devices using serially controlled intelligent switches | |
US20040051551A1 (en) | Circuit and method for accurately applying a voltage to a node of an integrated circuit | |
US6903567B2 (en) | Test apparatus having multiple test sites at one handler and its test method | |
JP2608167B2 (ja) | Icテスタ | |
CN100523851C (zh) | 半导体试验装置的校准方法 | |
JP3833662B2 (ja) | 半導体試験装置のキャリブレーション方法 | |
US6594797B1 (en) | Methods and circuits for precise edge placement of test signals | |
JPH08507610A (ja) | プリング抵抗を備える接続部をテストする装置 | |
JP3833660B2 (ja) | 半導体試験装置のキャリブレーション方法 | |
JP3833659B2 (ja) | 半導体試験装置のキャリブレーション方法 | |
JP3833661B2 (ja) | 半導体試験装置のキャリブレーション方法 | |
JP2004157129A (ja) | 半導体試験装置のキャリブレーション方法 | |
CN221007786U (zh) | 芯片测试装置 | |
CN212459794U (zh) | 一种具有通道测试功能的探针卡 | |
CN114295939A (zh) | 卫星电缆网自动测试系统 | |
CN115792720A (zh) | 一种汽车线束精准检测电路的设计 | |
KR101100714B1 (ko) | 번인보드용 인터페이스 장치 | |
CN117410274A (zh) | 基于i2c的熔丝修调装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term | ||
CX01 | Expiry of patent term |
Granted publication date: 20100929 |