JP3833660B2

JP3833660B2 - 半導体試験装置のキャリブレーション方法

Info

Publication number: JP3833660B2
Application number: JP2004005241A
Authority: JP
Inventors: 徹射羽
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2001-06-07
Filing date: 2004-01-13
Publication date: 2006-10-18
Anticipated expiration: 2022-06-06
Also published as: JP2004157131A

Description

本発明は、半導体試験装置のピンエレクトロニクスにおいてドライバおよびコンパレータの動作タイミングを調整する半導体試験装置のキャリブレーション方法に関する。

半導体試験装置のピンエレクトロニクスには、被測定デバイスに信号を印加するドライバや、この信号に対応して被測定デバイスから出力される信号の論理を判定するコンパレータが含まれている。ドライバは、入力されるクロック信号に同期した信号の出力動作を行う。また、コンパレータは、入力されるストローブ信号に同期した判定動作を行う。

ところで、半導体試験装置の初期状態においては、被測定デバイスの各入出力ピン毎の信号経路の時間長にばらつきがあるため、ドライバから信号を出力するタイミングやコンパレータによる判定タイミングが期待するタイミングからずれてしまう。このため、被測定デバイスに対して各種の試験を実施する前に、タイミング・キャリブレーションが行われる。

図７３は、半導体試験装置のタイミング・キャリブレーションを行う従来構成を示す図である。図７３において、半導体試験装置本体９０は、パフォーマンスボード９２に備わった専用のケーブル９３を介してソケットボード９４に接続されている。例えば、ＢＧＡ（Ball Grid Array ）タイプのパッケージを有する被測定デバイスに対して各種の試験を行う場合には、表面に多数のポゴピンが設けられたソケットボード９４が用いられる。テストボード９６は、ソケットボート９４の表面に設けられたこれらのポゴピンに、基準ドライバ／コンパレータ（ＤＲ／ＣＰ）部９８から引き出されたプローブ９９を接触させる作業を容易にするために用いられており、表面と裏面のそれぞれに設けられたパッドが内部で電気的に接続された構造を有している。

図７４は、図７３に示した従来構成の電気的な配置図である。半導体試験装置本体９０には、複数組のドライバとコンパレータとが備わっており、各組のドライバとコンパレータがパフォーマンスボード（ＰＢ）９２およびソケットボード（ＳＢ）９４を介して共通のデバイス・ソケット端に接続されている。なお、図７４ではテストボード９６が省略されている。

図７５、図７６、図７７は、従来のタイミング・キャリブレーションの概要を示す図である。図７５に示すように、半導体試験装置の初期状態においては、ｎ個のドライバＤＲ１〜ＤＲｎとｎ個のコンパレータＣＰ１〜ＣＰｎのそれぞれに入力されるクロック信号ＣＬＫ１〜ＣＬＫｎとストローブ信号ＳＴＢ１〜ＳＴＢｎの位相（スキュー）がずれている。

まず、基準ドライバ／コンパレータ部９８のプローブ９９をテストボード９６を介していずれかのデバイス・ソケット端に接続し、基準ドライバ信号（基準ＤＲ）の立ち上がりタイミングにストローブ信号ＳＴＢ１の位相（コンパレータＣＰ１による比較動作のタイミング）を一致させる（図７６）。次に、この基準ドライバの出力信号の立ち上がりタイミングに基準コンパレータ信号（基準ＣＰ）の位相を一致させた後に、この基準コンパレータ信号の出力タイミング（基準コンパレータによる比較動作のタイミング）にドライバＤＲ１から出力される信号の立ち上がりタイミングが一致するようにドライバＤＲ１に入力されるクロック信号のＣＬＫ１の位相を合わせる（図７７）。このようなタイミング・キャリブレーション作業が各デバイス・ソケット端毎に行われる。

ところで、上述した従来の半導体試験装置のタイミング・キャリブレーション方法は、デバイス・ソケット端でタイミング補正を行うために、基準ドライバ／コンパレータ部９８に備わったプローブ９９の移動とその先端部分の接触とを繰り返し行う必要があり、この操作を自動化するためには特殊な装置が必要になる。この作業を専用のロボットに行わせる場合が考えられるが、このようなロボットは一般に高価であり、しかも高い位置決め精度を確保するために取り扱いが容易でない場合が多く、作業内容が複雑化するという問題があった。また、ロボットを用いずに、手作業でプローブ９９の位置合わせを行うこともできるが、被測定デバイスのピン数が多い場合や、同時に試験を行う被測定デバイスの数が多い場合には、プローブ９９の移動と接触を繰り返す回数も膨大なものとなるため、タイミング・キャリブレーションが終了するまでの作業時間が増大するという問題があった。

本発明は、このような点に鑑みて創作されたものであり、その目的は、コストの低減、作業内容の簡素化、作業時間の短縮が可能な半導体試験装置のキャリブレーション方法を提供することにある。

上述した課題を解決するために、本発明の半導体試験装置のキャリブレーション方法は、クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行うために、第１〜第３のステップを含んで構成されている。第１のステップにおいて、複数のドライバのそれぞれと複数のコンパレータのそれぞれとが１対１に対応づけられた状態において、互いに１対１に対応するクロック信号とストローブ信号についていずれか一方を基準にして他方の位相が調整される。第２のステップにおいて、複数のドライバのそれぞれに対応するクロック信号同士の相対的な位相差、あるいは複数のコンパレータのそれぞれに対応するストローブ信号同士の相対的な位相差が取得される。第３のステップにおいて、相対的な位相差に基づいて複数のクロック信号および複数のストローブ信号の位相が調整される。従来のように、タイミング・キャリブレーションを行うためだけに専用の基準ドライバ／コンパレータ部やそれに接続されたプローブや、プローブの移動と接触を自動化するための専用のロボット等が不要になるため、コストの大幅な削減が可能になる。

特に、上述した第１のステップにおいて行われる位相の調整は、ストローブ信号に応じてコンパレータによって比較動作を行うタイミングと、ドライバから出力されてコンパレータに入力される信号が変化するタイミングとが一致するように、クロック信号の位相を可変することにより行うことが望ましい。あるいは、上述した第１のステップにおいて行われる位相の調整は、ストローブ信号に応じてコンパレータによって比較動作を行うタイミングと、ドライバから出力されてコンパレータに入力される信号が変化するタイミングとが一致するように、ストローブ信号の位相を可変することにより行うことが望ましい。また、上述した第２のステップにおいて行われる位相差の取得は、第１のステップにおけるドライバとコンパレータとの組合せを変えた状態において、互いに１対１に対応するクロック信号とストローブ信号についていずれか一方を基準にして他方の位相差を測定することにより行うことが望ましい。コンパレータによる比較動作の結果を観察しながらクロック信号やストローブ信号の位相を可変することにより、容易にこれらの位相の調整や相対的な位相差の測定等を行うことが可能になる。

また、上述したドライバに対するクロック信号の供給経路とコンパレータに対するストローブ信号の供給経路のそれぞれには、信号の位相を可変する遅延素子が挿入されていることが望ましい。各遅延素子の遅延量を個別に可変することにより、各デバイスソケット端に対応するクロック信号とストローブ信号のそれぞれの位相を任意の値に調整することが可能になる。

また、上述した第１のステップは、ショート接続点のそれぞれに、対応する一のドライバの出力端と一のコンパレータの入力端とが、等しい時間長の配線を介して接続された第１のキャリブレーションボードを用いて行われることが望ましい。また、上述した第２のステップは、ショート接続点のそれぞれに、対応する一のドライバの出力端と一のコンパレータの入力端とが、等しい時間長の配線を介して接続された、第１のキャリブレーションボードと配線の組合せが異なる第２のキャリブレーションボードを用いて行われることが望ましい。クロック信号とストローブ信号の位相調整や、ストローブ信号間の位相差あるいはクロック信号間の位相差の測定が、第１のキャリブレーションボードや第２のキャリブレーションボードを用いることにより可能になる。したがって、プローブを用いてクロック信号やストローブ信号の位相を各デバイスソケット端単位で調整していた従来の手法に比べて、作業内容の簡略化が可能になる。

また、上述した第１のステップと第２のステップの間に、第１のキャリブレーションボードを第２のキャリブレーションボードに交換する第４のステップを有することが望ましい。機械的な作業は、第１のキャリブレーションボードを第２のキャリブレーションボードに交換するだけであり、タイミング・キャリブレーション全体における作業時間の大幅な短縮が可能になる。

また、上述した第１のステップは、ショート接続点のそれぞれに、対応する一のドライバの出力端と一のコンパレータの入力端とが、等しい時間長の配線を介して接続された第３のキャリブレーションボードを用いて行われ、第２のステップは、ショート接続点のそれぞれに、対応する一のドライバの出力端と一のコンパレータの入力端とが、等しい時間長の配線を介して接続されるように、第３のキャリブレーションボードの配線状態を切り替えて行われることが望ましい。配線内容を切り替え可能な第３のキャリブレーションボードを用いることにより、キャリブレーションボードの交換作業も不要になるため、さらに全体の作業時間を短縮することができる。

また、上述した第３のキャリブレーションボードには、配線状態を切り替える複数の切替スイッチが含まれており、これらの切替スイッチの接続状態を切り替えることにより、第１および第２のステップの動作を行うことが望ましい。これにより、第３のキャリブレーションボードの配線状態を容易に切り替えることができる。

また、上述した各種のキャリブレーションボードを用いる代わりに、同様の配線がなされたキャリブレーションデバイスあるいはキャリブレーションウエハを用いるようにしてもよい。特に、キャリブレーションデバイスの交換をハンドラを用いて行うことにより、交換作業の自動化が可能になる。

また、本発明の半導体試験装置のキャリブレーション方法は、クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行うために、第１〜第３のステップを含んで構成されている。第１のステップにおいて、複数のドライバと複数のコンパレータを少なくとも一方が２以上含まれるようにｍ個のグループ分けが行われた状態で、各グループ毎に、複数のドライバから出力されてコンパレータに入力される信号が変化するタイミングと、複数のコンパレータによって比較動作を行うタイミングとを一致させて、クロック信号の位相とストローブ信号の位相が調整される。第２のステップにおいて、異なるグループについて、ドライバに対応するクロック信号同士の相対的な位相差、あるいはコンパレータに対応するストローブ信号同士の相対的な位相差が取得される。第３のステップにおいて、相対的な位相差に基づいて、複数のグループのそれぞれに含まれるドライバに対応するクロック信号の位相およびコンパレータに対応するストローブ信号の位相の調整が行われる。従来のように、タイミング・キャリブレーションを行うためだけに専用の基準ドライバ／コンパレータ部やそれに接続されたプローブや、プローブの移動と接触を自動化するための専用のロボット等が不要になるため、コストの大幅な削減が可能になる。また、グループを単位としてキャリブレーション動作を行うことにより、グループ内での調整誤差を平均化することができるため、測定結果のばらつきにより生じるキャリブレーション誤差を低減することが可能になる。

また、上述したドライバに対するクロック信号の供給経路とコンパレータに対するストローブ信号の供給経路のそれぞれには、信号の位相を可変する遅延素子が挿入されていることが望ましい。各遅延素子の遅延量を個別に可変することにより、クロック信号とストローブ信号のそれぞれの位相を任意の値に調整することが可能になり、これらの信号の位相調整が容易になる。

また、上述した第１のステップは、複数のグループのそれぞれ毎に、ドライバの出力端とコンパレータの入力端とが共通の第１のショート接続点を介して接続された第１のキャリブレーションボードを用いて行われることが望ましい。また、上述した第２のステップは、一のグループに含まれるドライバの出力端と、他のグループに含まれるコンパレータの入力端とが共通の第２のショート接続点を介して接続された第２のキャリブレーションボードを用いて行われることが望ましい。第１および第２のキャリブレーションボードを交換することによってキャリブレーション動作が行われるため、プローブを用いてクロック信号やストローブ信号の位相を個別に調整していた従来の手法に比べて、作業内容の簡略化が可能になる。

また、上述したドライバと第１および第２のショート接続点とをつなぐ配線の配線長と、コンパレータと第１および第２のショート接続点とをつなぐ配線の配線長とを全て同じに設定することが望ましい。これにより、全てのクロック信号およびストローブ信号を同じ条件で調整することができ、コンパレータの出力を観察することによるキャリブレーション動作が可能になる。

また、上述した第１のステップと第２のステップとの間に、第１のキャリブレーションボードを第２のキャリブレーションボードに交換する第４のステップを有することが望ましい。機械的な作業は、第１のキャリブレーションボードを第２のキャリブレーションボードに交換するだけであり、タイミング・キャリブレーション全体における作業時間の大幅な短縮が可能になる。

また、上述した第１のステップは、各グループに含まれるドライバの出力端とコンパレータの入力端とが、全てのグループについて時間長が等しい配線を介して接続された第３のキャリブレーションボードを用いて行われ、第２のステップは、一のグループに含まれるドライバの出力端と他のグループに含まれるコンパレータの入力端とが、全てのグループ間で時間長が等しい配線を介して接続されるように、第３のキャリブレーションボードの配線状態を切り替えて行われることが望ましい。配線内容を切り替え可能な第３のキャリブレーションボードを用いることにより、キャリブレーションボードの交換作業も不要になるため、さらに全体の作業時間を短縮することができる。

また、本発明の半導体試験装置のキャリブレーション方法は、クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行うために、第１〜第３のステップを含んで構成されている。第１のステップにおいて、複数のドライバと複数のコンパレータを少なくとも一方が２以上含まれるようにｍ個のグループ分けが行われた状態で、一のコンパレータを共通コンパレータとしてこの共通コンパレータに対応するストローブ信号を基準にして、各グループに含まれる一のドライバをグループ内共通ドライバとしてこのグループ内共通ドライバに対応するクロック信号の位相が調整される。第２のステップにおいて、ｍ個のグループのそれぞれにおいて、グループ内共通ドライバに対応するクロック信号を基準にして、同じグループに含まれるコンパレータに対応するストローブ信号の位相が調整される。第３のステップにおいて、ｍ個のグループのそれぞれにおいて、任意のコンパレータに対応するストローブ信号の位相を基準にして、同じグループに含まれるドライバに対応するクロック信号の位相が調整される。

あるいは、本発明の半導体試験装置のキャリブレーション方法は、クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行うために、第１〜第３のステップを含んで構成されている。第１のステップにおいて、複数のドライバと複数のコンパレータを少なくとも一方が２以上含まれるようにｍ個のグループ分けが行われた状態で、一のドライバを共通ドライバとしてこの共通ドライバに対応するクロック信号を基準にして、各グループに含まれる一のコンパレータをグループ内共通コンパレータとしてこのグループ内共通コンパレータに対応するストローブ信号の位相が調整される。第２のステップにおいて、ｍ個のグループのそれぞれにおいて、グループ内共通コンパレータに対応するストローブ信号を基準にして、同じグループに含まれるドライバに対応するクロック信号の位相を調整する。第３のステップにおいて、ｍ個のグループのそれぞれにおいて、任意のドライバに対応するクロック信号の位相を基準にして、同じグループに含まれるコンパレータに対応するストローブ信号の位相が調整される。

従来のように、タイミング・キャリブレーションを行うためだけに専用の基準ドライバ／コンパレータ部やそれに接続されたプローブや、プローブの移動と接触を自動化するための専用のロボット等が不要になるため、コストの大幅な削減が可能になる。また、第２および第３のステップにおける調整作業は、各グループ毎に並行して行うことが可能であり、作業効率の向上および作業時間の短縮が可能になる。

上述した第１〜第３の各ステップにおいて行われる位相の調整は、ストローブ信号に応じてコンパレータによって比較動作を行うタイミングと、ドライバのそれぞれから出力されてコンパレータに入力される信号が変化するタイミングとが一致するように、クロック信号あるいはストローブ信号の位相を可変することにより行うことが望ましい。コンパレータによる比較動作の結果を観察しながらクロック信号やストローブ信号の位相を可変することにより、容易にこれらの位相の調整や相対的な位相差の測定等を行うことが可能になる。

また、上述したドライバに対するクロック信号の供給経路とコンパレータに対するストローブ信号の供給経路のそれぞれには、信号の位相を可変する遅延素子が挿入されていることが望ましい。各遅延素子の遅延量を個別に可変することにより、クロック信号とストローブ信号のそれぞれの位相を任意の値に調整することが可能になり、これらの信号の位相合わせが容易になる。

また、上述した第１のステップは、共通コンパレータの入力端とグループ内共通ドライバの出力端とが、共通の第１のショート接続点を介して接続された第１のキャリブレーションボードを用いて行われることが望ましい。あるいは、上述した第１のステップは、共通ドライバの出力端とグループ内共通コンパレータの入力端とが、共通の第１のショート接続点を介して接続された第１のキャリブレーションボードを用いて行われることが望ましい。また、上述した第２および第３のステップは、複数のグループのそれぞれ毎に、ドライバの出力端とコンパレータの入力端とが共通の第２のショート接続点を介して接続された第２のキャリブレーションボードを用いて行われることが望ましい。第１および第２のキャリブレーションボードを交換することによってキャリブレーション動作が行われるため、プローブを用いてクロック信号やストローブ信号の位相を個別に調整していた従来の手法に比べて、作業内容の簡略化が可能になる。

また、上述した第１のステップは、共通コンパレータの入力端とｍ個のグループのそれぞれに含まれるグループ内共通ドライバの出力端とが、全てのグループについて時間長が等しい配線を介して接続された第３のキャリブレーションボードを用いて行われ、第２および第３のステップは、各グループに含まれるドライバの出力端とコンパレータの入力端とが、全てのグループについて時間長が等しい配線を介して接続されるように、第３のキャリブレーションボードの配線状態を切り替えて行われることが望ましい。あるいは、上述した第１のステップは、共通ドライバの出力端とｍ個のグループのそれぞれに含まれるグループ内共通コンパレータの入力端とが、全てのグループについて時間長が等しい配線を介して接続された第３のキャリブレーションボードを用いて行われ、第２および第３のステップは、各グループに含まれるドライバの出力端とコンパレータの入力端とが、全てのグループについて時間長が等しい配線を介して接続されるように、第３のキャリブレーションボードの配線状態を切り替えて行われることが望ましい。配線内容を切り替え可能な第３のキャリブレーションボードを用いることにより、キャリブレーションボードの交換作業も不要になるため、さらに全体の作業時間を短縮することができる。

また、上述した第３のキャリブレーションボードには、配線状態を切り替える複数の切替スイッチが含まれており、これらの切替スイッチの接続状態を切り替えることにより、第１、第２および第３のステップの動作を行うことが望ましい。これにより、第３のキャリブレーションボードの配線状態を容易に切り替えることができる。

また、本発明の半導体試験装置のキャリブレーション方法は、クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行うために、第１および第２のステップを含んで構成されている。第１のステップにおいて、一のドライバに対応するクロック信号を基準にして、複数のコンパレータのそれぞれに対応するストローブ信号の位相が調整される。第２のステップにおいて、第１のステップにおいて位相調整が終了した一のストローブ信号を基準にして、複数のドライバのそれぞれに対応するクロック信号の位相が調整される。

あるいは、本発明の半導体試験装置のキャリブレーション方法は、クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行うために、第１および第２のステップを含んで構成されている。第１のステップにおいて、一のコンパレータに対応するストローブ信号を基準にして、複数のドライバのそれぞれに対応するクロック信号の位相が調整される。第２のステップにおいて、第１のステップにおいて位相調整が終了した一のクロック信号を基準にして、複数のコンパレータのそれぞれに対応するストローブ信号の位相が調整される。

従来のように、タイミング・キャリブレーションを行うためだけに専用の基準ドライバ／コンパレータ部やそれに接続されたプローブや、プローブの移動と接触を自動化するための専用のロボット等が不要になるため、コストの大幅な削減が可能になる。

また、上述した第１および第２の各ステップにおいて行われる位相の調整は、ストローブ信号に応じてコンパレータによって比較動作を行うタイミングと、ドライバのそれぞれから出力されてコンパレータに入力される信号が変化するタイミングとが一致するように、クロック信号あるいはストローブ信号の位相を可変することにより行うことが望ましい。コンパレータによる比較動作の結果を観察しながらクロック信号やストローブ信号の位相を可変することにより、容易にこれらの位相の調整や相対的な位相差の測定等を行うことが可能になる。

また、上述した第１のステップは、一のドライバの出力端と複数のコンパレータのそれぞれの入力端とが第１のショート接続点を介して別々に接続された複数の第１のキャリブレーションボードを用いて行われることが望ましい。あるいは、上述した第１のステップは、複数のドライバのそれぞれの出力端と一のコンパレータの入力端とが第１のショート接続点を介して別々に接続された複数の第１のキャリブレーションボードを用いて行われることが望ましい。また、上述した第２のステップは、複数のドライバのそれぞれと複数のコンパレータのそれぞれとが対応しており、対応するドライバの出力端とコンパレータの入力端とが接続された第２のキャリブレーションボードを用いて行われることが望ましい。第１および第２のキャリブレーションボードを交換することによってキャリブレーション動作が行われるため、プローブを用いてクロック信号やストローブ信号の位相を個別に調整していた従来の手法に比べて、作業内容の簡略化が可能になる。

以下、本発明を適用した一実施形態の半導体試験装置のキャリブレーション方法について詳細に説明する。

〔第１の実施形態〕
図１は、第１の実施形態において行われるタイミング・キャリブレーションの対象となる半導体試験装置の全体構成を示す図である。この半導体試験装置は、被測定デバイス（図示せず）に対して所定の試験を実施するために、半導体試験装置本体１０およびワークステーション（ＷＳ）４０を含んで構成されている。

ワークステーション４０は、機能試験等の一連の試験動作やタイミング・キャリブレーション動作の全体を制御するとともに、ユーザとの間のインタフェースを実現する。

半導体試験装置本体１０は、ワークステーション４０から転送されてくる所定の試験プログラムを実行することにより被測定デバイスに対する各種の試験を行う。また、半導体試験装置本体１０は、ワークステーション４０から転送されてくる専用プログラムを実行することにより、タイミング・キャリブレーションを実施する。このために、半導体試験装置本体１０は、テスタ制御部（ＴＰ）１２、タイミング発生器（ＴＧ）１４、パターン発生器（ＰＧ）１６、データセレクタ（ＤＳ）１８、フォーマット制御部（ＦＣ）２０、ピンエレクトロニクス２２を備えている。

テスタ制御部１２は、タイミング発生器１４等の各構成部とバスを介して接続されており、ワークステーション４０から転送された試験プログラムを実行することにより、各構成部に対して各種の試験動作やキャリブレーション動作に必要な制御を行う。

タイミング発生器１４は、試験動作の基本周期を設定するとともに、この設定した基本周期内に含まれる各種のタイミングエッジを生成する。パターン発生器１６は、被測定デバイスの各ピンに入力するパターンデータを発生する。データセレクタ１８は、パターン発生器１６から出力される各種のパターンデータと、これを入力する被測定デバイスの各ピンとを対応させる。フォーマット制御部２０は、パターン発生器１６によって発生してデータセレクタ１８によって選択されたパターンデータと、タイミング発生器１４によって生成されたタイミングエッジとに基づいて、被測定デバイスに対する波形制御を行う。

ピンエレクトロニクス２２は、被測定デバイスとの間で物理的なインタフェースをとるためのものであり、フォーマット制御部２０の波形制御によって生成されるクロック信号ＣＬＫやストローブ信号ＳＴＢに基づいて、実際に被測定デバイスとの間で入出力される信号を生成する。このために、ピンエレクトロニクス２２は、ｎ個のドライバＤＲ１〜ＤＲｎと、ｎ個のコンパレータＣＰ１〜ＣＰｎとを含んで構成されている。

ドライバＤＲ１は、フォーマット制御部２０から出力されるクロック信号ＣＬＫ１に同期した信号の生成動作を行っており、クロック信号ＣＬＫ１が立ち上がったとき出力信号をローレベルからハイレベルに変化させる。同様に、ドライバＤＲ２〜ＤＲｎは、入力されるクロック信号ＣＬＫ２〜ＣＬＫｎのそれぞれに同期した信号の生成動作を行っており、対応するクロック信号が立ち上がったときに出力信号をローレベルからハイレベルに変化させる。

なお、本実施形態（他の実施形態についても同様）では、クロック信号と同じようにドライバの出力信号が変化するように、すなわちクロック信号の立ち上がりに同期してドライバの出力信号も立ち上がり、クロック信号の立ち下がりに同期してドライバの出力信号も立ち下がるようにしたが、反対に、クロック信号の立ち上がりに同期してドライバの出力信号が立ち下がり、クロック信号の立ち下がりに同期してドライバの出力信号が立ち上がるようにしてもよい。

コンパレータＣＰ１は、フォーマット制御部２０から出力されるストローブ信号ＳＴＢ１に同期した比較動作を行っており、ストローブ信号ＳＴＢ１が入力された時点において被測定デバイスの対応ピンから入力される信号の論理を判定する。同様に、コンパレータＣＰ２〜ＣＰｎは、入力されるストローブ信号ＳＴＢ２〜ＳＴＢｎのそれぞれに同期した比較動作を行っており、対応するストローブ信号が入力された時点において被測定デバイスの対応ピンから入力される信号の論理を判定する。

なお、ストローブ信号に同期した比較動作をコンパレータによって行う場合に、ストローブ信号の立ち上がりに同期してコンパレータによる比較動作を行う場合と、ストローブ信号の立ち下がりに同期してコンパレータによる比較動作を行う場合とが考えられるが、本実施形態（他の実施形態についても同様）では、本発明との関係において本質的な差異はないため、どちらの比較タイミングを採用してもよい。

上述したドライバＤＲ１とコンパレータＣＰ１とが一組となって被測定デバイスの一の入出力ピンに対応している。また、ドライバＤＲ２とコンパレータＣＰ２とが一組となって別の入出力ピンに対応している。このように、被測定デバイスの各入出力ピンに対応させて一組のドライバとコンパレータが設けられている。

また、半導体試験装置本体１０にはパフォーマンスボード３０が搭載されており、このパフォーマンスボード３０を介して上述したピンエレクトロニクス２２がキャリブレーションボード５０Ａ（あるいは５０Ｂ）に接続されている。

キャリブレーションボード５０Ａ、５０Ｂは、タイミング・キャリブレーションを行うために特別な内部配線がなされたものであり、互いに異なる配線がなされている。

図２は、一方のキャリブレーションボード５０Ａの配線状態を示す図である。図２において、２つの端子１ａ、１ｂがショート接続点（デバイスソケット端）１ｃと共通に接続されており、しかも信号の遅延時間に換算したそれぞれの配線長（時間長）が同じになるように設定されている。また、２つの端子２ａ、２ｂがショート接続点２ｃと共通に接続されており、しかも信号の遅延時間に換算したそれぞれの配線長が同じになるように設定されている。同様に、２つの端子ｎａ、ｎｂがショート接続点ｎｃと共通に接続されており、しかも信号の遅延時間に換算したそれぞれの配線長が同じになるように設定されている。さらに、上述した各配線長は、全てのショート接続点について同じ長さに設定されている。

図３は、他方のキャリブレーションボード５０Ｂの配線状態を示す図である。図３において、２つの端子１ａ、ｎｂがショート接続点１ｃと共通に接続されており、しかも信号の遅延時間に換算したそれぞの配線長が同じになるように設定されている。また、２つの端子２ａ、１ｂがショート接続点２ｃと共通に接続されており、しかも信号の遅延時間に換算したそれぞれの配線長が同じになるように設定されている。同様に、２つの端子ｎａ、２ｂがショート接続点ｎｃと共通に接続されており、しかも信号の遅延時間に換算したそれぞれの配線長が同じになるように設定されている。さらに、上述した各配線長は、２種類のキャリブレーションボード５０Ａ、５０Ｂの全てのショート接続点について同じ長さに設定されている。

本実施形態の半導体試験装置はこのような構成を有しており、次にこれを用いたキャリブレーション動作について説明する。

図４は、本実施形態のキャリブレーション動作手順を示す流れ図である。パフォーマンスボード３０に一方のキャリブレーションボード５０Ａがセットされた後（ステップ１００）、テスタ制御部１２は、このキャリブレーションボード５０Ａの各ショート接続点毎に、ストローブ信号を基準にしてクロック信号の位相を調整する（ステップ１０１）。

上述したステップ１０１では、ストローブ信号が出力されて（立ち上がって）コンパレータによる比較動作が行われたときの出力信号のレベルを、クロック信号の立ち上がりタイミングを少しずつ変化させながら観察し、コンパレータの出力信号のレベルが丁度反転したときのクロック信号の位相を求めることより、クロック信号の位相合わせを行うことになる。

図５は、半導体試験装置本体１０にパフォーマンスボード（ＰＢ）３０を介してキャリブレーションボード（ＣＢ）５０Ａがセットされた状態を示す図である。図５において、Ｔx1〜Ｔxnは各ドライバの出力端からキャリブレーションボード５０Ａの端子までの配線によって生じる遅延時間を、Ｔy1〜Ｔynはキャリブレーションボード５０Ａの端子から各コンパレータの入力端までの配線によって生じる遅延時間を、Ｔａはキャリブレーションボード５０Ａ内の各配線によって生じる遅延時間をそれぞれ示している。例えば、Ｔx1〜Ｔxn、Ｔy1〜Ｔynは、全て同じ値に設定されているものとする。

図５に示すように、各ドライバＤＲ１〜ＤＲｎにクロック信号が供給される経路には、このクロック信号の位相（変化タイミング）を調整するために遅延素子Ｔが設けられている。各遅延素子Ｔの素子定数を可変することにより、各ドライバＤＲ１〜ＤＲｎに対するクロック信号の位相を任意かつ独立に調整することができる。同様に、各コンパレータＣＰ１〜ＣＰｎにストローブ信号が供給される経路には、このストローブ信号の位相を調整するために遅延素子Ｔが設けられている。各遅延素子Ｔの素子定数を可変することにより、各コンパレータＣＰ１〜ＣＰｎに対するストローブ信号の位相（変化タイミング）を任意かつ独立に調整することができる。

なお、本実施形態および第２の実施形態以降の各実施形態では、キャリブレーションボードの各端子からドライバの出力端およびコンパレータの入力端までの配線長が全て同じ場合について説明しているが、これらの配線長を異ならせるとともに、各配線長の差を上述した遅延素子Ｔで調整するようにしてもよい。

図６は、上述したステップ１０１において実施されるクロック信号の位相の調整動作の概略を示す図である。また、図７は、図６に示すクロック信号の位相の調整動作の詳細を示す図である。図７において、各クロック信号に対応して示された「ＤＲ」、「ショート接続点」、「ＣＰ」は、各クロック信号に対応してドライバから出力される信号が通過あるいは到達するタイミングを示している。例えばクロック信号ＣＬＫ１に着目すると、「ＤＲ」で示されたタイミングでこのクロック信号ＣＬＫ１に対応してドライバＤＲ１から信号が出力される。この信号は、「ショート接続点」で示されたタイミングでショート接続点（デバイスソケット端）に到達し、さらに、「ＣＰ」で示されたタイミングでコンパレータＣＰ１に到達する。なお、図６は、図７において「ＣＰ」で示されたタイミングに着目しており、それ以外の部分は省略されている。

まず、テスタ制御部１２は、ショート接続点１ｃに着目して、コンパレータＣＰ１に入力するストローブ信号ＳＴＢ１の位相（比較動作を行うタイミング）を固定した状態で、ドライバＤＲ１に入力するクロック信号ＣＬＫ１の位相を可変して、このクロック信号ＣＬＫ１に対応してドライバＤＲ１から出力された信号がショート接続点１ｃおよび端子１ｂを経由してコンパレータＣＰ１に入力されたときに立ち上がるように調整する。次に、テスタ制御部１２は、ショート接続点２ｃに着目して、コンパレータＣＰ２に入力するストローブ信号ＳＴＢ２の位相（比較動作を行うタイミング）を固定した状態で、ドライバＤＲ２に入力するクロック信号ＣＬＫ２の位相を可変して、このクロック信号ＣＬＫ２に対応してドライバＤＲ２から出力された信号がショート接続点２ｃおよび端子２ｂを経由してコンパレータＣＰ２に入力されたときに立ち上がるように調整する。このように、テスタ制御部１２は、ショート接続点ｎｃまでのそれぞれに着目して、コンパレータＣＰｉ（ｉ＝１、２、…、ｎ）に入力するストローブ信号ＳＴＢｉの位相（比較動作を行うタイミング）を固定した状態で、ドライバＤＲｉに入力するクロック信号ＣＬＫｉの位相を可変して、このクロック信号ＣＬＫｉに対応してドライバＤＲｉから出力された信号がショート接続点ｉｃおよび端子ｉｂを経由してコンパレータＣＰｉに入力されたときに立ち上がるように調整する。

このようにして一方のキャリブレーションボード５０Ａを用いて、全てのショート接続点１ｃ〜ｎｃに対応するクロック信号ＣＬＫ１〜ＣＬＫｎの位相調整が終了すると、次に、もう一方のキャリブレーションボード５０Ｂがセットされる（ステップ１０２）。なお、ステップ１００、１０２におけるキャリブレーションボード５０Ａ、５０Ｂのセットは、手動で行う場合と、専用のロボット等を用いて作業の自動化を図る場合が考えられる。

図８は、半導体試験装置本体１０にキャリブレーションボード５０Ｂがセットされた状態を示す図である。

次に、テスタ制御部１２は、キャリブレーションボード５０Ｂの各ショート接続点毎にストローブ信号の位相差を測定によって取得する（ステップ１０３）。

図９は、ステップ１０３において実施されるストローブ信号の位相差取得動作の概略を示す図である。まず、テスタ制御部１２は、キャリブレーションボード５０Ｂのショート接続点１ｃに着目し、ドライバＤＲ１に入力されるクロック信号ＣＬＫ１の位相を基準として（正確には、クロック信号ＣＬＫ１に対応してドライバＤＲ１から出力される信号がコンパレータＣＰｎの入力端で立ち上がるタイミングを基準にして）、コンパレータＣＰｎに入力されるストローブ信号ＳＴＢｎの位相差Ｔｎを測定する。この測定は、クロック信号ＣＬＫ１の位相を固定した状態で、ストローブ信号ＳＴＢｎの位相を所定範囲でスキャンすることにより行うことができる。具体的には、クロック信号ＣＬＫ１に対応してドライバＤＲ１から出力されてショート接続点１ｃを経由してコンパレータＣＰｎに入力される信号の立ち上がりタイミングを固定した状態で、ストローブ信号ＳＴＢｎの出力タイミングを、コンパレータＣＰｎの出力信号のレベルが反転するまで少しずつ変化させる。このようにしてストローブ信号ＳＴＢｎの位相を変化させたときの変化量が、測定したいストローブ信号ＳＴＢｎの位相差Ｔｎに相当する。

次に、テスタ制御部１２は、キャリブレーションボード５０Ｂのショート接続点２ｃに着目し、ドライバＤＲ２に入力されるクロック信号ＣＬＫ２の位相を基準として、コンパレータＣＰ１に入力されるストローブ信号ＳＴＢ１の位相差Ｔ１を測定する。このように、テスタ制御部１２は、キャリブレーションボード５０Ｂのショート接続点ｎｃまでのそれぞれに着目し、一つ隣の組に対応した各ドライバＤＲｉ（ｉ＝１、２、…、ｎ）に入力されるクロック信号ＣＬＫｉの位相を基準として、コンパレータＣＰｊ（ｊ＝ｎ、１、２、…、ｎ−１）に入力されるストローブ信号ＳＴＢｊの位相差Ｔｊを測定する。

このようにして他方のキャリブレーションボード５０Ｂを用いて、全てのストローブ信号ＳＴＢ１〜ＳＴＢｎの相対的な位相差が取得される。

次に、テスタ制御部１２は、取得した各ストローブ信号ＳＴＢ１〜ＳＴＢｎの位相差を用いて、ストローブ信号の補正値を決定する（ステップ１０４）。具体的には、ステップ１０３における各ストローブ信号の位相差取得動作において、隣接する２つのショート接続点のそれぞれに対応する２つのコンパレータに入力される２つのストローブ信号の位相の相対的なズレがわかるため、あるショート接続点に対応するコンパレータに入力されるストローブ信号の位相を基準とすることにより、他のコンパレータに入力されるストローブ信号の位相をこの基準となるストローブ信号の位相に一致させるために必要な補正値を決定することができる。その後、テスタ制御部１２は、決定した補正値を用いて、各コンパレータＣＰ１〜ＣＰｎに入力するストローブ信号ＳＴＢ１〜ＳＴＢｎの位相補正を行う（ステップ１０５）。

図１０は、ステップ１０４、１０５において実施されるストローブ信号の補正値決定動作および補正動作の概略を示す図である。例えば、ストローブ信号ＳＴＢ１の位相（出力タイミング）を基準としたときのストローブ信号ＳＴＢ２の位相差がＴ１であるときに、テスタ制御部１２は、ストローブ信号ＳＴＢ２の位相をＴ１ずらすことにより、このストローブ信号ＳＴＢ２の位相をストローブ信号ＳＴＢ１の位相に一致させる。これにより、ストローブ信号ＳＴＢ１に同期したコンパレータＣＰ１の比較動作のタイミングと、ストローブ信号ＳＴＢ２に同期したコンパレータＣＰ２の比較動作のタイミングとを一致させることができる。

同様に、ストローブ信号ＳＴＢ１の位相（出力タイミング）を基準としたときのストローブ信号ＳＴＢｎの位相差がＴ１＋Ｔ２であるときに、テスタ制御部１２は、ストローブ信号ＳＴＢｎの位相をＴ１＋Ｔ２ずらすことにより、このストローブ信号ＳＴＢｎの位相をストローブ信号ＳＴＢ１の位相に一致させる。このようにして、全てのコンパレータの比較動作のタイミングを一致させることが可能になる。

次に、テスタ制御部１２は、各ドライバＤＲ１〜ＤＲｎに入力するクロック信号ＣＬＫ１〜ＣＬＫｎの位相補正を行う（ステップ１０６）。この補正は、各ドライバに対応するコンパレータに入力されるストローブ信号の位相の補正値を用いて行われる。

図１１は、ステップ１０６において実施されるクロック信号の位相の補正動作の概略を示す図である。まず、テスタ制御部１２は、ステップ１０５において補正が終了しているストローブ信号ＳＴＢ２の位相に一致するように、このストローブ信号ＳＴＢ２に対応するクロック信号ＣＬＫ２の位相を補正する。同様に、テスタ制御部１２は、ストローブ信号ＳＴＢｎまでのそれぞれの位相に一致するように、対応するクロック信号ＣＬＫｎまでの各位相を補正する。このようにして、各クロック信号の立ち上がりに同期して各ドライバから出力される信号が立ち上がるタイミングを互いに一致させることが可能になる。

このように、本実施形態の半導体試験装置では、まず最初に一方のキャリブレーションボード５０Ａを用いることにより、各ソケットデバイス端毎に、ストローブ信号を基準にしてクロック信号の位相を調整する動作が行われる。次に、他方のキャリブレーションボード５０Ｂを用いることにより、隣接するショート接続点における２つのストローブ信号の位相の差が測定された後、いずれかのショート接続点に対応するクロック信号およびストローブ信号を基準にして、他のストローブ信号およびクロック信号の位相補正が行われる。したがって、本実施形態の半導体試験装置のキャリブレーション動作においては、各ショート接続点毎にプローブを接触させる必要がなく、単にキャリブレーションボード５０Ａ、５０Ｂをセットするだけであるため、キャリブレーション動作に必要な作業内容の簡素化が可能になる。また、キャリブレーション動作用に別の基準ドライバ／コンパレータ部や、プローブの接触や移動を繰り返す専用のロボット等の特殊な構成が不要であり、大幅なコストダウンを図ることができる。さらに、キャリブレーション動作が終了するまでに機械的な動きを伴う動作は、キャリブレーションボード５０Ａ、５０Ｂのセットのみであるため、従来のようにプローブの移動と接触をショート接続点の数だけ繰り返す場合に比べて、作業時間を大幅に低減することができる。

なお、上述した実施形態では、まず最初に一方のキャリブレーションボード５０Ａを用いることにより、各ストローブ信号を基準にしてクロック信号の位相を調整するようにしたが、反対に、各クロック信号の位相を基準にしてストローブ信号の位相を調整するようにしてもよい。また、他方のキャリブレーションボード５０Ｂを用いてストローブ信号の位相を調整した後（図４のステップ１０５）、クロック信号の位相を調整したが（図４のステップ１０６）、この順番は入れ替えるようにしてもよい。

〔第２の実施形態〕
上述した実施形態では、２種類のキャリブレーションボード５０Ａ、５０Ｂを順番に用いてキャリブレーション動作を行うようにしたが、これら２種類のキャリブレーションボード５０Ａ、５０Ｂの機能を兼ね備えた１種類のキャリブレーションボードを用いて交換の手間を省くようにしてもよい。

図１２、図１３は、配線内容が異なる２種類のキャリブレーションボード５０Ａ、５０Ｂの機能を兼ね備えた第２の実施形態のキャリブレーションボード５０Ｃの構成を示す図であり、半導体試験装置本体１０にパフォーマンスボード３０を介して接続された状態が示されている。これらの図に示すキャリブレーションボード５０Ｃは、各ショート接続点に対応して２つの切替スイッチを備えている。

具体的には、ショート接続点１ｃに対応して、このショート接続点１ｃ近傍に切替スイッチ１ｅが、コンパレータＣＰ１に対応する端子１ｂ近傍に切替スイッチ１ｄが設けられている。この切替スイッチ１ｄを切り替えることにより、端子１ｂをショート接続点１ｃ、２ｃのいずれか一方に選択的に接続することができる。また、切替スイッチ１ｅを切り替えることにより、ショート接続点１ｃを端子１ａ、１ｂに共通に接続した状態と、ショート接続点１ｃを端子１ａ、ｎｂに共通に接続した状態を選択的に実現することができる。他の切替スイッチ２ｄ等についても同様である。なお、各ショート接続点１ｃ〜ｎｃのそれぞれと各端子１ａ、１ｂ等との間の配線長は、信号の遅延時間が全て等しくなるように設定されている。

図１２、図１３に示すように、各切替スイッチ１ｄ等を切り替えることにより、２種類のキャリブレーションボード５０Ａ、５０Ｂの配線内容を選択的に実現することができる。したがって、このキャリブレーションボード５０Ｃを用いて各切替スイッチを切り替えてキャリブレーション動作を行うことにより、キャリブレーションボードの交換作業が不要になり、さらなる作業内容の簡素化、コストダウン、作業時間の低減が可能になる。

〔第３の実施形態〕
ところで、上述した各実施形態では、１つのドライバと１つのコンパレータとを組み合わせてキャリブレーション動作を行うようにしたが、ドライバとコンパレータのそれぞれを複数個ずつ組み合わせてグループを形成し、各グループを単位としてキャリブレーション動作を行うようにしてもよい。

図１４は、本実施形態におけるキャリブレーション動作を行うために用いられる一方のキャリブレーションボード１５０Ａの配線状態を示す図である。なお、図１４に示すｍ個のショート接続点としてのデバイスソッケット端１ｇ〜ｍｇは、図２に示したキャリブレーションボード５０Ａのショート接続点１ｃ〜ｎｃに対応するものであり、図１４ではこれらのショート接続点は、図示の都合でキャリブレーションボード１５０Ａ内に描かれている。但し、図２に示されたキャリブレーションボード５０Ａや図１４に示されたキャリブレーションボード１５０Ａでは、キャリブレーション動作のみに着目すると、各ショート接続点が必ずしも外部に露出している必要はないため、図１４において図示されているように、キャリブレーションボード内に各ショート接続点１ｇ等が埋没していてもよい。

図１４において、ｎ個のドライバＤＲ１〜ＤＲｎのそれぞれが接続されたｎ個の端子１ａ〜ｎａは、所定個数（例えば３個）ずつがひとまとまりになってｍ個のグループを形成している。第１のグループ（グループ１）は、ドライバＤＲ１〜ＤＲ３のそれぞれに対応する端子１ａ〜３ａを含んでおり、これらが１つのショート接続点１ｇに共通に接続されている。第２のグループ（グループ２）は、ドライバＤＲ４〜ＤＲ６のそれぞれに対応する端子４ａ〜６ａを含んでおり、これらが１つのショート接続点２ｇに共通に接続されている。それ以外の端子についても同様であり、ｍ番目のグループ（グループｍ）は、ドライバＤＲｎ−２〜ＤＲｎのそれぞれに対応する端子（ｎ−２）ａ〜ｎａを含んでおり、これらが１つのショート接続点ｍｇに共通に接続されている。

同様に、ｎ個のコンパレータＣＰ１〜ＣＰｎのそれぞれが接続されたｎ個の端子１ｂ〜ｎｂは、所定個数ずつがひとまとまりになってｍ個のグループを形成している。第１のグループは、コンパレータＣＰ１〜ＣＰ３のそれぞれに対応する端子１ｂ〜３ｂを含んでおり、これらが１つのショート接続点１ｇに共通に接続されている。第２のグループは、コンパレータＣＰ４〜ＣＰ６のそれぞれに対応する端子４ｂ〜６ｂを含んでおり、これらが１つのショート接続点２ｇに共通に接続されている。それ以外の端子についても同様であり、ｍ番目のグループ（グループｍ）は、コンパレータＣＰｎ−２〜ＣＰｎのそれぞれに対応する端子（ｎ−２）ｂ〜ｎｂを含んでおり、これらが１つのショート接続点ｍｇに共通に接続されている。

このように、ショート接続点１ｇ〜ｍｇのそれぞれに、３つのドライバおよび３つのコンパレータのそれぞれに対応する合計６個の端子が接続されている。なお、各端子とショート接続点とをつなぐ配線は、信号の遅延時間に換算したそれぞれの配線長（時間長）が全て同じになるように設定されている。

図１５は、本実施形態におけるキャリブレーション動作を行うために用いられる他方のキャリブレーションボード１５０Ｂの配線状態を示す図である。

図１５に示したキャリブレーションボード１５０Ｂは、図１４に示したキャリブレーションボード１５０Ａに対して、ショート接続点１ｇ〜ｍｇのそれぞれと各ドライバに接続された端子１ａ〜ｎａとの対応関係のみが異なっている。具体的には、第１のグループに含まれるドライバＤＲ１〜ＤＲ３のそれぞれに対応する端子１ａ〜３ａは、ｍ番目のグループに含まれるショート接続点ｍｇに共通に接続されている。また、第２のグループに含まれるドライバＤＲ４〜ＤＲ６のそれぞれに対応する端子４ａ〜６ａは、ショート接続点１ｇに共通に接続されている。このように、各ドライバに対応する端子とショート接続点との対応関係が、１グループずつずれるように設定されている。なお、このキャリブレーションボード１５０Ｂにおいても、各端子とショート接続点とをつなぐ配線は、信号の遅延時間に換算したそれぞれの配線長（時間長）が全て同じになるように設定されている。すなわち、２つのキャリブレーションボード１５０Ａ、１５０Ｂに含まれる各端子と各ショート接続点とをつなぐ配線の配線長は、全て同じ長さに設定されている。

本実施形態のキャリブレーションボード１５０Ａ、１５０Ｂはこのような構成を有しており、次にこれらを用いたキャリブレーション動作について説明する。なお、キャリブレーションボード１５０Ａ、１５０Ｂ以外については、第１の実施形態で説明した半導体試験装置本体１０、パフォーマンスボード３０およびワークステーション４０等が用いられるものとする。

図１６は、キャリブレーション動作を行う前の半導体試験装置１０におけるクロック信号およびストローブ信号の初期状態を示す図である。なお、図１６では、第１の実施形態で用いた図６と同様に、各ドライバから出力される信号が各コンパレータに到達するタイミングに着目している。図１６に示すように、初期状態においては、各クロック信号ＣＬＫ１〜ＣＬＫｎに対応して各ドライバから出力され各コンパレータに入力される信号が立ち上がるタイミングと、各コンパレータにストローブ信号ＳＴＢ１〜ＳＴＢｎが入力されるタイミングは一致していない。

図１７は、本実施形態のキャリブレーション動作手順を示す流れ図である。パフォーマンスボード３０に一方のキャリブレーションボード１５０Ａがセットされた後（ステップ２００）、テスタ制御部１２は、このキャリブレーションボード１５０Ａの各グループ毎に、任意のクロック信号を基準にして、各ストローブ信号の位相を調整する（ステップ２０１）。

上述したように、本明細書では、クロック信号やストローブ信号の位相の調整を考える場合には、クロック信号に応じてドライバによって生成される信号がコンパレータに入力された時点におけるコンパレータの動作に着目している。したがって、ステップ２０１において任意のクロック信号を基準にして各ストローブ信号の位相を調整するということは、各グループの任意のドライバにクロック信号を入力し、このドライバから出力される信号がショート接続点を経由して同じグループ内の各コンパレータに入力されたときに、この入力された信号が立ち上がるタイミングに、コンパレータによって比較動作を行うタイミングを一致させることに他ならない。

図１８は、ステップ２０１に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図１８では、動作が有効になっているドライバあるいはコンパレータにハッチングが付されている。図１８に示すように、例えば、グループ１ではクロック信号ＣＬＫ１が入力されるドライバＤＲ１の動作が有効になるとともに、このドライバＤＲ１から出力される信号がショート接続点１ｇを経由して入力される３つのコンパレータＣＰ１〜ＣＰ３の各動作が有効になる。他のグループについても同様であり、詳細な説明は省略する。

図１９は、ステップ２０１において実施されるストローブ信号の位相調整動作の概略を示す図である。まず、テスタ制御部１２は、グループ１に着目して、ドライバＤＲ１に入力するクロック信号ＣＬＫ１の位相を固定した状態、すなわち、ショート接続点１ｇを経由して３つのコンパレータＣＰ１〜ＣＰ３のそれぞれに入力される信号が立ち上がるタイミングを固定した状態で、ストローブ信号ＳＴＢ１〜ＳＴＢ３の位相を可変してコンパレータＣＰ１〜ＣＰ３のそれぞれの出力のレベルが反転する位置を探すことにより、クロック信号ＣＬＫ１を基準にして各ストローブ信号ＳＴＢ１〜ＳＴＢ３の位相を調整する。次に、テスタ制御部１２は、グループ２に着目して、ドライバＤＲ４に入力するクロック信号ＣＬＫ４の位相を固定した状態、すなわち、ショート接続点２ｇを経由して３つのコンパレータＣＰ４〜ＣＰ６のそれぞれに入力される信号が立ち上がるタイミングを固定した状態で、ストローブ信号ＳＴＢ４〜ＳＴＢ６の位相を可変してコンパレータＣＰ４〜ＣＰ６のそれぞれの出力のレベルが反転する位置を探すことにより、クロック信号ＣＬＫ４を基準にした各ストローブ信号ＳＴＢ４〜ＳＴＢ６の位相を調整する。このように、テスタ制御部１２は、各グループに着目して、任意のドライバに入力するクロック信号の位相を固定した状態で、ストローブ信号の位相を可変して３つのコンパレータのそれぞれの出力のレベルが反転する位置を探すことにより、クロック信号を基準にして各ストローブ信号の位相を調整する。

このようにして、各グループ毎にストローブ信号の位相調整が行われる。但し、この位相調整に用いられた各グループに対応するクロック信号の位相（各クロック信号に対応する信号が各コンパレータの入力端において立ち上がるタイミング）は互いに一致していないため、この段階では、グループが異なる各ストローブ信号の位相は互いに一致していない。また、ストローブ信号の位相調整を行うグループの順番は、必ずしもグループ１から順番に行う必要はなく、任意の順番で、あるいは並行して行うようにしてもよい。

次に、テスタ制御部１２は、キャリブレーションボード１５０Ａの各グループ毎に、任意のストローブ信号を基準にして、各クロック信号の位相を調整する（ステップ２０２）。ここで、任意のストローブ信号を基準にして各クロック信号の位相を調整するということは、いずれかのコンパレータに入力されるストローブ信号の位相を固定した状態で、各ドライバから出力される信号の立ち上がりタイミングがこのコンパレータによって行われる比較動作のタイミングと一致するように各クロック信号の位相を調整することに他ならない。

図２０は、ステップ２０２に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図２０に示すように、例えば、グループ１では３つのドライバＤＲ１〜ＤＲ３の動作が有効になるとともに、これらの各ドライバＤＲ１〜ＤＲ３の出力信号がショート接続点１ｇを経由して選択的に入力されるコンパレータＣＰ１の動作が有効になる。他のグループについても同様であり、詳細な説明は省略する。

図２１は、ステップ２０２において実施されるクロック信号の位相調整動作の概略を示す図である。まず、テスタ制御部１２は、グループ１に着目して、コンパレータＣＰ１に入力するストローブ信号ＳＴＢ１の位相を固定した状態、すなわち、コンパレータＣＰ１によって行われる比較動作のタイミングを固定した状態で、ドライバＤＲ２から出力されコンパレータＣＰ１に入力される信号が立ち上がるタイミングがこのコンパレータＣＰ１の比較タイミングに一致するように、クロック信号ＣＬＫ２の位相を調整する。ドライバＤＲ２に対応する位相調整が終了すると、ドライバＤＲ３についても同様にしてクロック信号ＣＬＫ３の位相調整が行われる。次に、テスタ制御部１２は、グループ２に着目して、コンパレータＣＰ４に入力するストローブ信号ＳＴＢ４の位相を固定した状態、すなわち、コンパレータＣＰ４によって行われる比較動作のタイミングを固定した状態で、ドライバＤＲ５から出力されコンパレータＣＰ４に入力される信号が立ち上がるタイミングがこのコンパレータＣＰ４の比較タイミングに一致するように、クロック信号ＣＬＫ５の位相を調整する。ドライバＤＲ５に対応する位相調整が終了すると、ドライバＤＲ６についても同様にしてクロック信号ＣＬＫ６の位相調整が行われる。このように、テスタ制御部１２は、各グループに着目して、任意のコンパレータに入力するストローブ信号の位相を固定した状態で、各ドライバに入力されるクロック信号の位相を可変して３つのドライバのそれぞれの出力が立ち上がるタイミングをコンパレータによって比較動作が行われるタイミングに一致させることにより、各クロック信号の位相を調整する。

このようにして、各グループ毎にクロック信号の位相調整が行われる。但し、この位相調整に用いられた各グループのストローブ信号の位相は互いに一致していないため、この段階では、グループが異なる各クロック信号の位相は互いに一致していない。また、ストローブ信号の位相調整を行うグループの順番は、必ずしもグループ１から順番に行う必要はなく、任意の順番で、あるいは並行して行うようにしてもよい。

このように、一方のキャリブレーションボード１５０Ａを用いて、各グループ毎に、各グループに含まれる全てのドライバとコンパレータに対応するクロック信号とストローブ信号の位相を調整する動作が終了すると、次にもう一方のキャリブレーションボード１５０Ｂがセットされる（ステップ２０３）。なお、ステップ２００、２０３におけるキャリブレーションボード１５０Ａ、１５０Ｂのセットは、手動で行う場合と、専用のロボット等を用いて作業の自動化を図る場合が考えられる。

次に、テスタ制御部１２は、各グループ毎に、任意のドライバに対応するクロック信号を基準にして、グループ内に含まれるコンパレータに対応する各ストローブ信号の位相差を測定によって取得する（ステップ２０４）。これにより、各グループ間のストローブ信号の位相差が得られる。

図２２は、ステップ２０４に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図２２に示すように、例えば、グループ１では３つのコンパレータＣＰ１〜ＣＰ３の動作が有効になり、これら３つのコンパレータＣＰ１〜ＣＰ３に対応するストローブ信号ＳＴＢ１〜ＳＴＢ３の位相差を測定するために、グループ２に含まれるドライバＤＲ４の動作が有効になる。他のグループについても同様であり、詳細な説明は省略する。

図２３は、ステップ２０４において実施されるストローブ信号の位相差測定動作の概略を示す図である。まず、テスタ制御部１２は、グループ１に含まれるコンパレータＣＰ１〜ＣＰ３に対応する各ストローブ信号ＳＴＢ１〜ＳＴＢ３の位相差Ｔ１を、グループ２に含まれるドライバＤＲ４に対応するクロック信号ＣＬＫ４を基準にして測定する。具体的には、コンパレータＣＰ１〜ＣＰ３に入力されるストローブ信号ＳＴＢ１〜ＳＴＢ３の位相を固定した状態、すなわち３つのコンパレータＣＰ１〜ＣＰ３の比較動作のタイミングを固定した状態で、ドライバＤＲ４に対応するクロック信号ＣＬＫ４の位相を可変してコンパレータＣＰ１〜ＣＰ３のそれぞれの出力が反転する位置を探すことにより、クロック信号ＣＬＫ４の位相の変化量を位相差Ｔ１として測定する。次に、テスタ制御部１２は、グループ２に含まれるコンパレータＣＰ４〜ＣＰ６に対応する各ストローブ信号ＳＴＢ４〜ＳＴＢ６の位相差を、グループ３に含まれるドライバＤＲ７に対応するクロック信号ＣＬＫ７を基準にして測定する。このように、テスタ制御部１２は、各グループに含まれるコンパレータに対応するストローブ信号の位相差を、異なるグループに含まれるドライバに対応するクロック信号を基準にして測定する。これにより、各グループ間でのストローブ信号の位相のずれを知ることができる。

なお、上述した説明では、クロック信号の位相を可変したが、反対にクロック信号の位相を固定した状態でストローブ信号の位相を可変してもよい。また、各グループに含まれるコンパレータに対応するストローブ信号同士の位相は、上述したステップ２０１による位相調整によって一致しているはずであるが、実際の測定に際してばらつきが生じる場合がある。したがって、各グループ毎に、３つのストローブ信号のそれぞれについて測定された位相差の値を平均することにより、グループ毎に平均化された位相差を求めることが望ましい。あるいは、同じグループ内の別のドライバに対応するクロック信号を基準にして各ストローブ信号の位相差を求めて平均化するようにしてもよい。例えば、図２３に示した位相差Ｔ１を測定する場合にクロック信号ＣＬＫ５、６を用いるようにしてもよい。このように測定結果を平均化することにより、測定結果のばらつきにより生じるキャリブレーション誤差を低減することが可能になり、キャリブレーション動作後に行われる測定作業での測定誤差の均一化による測定精度の向上が可能になる。

次に、取得した各グループ間のストローブ信号の位相差を用いて、各ストローブ信号の補正値を決定する（ステップ２０５）。具体的には、ステップ２０４における各グループ間のストローブ信号の位相差取得動作において、隣接する２つのグループ間のストローブ信号の相対的な位相差がわかるため、一方のグループに対応するストローブ信号の位相を基準とすることにより、他方のグループに対応するストローブ信号の位相をこの基準となるストローブ信号の位相に一致させるために必要な補正値を決定することができる。

その後、テスタ制御部１２は、決定した補正値を用いて、各グループに対応するストローブ信号の位相補正を行う（ステップ２０６）。

図２４は、ステップ２０６において実施されるストローブ信号の位相補正の概略を示す図である。例えば、テスタ制御部１２は、グループ１に含まれるコンパレータＣＰ１〜ＣＰ３に対応するストローブ信号ＳＴＢ１〜ＳＴＢ３の位相に、グループ２に含まれるコンパレータＣＰ４〜ＣＰ６に対応するストローブ信号ＳＴＢ４〜ＳＴＢ６の位相を、ステップ２０６で求めた補正値Ｔ１だけ補正することにより、これらのストローブ信号ＳＴＢ１〜ＳＴＢ６の位相を一致させる。このように、テスタ制御部１２は、ステップ２０６で求めた補正値を用いて各グループのコンパレータに対応するストローブ信号の位相を補正することにより、全てのストローブ信号の位相を一致させることができる。

次に、テスタ制御部１２は、各ドライバＤＲ１〜ＤＲｎに入力するクロック信号ＣＬＫ１〜ＣＬＫｎの位相補正を行う（ステップ２０７）。この補正は、各グループ内の任意のコンパレータに対応するストローブ信号の位相を基準にして行われる。

図２５は、ステップ２０７に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図２５に示すように、例えば、グループ１では３つのドライバＤＲ１〜ＤＲ３の動作が有効になり、これら３つのドライバＤＲ１〜ＤＲ３に対応するクロック信号ＣＬＫ１〜ＣＬＫ３の位相補正を行うために、グループｍに含まれるコンパレータＣＰｎ−２の動作が有効になる。他のグループについても同様であり、詳細な説明は省略する。

図２６は、ステップ２０７において実施されるクロック信号の補正動作の概略を示す図である。例えば、テスタ制御部１２は、グループ１内のコンパレータＣＰ１に対応するストローブ信号を基準として、グループ２に含まれる３つのドライバＤＲ４〜ＤＲ６のそれぞれに対応するクロック信号ＣＬＫ４〜ＣＬＫ６の位相補正を行う。このように、テスタ制御部１２は、各グループに含まれる３つのドライバに対応するクロック信号の位相を、異なるグループに含まれる任意のコンパレータに対応するストローブ信号を基準にした位相補正を行う。これにより、全てのクロック信号とストローブ信号の位相が一致する。

このように、キャリブレーションボード１５０Ａ、１５０Ｂを用いた本実施形態の半導体試験装置では、まず最初に一方のキャリブレーションボード１５０Ａを用いることにより、各グループ毎にクロック信号とストローブ信号の調整が行われる。次に、他方のキャリブレーションボード１５０Ｂを用いることにより、グループ間でのストローブ信号の位相差を測定し、この測定された位相差に基づいてグループ間におけるストローブ信号の位相差やクロック信号の位相差をなくす位相補正動作が行われる。したがって、本実施形態の半導体試験装置のキャリブレーション動作においては、各デバイスソケット端毎にプローブを接触させる必要がなく、単にキャリブレーションボード１５０Ａ、１５０Ｂをセットするだけであるため、キャリブレーション動作に必要な作業内容の簡素化が可能になる。また、キャリブレーション動作用に別に基準ドライバ／コンパレータ部や、プローブの接触や移動を繰り返す専用のロボット等の特殊な構成が不要であり、大幅なコストダウンを図ることができる。また、キャリブレーション動作が終了するまでに機械的な動きを伴う動作は、キャリブレーションボード１５０Ａ、１５０Ｂのセットのみであるため、従来のようにプローブの移動と接触をデバイスソケット端の数だけ繰り返す場合に比べて、作業時間を大幅に低減することができる。さらに、ドライバとコンパレータを複数のグループに分けて各グループ毎に測定した位相差のデータを用いることにより、測定結果のばらつきにより生じるキャリブレーション誤差を低減することが可能になり、キャリブレーション動作後に行われる実際の測定作業での測定誤差の均一化による測定精度の向上が可能になる。

なお、上述した実施形態では、図１７に示したステップ２０１、２０２において、最初に任意のクロック信号を基準にして各ストローブ信号の位相を調整し、次に各クロック信号の位相を調整するようにしたが、最初に任意のストローブ信号を基準にして各クロック信号の位相を調整し、次に各ストローブ信号の位相を調整するようにしてもよい。

また、図１７に示したステップ２０４では、任意のクロック信号を基準にして各ストローブ信号の位相差を取得するようにしたが、任意のストローブ信号を基準にして各クロック信号の位相差を取得するようにしてもよい。

また、キャリブレーションボード１５０Ｂを用いてストローブ信号の位相を調整した後（図１７のステップ２０６）、クロック信号の位相を調整したが（図１７のステップ２０７）、この順番は入れ替えるようにしてもよい。

〔第４の実施形態〕
上述した第３の実施形態では、２種類のキャリブレーションボード１５０Ａ、１５０Ｂを順番に用いてキャリブレーション動作を行うようにしたが、これら２種類のキャリブレーションボード１５０Ａ、１５０Ｂの機能を兼ね備えた１種類のキャリブレーションボードを用いて交換の手間を省くようにしてもよい。

図２７、図２８は、配線内容が異なる２種類のキャリブレーションボード１５０Ａ、１５０Ｂの機能を兼ね備えた第４の実施形態のキャリブレーションボード１５０Ｃの構成を示す図である。これらの図に示すキャリブレーションボード１５０Ｃは、各グループ毎に２つの切替スイッチを備えている。

具体的には、グループ１に対応する３つのドライバＤＲ１〜ＤＲ３の各出力端に共通に接続された端子１ｆの近傍に切替スイッチ１ｊが、３つのコンパレータＣＰ１〜ＣＰ３の各入力端に共通に接続された端子１ｈの近傍に切替スイッチ１ｋが設けられている。同様に、グループ２には２つの切替スイッチ２ｊ、２ｋが、…、グループｍには切替スイッチｍｊ、ｍｋが設けられている。

切替スイッチ１ｊを切り替えることにより、グループ１に対応する３つのドライバＤＲ１〜ＤＲ３の各出力端を、同じグループ１に対応する３つのコンパレータＣＰ１〜ＣＰ３の各入力端側と、グループｍに対応する３つのコンパレータＣＰｎ−２〜ＣＰｎの各入力端側のいずれか一方に選択的に接続することができる。他の切替スイッチについても同様であり、２つの接続状態を選択的に実現することができる。なお、各ドライバの出力端と各コンパレータの入力端との間を接続する配線の配線長は、各切替スイッチの状態にかかわらず、信号の遅延時間が全て等しくなるように設定されている。

図２７、図２８に示すように、各切替スイッチ１ｊ、１ｋ等を切り替えることにより、２種類のキャリブレーションボード１５０Ａ、１５０Ｂの配線内容を選択的に実現することができる。したがって、このキャリブレーションボード１５０Ｃを用いて各切替スイッチを切り替えてキャリブレーション動作を行うことにより、キャリブレーションボードの交換作業が不要になり、さらなる作業内容の簡素化、コストダウン、作業時間の低減が可能になる。

〔第５の実施形態〕
次に、上述した各実施形態とは異なる配線内容のキャリブレーションボードを用いた第５の実施形態の半導体試験装置のキャリブレーション方法について説明する。

図２９は、一方のキャリブレーションボード２５０Ａの配線状態を示す図である。なお、図２９に示すショート接続点（デバイスソケット端）ｅは、図示の都合でキャリブレーションボード２５０Ａ内に描かれている。

図２９において、ｎ個のドライバＤＲ１〜ＤＲｎのそれぞれが接続されたｎ個の端子１ａ〜ｎａは、所定個数（例えば３個）ずつがひとまとまりになってｍ個のグループを形成している。第１のグループ（グループ１）は、ドライバＤＲ１〜ＤＲ３のそれぞれに対応する端子１ａ〜３ａを含んでおり、この中で端子１ａのみがショート接続点ｅに共通に接続されている。第２のグループ（グループ２）は、ドライバＤＲ４〜ＤＲ６のそれぞれに対応する端子４ａ〜６ａを含んでおり、この中で端子４ａのみがショート接続点ｅに共通に接続されている。それ以外の端子についても同様であり、ｍ番目のグループ（グループｍ）は、ドライバＤＲｎ−２〜ＤＲｎのそれぞれに対応する端子（ｎ−２）ａ〜ｎａを含んでおり、この中で端子（ｎ−２）ａのみがショート接続点ｅに共通に接続されている。

同様に、ｎ個のコンパレータＣＰ１〜ＣＰｎのそれぞれが接続されたｎ個の端子１ｂ〜ｎｂは、所定個数ずつがひとまとまりになってｍ個のグループを形成している。第１のグループは、コンパレータＣＰ１〜ＣＰ３のそれぞれに対応する端子１ｂ〜３ｂを含んでおり、この中で端子１ｂのみがショート接続点ｅに接続されている。第２のグループは、コンパレータＣＰ４〜ＣＰ６のそれぞれに対応する端子４ｂ〜６ｂを含んでいる。それ以外の端子についても同様であり、ｍ番目のグループ（グループｍ）は、コンパレータＣＰｎ−２〜ＣＰｎのそれぞれに対応する端子（ｎ−２）ｂ〜ｎｂを含んでいる。

このように、キャリブレーションボード２５０Ａに設けられた唯一のショート接続点ｅが、各グループに含まれる３つのドライバの中の一つ（このドライバを「グループ内共通ドライバ」と称する）に対応する端子に共通に接続されているとともに、グループ１に含まれる３つのコンパレータの中の一つ（このコンパレータを「共通コンパレータ」と称する）に対応する端子に接続されている。なお、各端子とショート接続点ｅとをつなぐ配線は、信号の遅延時間に換算したそれぞれの配線長（時間長）が全て同じになるように設定されている。

図３０は、他方のキャリブレーションボード２５０Ｂの配線状態を示す図である。なお、図２９に示したショート接続点ｅと同様に、図３０に示すｍ個のショート接続点１ｇ〜ｍｇは、図示の都合でキャリブレーションボード２５０Ｂ内に描かれている。但し、各ショート接続点が必ずしも外部に露出している必要はないため、図３０において図示されているように、キャリブレーションボード内に各ショート接続点１ｇ等が埋没していてもよい。図３０に示した他方のキャリブレーションボード２５０Ｂは、図１４に示したキャリブレーションボード１５０Ａと同じ配線がなされており、配線状態の説明は省略する。

本実施形態のキャリブレーションボード２５０Ａ、２５０Ｂはこのような構成を有しており、次にこれらを用いたキャリブレーション動作について説明する。キャリブレーション動作を行う前の半導体試験装置本体１０におけるクロック信号およびストローブ信号は、例えば図１６に示した初期状態にあるものとする。

図３１は、本実施形態のキャリブレーション動作手順を示す流れ図である。パフォーマンスボード３０に一方のキャリブレーションボード２５０Ａがセットされた後（ステップ３００）、テスタ制御部１２は、このキャリブレーションボード２５０ＡのコンパレータＣＰ１に対応するストローブ信号ＳＴＢ１を基準にして、各グループに含まれる一のドライバ（グループ内共通ドライバ）ＤＲ１、ＤＲ４、…、ＤＲｎ−２に対応する各クロック信号ＣＬＫ１、ＣＬＫ４、…、ＣＬＫｎ−２の位相を調整する（ステップ３０１）。

上述したステップ３０１では、ストローブ信号ＳＴＢ１を基準にしたクロック信号ＣＬＫ１等の位相を調整する必要があるので、ストローブ信号ＳＴＢ１が出力されて（立ち上がって）コンパレータＣＰ１による比較動作が行われたときのコンパレータＣＰ１の出力信号のレベルを、クロック信号ＣＬＫ１等の立ち上がりタイミングを少しずつ変化させながら観察し、コンパレータＣＰ１の出力信号のレベルが丁度反転したときのクロック信号ＣＬＫ１等の位相を求めることより、クロック信号ＣＬＫ１等の位相調整を行うことになる。この動作は、各クロック信号ＣＬＫ１、ＣＬＫ４、…、ＣＬＫｎ−２について順番に行われる。

図３２は、ステップ３０１に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図３２では、動作が有効になっているドライバあるいはコンパレータにハッチングが付されている。図３２に示すように、グループ１では、クロック信号ＣＬＫ１が入力されるドライバＤＲ１の動作が有効になるとともに、このドライバＤＲ１から出力される信号がショート接続点ｅを経由して入力されるコンパレータＣＰ１の動作が有効になる。また、他のグループでは、クロック信号が入力される一のドライバの動作が有効になる。例えば、グループ２ではドライバＤＲ４の動作が有効になり、グループｍではドライバＤＲｎ−２の動作が有効になる。

図３３は、ステップ３０１において実施されるクロック信号の位相調整動作の概略を示す図である。まず、テスタ制御部１２は、グループ１のドライバＤＲ１に着目して、コンパレータＣＰ１に入力するストローブ信号ＳＴＢ１の位相を固定した状態、すなわち、コンパレータＣＰ１によって比較動作を行うタイミングを固定した状態で、クロック信号ＣＬＫ１の位相を可変してコンパレータＣＰ１の出力のレベルが反転する位置を探すことにより、クロック信号ＣＬＫ１の位相を調整する。次に、テスタ制御部１２は、グループ２のドライバＤＲ４に着目して、コンパレータＣＰ１に入力するストローブ信号ＳＴＢ１の位相を固定した状態で、クロック信号ＣＬＫ４の位相を可変してコンパレータＣＰ１の出力のレベルが反転する位置を探すことにより、クロック信号ＣＬＫ４の位相を調整する。このように、テスタ制御部１２は、各グループに含まれる一のドライバに着目して、コンパレータＣＰ１に入力するストローブ信号ＳＴＢ１の位相を固定した状態で、それぞれのドライバに入力するクロック信号の位相を可変してコンパレータＣＰ１の出力のレベルが反転する位置を探すことにより、各クロック信号の位相を調整する。

このようにして、各グループ毎に一のクロック信号の位相を共通のストローブ信号ＳＴＢ１を基準にして調整する動作が行われる。なお、クロック信号の位相調整を行うグループの順番は、必ずしもグループ１から順番に行う必要はなく、任意の順番で行うようにしてもよい。

このように、一方のキャリブレーションボード２５０Ａを用いて、各グループ毎に、各グループに含まれる一のグループ内共通ドライバに入力するクロック信号を、共通コンパレータＣＰ１に入力するストローブ信号ＳＴＢ１を基準にして調整する動作が終了すると、次にもう一方のキャリブレーションボード２５０Ｂがセットされる（ステップ３０２）。なお、ステップ３００、３０２におけるキャリブレーションボード２５０Ａ、２５０Ｂのセットは、手動で行う場合と、専用のロボット等を用いて作業の自動化を図る場合が考えられる。

次に、テスタ制御部１２は、このキャリブレーションボード２５０Ｂの各グループ毎に、位相調整が終了したクロック信号を基準にして、各ストローブ信号の位相を調整する（ステップ３０３）。

図３４は、ステップ３０３に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図３４に示すように、グループ１ではクロック信号ＣＬＫ１が入力されるドライバＤＲ１の動作が有効になるとともに、このドライバＤＲ１から出力される信号がショート接続点１ｇを経由して入力される２つのコンパレータＣＰ２、ＣＰ３の各動作が有効になる。また、グループ２ではクロック信号ＣＬＫ４が入力されるドライバＤＲ４の動作が有効になるとともに、このドライバＤＲ４から出力される信号がショート接続点２ｇを経由して入力される３つのコンパレータＣＰ４〜ＣＰ６の各動作が有効になる。他のグループについては基本的にグループ２と同様であり、詳細な説明は省略する。

図３５は、ステップ３０３において実施されるストローブ信号の位相調整動作の概略を示す図である。まず、テスタ制御部１２は、グループ１に着目して、ドライバＤＲ１に入力するクロック信号ＣＬＫ１の位相を固定した状態、すなわち、ショート接続点１ｇを経由して２つのコンパレータＣＰ２、ＣＰ３のそれぞれに入力される信号が立ち上がるタイミングを固定した状態で、ストローブ信号ＳＴＢ２、ＳＴＢ３の位相を可変してコンパレータＣＰ２、ＣＰ３のそれぞれの出力のレベルが反転する位置を探すことにより、クロック信号ＣＬＫ１を基準にして各ストローブ信号ＳＴＢ２、ＳＴＢ３の位相を調整する。次に、テスタ制御部１２は、グループ２に着目して、ドライバＤＲ４に入力するクロック信号ＣＬＫ４の位相を固定した状態、すなわち、ショート接続点２ｇを経由して３つのコンパレータＣＰ４〜ＣＰ６のそれぞれに入力される信号が立ち上がるタイミングを固定した状態で、ストローブ信号ＳＴＢ４〜ＳＴＢ６の位相を可変してコンパレータＣＰ４〜ＣＰ６のそれぞれの出力のレベルが反転する位置を探すことにより、クロック信号ＣＬＫ４を基準にして各ストローブ信号ＳＴＢ４〜ＳＴＢ６の位相を合わせる。グループ３〜ｍについてはグループ２と同様に、テスタ制御部１２は、各グループ毎に、位相調整が終了した一のクロック信号の位相を固定した状態で、ストローブ信号の位相を可変して３つのコンパレータのそれぞれの出力のレベルが反転する位置を探すことにより、一のクロック信号を基準にして各ストローブ信号の位相を合わせる。

このようにして、各グループ毎にストローブ信号の位相調整が行われる。なお、ストローブ信号の位相調整を行うグループの順番は、必ずしもグループ１から順番に行う必要はなく、任意の順番で、あるいは並行して行うようにしてもよい。

次に、テスタ制御部１２は、各グループ毎に、任意のストローブ信号を基準にして、各クロック信号の位相を調整する（ステップ３０４）。

図３６は、ステップ３０４に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図３６に示すように、例えば、グループ１では位相合わせが終了していない２つのクロック信号ＣＬＫ２、ＣＬＫ３が入力されるドライバＤＲ２、ＤＲ３の動作が有効になるとともに、これらのドライバＤＲ２、ＤＲ３から出力される信号がショート接続点１ｇを経由して入力されるコンパレータＣＰ１の動作が有効になる。他のグループについても同様であり、詳細な説明は省略する。

図３７は、ステップ３０４において実施されるクロック信号の位相調整動作の概要を示す図である。まず、テスタ制御部１２は、グループ１に着目して、コンパレータＣＰ１に入力するストローブ信号ＳＴＢ１の位相を固定した状態、すなわち、コンパレータＣＰ１によって行われる比較動作のタイミングを固定した状態で、ドライバＤＲ２から出力される信号が立ち上がるタイミングがこのコンパレータＣＰ１の比較タイミングに一致するように、クロック信号ＣＬＫ２の位相を調整する。ドライバＤＲ２に対応する位相調整が終了すると、ドライバＤＲ３についても同様にしてクロック信号ＣＬＫ３の位相調整が行われる。次に、テスタ制御部１２は、グループ２に着目して、コンパレータＣＰ４に入力するストローブ信号ＳＴＢ４の位相を固定した状態、すなわち、コンパレータＣＰ４によって行われる比較動作のタイミングを固定した状態で、ドライバＤＲ５から出力される信号が立ち上がるタイミングがこのコンパレータＣＰ４の比較タイミングに一致するように、クロック信号ＣＬＫ５の位相を調整する。ドライバＤＲ５に対応する位相調整が終了すると、ドライバＤＲ６についても同様にしてクロック信号ＣＬＫ６の位相調整が行われる。このように、テスタ制御部１２は、各グループに着目して、任意のコンパレータに入力するストローブ信号の位相を固定した状態で、各ドライバに入力されるクロック信号の位相を可変して、位相調整が終了していない２つのドライバのそれぞれの出力が立ち上がるタイミングをコンパレータによって比較動作が行われるタイミングに一致させることにより、各クロック信号の位相を調整する。

なお、上述した説明では、グループ１ではコンパレータＣＰ１を共通コンパレータとしたが、他のコンパレータＣＰ２、ＣＰ３のいずれかを共通コンパレータとしてもよい。他のグループについても同様である。

このようにして、全てのクロック信号とストローブ信号の位相を調整する一連のキャリブレーション動作が終了する。

このように、本実施形態の半導体試験装置では、まず最初に一方のキャリブレーションボード２５０Ａを用いることにより、各グループ内の一のグループ内共通ドライバに入力されるクロック信号の位相を、共通コンパレータＣＰ１に入力されるストローブ信号ＳＴＢ１を基準にして調整する動作が行われる。次に、他方のキャリブレーションボード２５０Ｂを用いることにより、各グループ毎に、この位相調整が終了したクロック信号を基準として各ストローブ信号の位相調整が行われ、その後、位相調整が終了した任意のストローブ信号を基準として、位相調整が終了していない残りのクロック信号の位相調整が行われる。したがって、本実施形態の半導体試験装置のキャリブレーション動作においては、各デバイスソケット端毎にプローブを接触させる必要がなく、単にキャリブレーションボード２５０Ａ、２５０Ｂをセットするだけであるため、キャリブレーション動作に必要な作業内容の簡素化が可能になる。また、キャリブレーション動作用に別の基準ドライバ／コンパレータ部や、プローブの接触や移動を繰り返す専用のロボット等の特殊な構成が不要であり、大幅なコストダウンを図ることができる。さらに、キャリブレーション動作が終了するまでに機械的な動きを伴う動作は、キャリブレーションボード２５０Ａ、２５０Ｂのセットのみであるため、従来のようにプローブの移動と接触をデバイスソケット端の数だけ繰り返す場合に比べて、作業時間を大幅に低減することができる。

〔第６の実施形態〕
上述した第５の実施形態では、ショート接続点ｅに各グループに属するｍ個のドライバＤＲ１、ＤＲ４、…、ＤＲｎ−２と１つのコンパレータＣＰ１が接続されたキャリブレーションボード２５０Ａを用いたが、代わりに、図３８に示すように、ショート接続点ｅに１つのドライバ（共通ドライバ）ＤＲ１と各グループに属するｍ個のコンパレータ（グループ内共通コンパレータ）ＣＰ１、ＣＰ４、…、ＣＰｎ−２が接続されたキャリブレーションボード２５０Ｃを用いるようにしてもよい。

図３９は、図３８に示したキャリブレーションボード２５０Ｃと図３０に示したキャリブレーションボード２５０Ｂを組み合わせて行われる本実施形態のキャリブレーション動作手順を示す流れ図である。パフォーマンスボード３０に一方のキャリブレーションボード２５０Ｃがセットされた後（ステップ４００）、テスタ制御部１２は、このキャリブレーションボード２５０ＣのドライバＤＲ１に対応するクロック信号ＣＬＫ１の位相を基準にして、各グループに含まれる一のコンパレータＣＰ１、ＣＰ４、…、ＣＰｎ−２に対応する各ストローブ信号ＳＴＢ１、ＳＴＢ４、…、ＳＴＢｎ−２の位相を調整する（ステップ４０１）。

このようにして、一方のキャリブレーションボード２５０Ｃを用いて、各グループ毎に、共通ドライバＤＲ１に入力するクロック信号ＣＬＫ１を基準にして、各グループに含まれる一のグループ内共通コンパレータに入力するストローブ信号の位相を調整する動作が終了すると、次にもう一方のキャリブレーションボード２５０Ｂがセットされる（ステップ４０２）。

次に、テスタ制御部１２は、このキャリブレーションボード２５０Ｂの各グループ毎に、位相調整が終了したストローブ信号を基準にして、各クロック信号の位相を調整する（ステップ４０３）。さらに、テスタ制御部１２は、各グループ毎に、任意のクロック信号を基準にして、各ストローブ信号の位相を調整する（ステップ４０４）。このようにして、全てのクロック信号とストローブ信号の位相を調整する一連のキャリブレーション動作が終了する。

〔第７の実施形態〕
上述した第５および第６の実施形態では、２種類のキャリブレーションボードを順番に用いてキャリブレーション動作を行うようにしたが、これら２種類のキャリブレーションボードの機能を兼ね備えた１種類のキャリブレーションボードを用いて交換の手間を省くようにしてもよい。

図４０、図４１は、配線内容が異なる２種類のキャリブレーションボード２５０Ａ、２５０Ｂの機能を兼ね備えた第７の実施形態のキャリブレーションボード２５０Ｄの構成を示す図である。これらの図に示すキャリブレーションボード２５０Ｄは、グループ１に対応して２つ、それ以外の各グループに対応して１つの切替スイッチを備えている。

具体的には、グループ１に対応するように、３つのドライバＤＲ１〜ＤＲ３の各出力端側に接続された切替スイッチ１ｊと、３つのコンパレータＣＰ１〜ＣＰ３の各入力端側に接続された切替スイッチ１ｋとが設けられている。また、グループ２に対応するように、３つのドライバＤＲ４〜ＤＲ６の各出力端側に接続された切替スイッチ２ｊが設けられている。同様に、他のグループのそれぞれに対応するように、３つのドライバの各出力端側に接続された切替スイッチが設けられている。キャリブレーションボード２５０Ｄに備わった切替スイッチ１ｊ〜ｍｊ、１ｋの接続状態を切り替えることにより、図２９に示した一方のキャリブレーションボード２５０Ａと同じ接続状態（図４０）と、図３０に示した他方のキャリブレーションボード２５０Ｂと同じ接続状態（図４１）を選択的に実現することができる。したがって、このキャリブレーションボード２５０Ｄを用いて各切替スイッチを切り替えてキャリブレーション動作を行うことにより、キャリブレーションボードの交換作業が不要になり、さらなる作業内容の簡素化、コストダウン、作業時間の低減が可能になる。

図４２、図４３は、配線内容が異なる２種類のキャリブレーションボード２５０Ｃ、２５０Ｂの機能を兼ね備えた本実施形態の変形例のキャリブレーションボード２５０Ｅの構成を示す図である。これらの図に示すキャリブレーションボード２５０Ｅは、グループ１に対応して２つ、それ以外の各グループに対応して１つの切替スイッチを備えている。

具体的には、グループ１に対応するように、３つのドライバＤＲ１〜ＤＲ３の各出力端側に接続された切替スイッチ１ｊと、３つのコンパレータＣＰ１〜ＣＰ３の各入力端側に接続された切替スイッチ１ｋとが設けられている。また、グループ２に対応するように、３つのコンパレータＣＰ４〜ＣＰ６の各入力端側に接続された切替スイッチ２ｋが設けられている。同様に、他のグループのそれぞれに対応するように、３つのコンパレータの各入力端側に接続された切替スイッチが設けられている。キャリブレーションボード２５０Ｅに備わった切替スイッチ１ｊ、１ｋ〜ｍｋの接続状態を切り替えることにより、図３８に示した一方のキャリブレーションボード２５０Ｃと同じ接続状態（図４２）と、図３０に示した他方のキャリブレーションボード２５０Ｂと同じ接続状態（図４３）を選択的に実現することができる。したがって、このキャリブレーションボード２５０Ｅを用いて各切替スイッチを切り替えてキャリブレーション動作を行うことにより、キャリブレーションボードの交換作業が不要になり、さらなる作業内容の簡素化、コストダウン、作業時間の低減が可能になる。

〔第８の実施形態〕
次に、別のキャリブレーションボードを用いた第８の実施形態の半導体試験装置のキャリブレーション方法について説明する。

図４４〜図４８は、本実施形態のキャリブレーション方法で用いられるキャリブレーションボードの配線状態を示す図である。なお、これらの図に示すショート接続点１ｐ、１ｑ等と各端子１ａ、１ｂ等とを接続する配線の配線長は全て同じに設定されている。

図４４は、本実施形態の一のキャリブレーションボード３５０Ａ−１の配線状態を示す図である。このキャリブレーションボード３５０Ａ−１では、ｎ個のドライバＤＲ１〜ＤＲｎのそれぞれが接続されたｎ個の端子１ａ〜ｎａの中で端子１ａのみがショート接続点１ｐに接続されている。また、ｎ個のコンパレータＣＰ１〜ＣＰｎのそれぞれが接続されたｎ個の端子１ｂ〜ｎｂの中で端子１ｂのみが上述したショート接続点１ｐに接続されている。すなわち、このキャリブレーションボード３５０Ａ−１を用いることにより、ドライバＤＲ１から出力された信号は、ショート接続点１ｐを経由してコンパレータＣＰ１に入力される。

図４５は、本実施形態の他のキャリブレーションボード３５０Ａ−２の配線状態を示す図である。このキャリブレーションボード３５０Ａ−２では、ｎ個のドライバＤＲ１〜ＤＲｎのそれぞれが接続されたｎ個の端子１ａ〜ｎａの中で端子１ａのみがショート接続点２ｐに接続されている。また、ｎ個のコンパレータＣＰ１〜ＣＰｎのそれぞれが接続されたｎ個の端子１ｂ〜ｎｂの中で端子２ｂのみが上述したショート接続点２ｐに接続されている。すなわち、このキャリブレーションボード３５０Ａ−２を用いることにより、ドライバＤＲ１から出力された信号は、ショート接続点２ｐを経由してコンパレータＣＰ２に入力される。

図４６は、本実施形態の他のキャリブレーションボード３５０Ａ−３の配線状態を示す図である。このキャリブレーションボード３５０Ａ−３では、ｎ個のドライバＤＲ１〜ＤＲｎのそれぞれが接続されたｎ個の端子１ａ〜ｎａの中で端子１ａのみがショート接続点３ｐに接続されている。また、ｎ個のコンパレータＣＰ１〜ＣＰｎのそれぞれが接続されたｎ個の端子１ｂ〜ｎｂの中で端子３ｂのみが上述したショート接続点３ｐに接続されている。すなわち、このキャリブレーションボード３５０Ａ−３を用いることにより、ドライバＤＲ１から出力された信号は、ショート接続点３ｐを経由してコンパレータＣＰ３に入力される。

図４７は、本実施形態の他のキャリブレーションボード３５０Ａ−ｎの配線状態を示す図である。このキャリブレーションボード３５０Ａ−ｎでは、ｎ個のドライバＤＲ１〜ＤＲｎのそれぞれが接続されたｎ個の端子１ａ〜ｎａの中で端子１ａのみがショート接続点ｎｐに接続されている。また、ｎ個のコンパレータＣＰ１〜ＣＰｎのそれぞれが接続されたｎ個の端子１ｂ〜ｎｂの中で端子ｎｂのみが上述したショート接続点ｎｐに接続されている。すなわち、このキャリブレーションボード３５０Ａ−ｎを用いることにより、ドライバＤＲ１から出力された信号は、ショート接続点ｎｐを経由してコンパレータＣＰｎに入力される。

本実施形態では、このようにしてｎ個のコンパレータＣＰ１〜ＣＰｎのいずれかとショート接続点を介して一のドライバＤＲ１とを接続するために、ｎ個のキャリブレーションボード３５０Ａ−１〜３５０Ａ−ｎが用いられている。

また、図４８は、本実施形態の他のキャリブレーションボード３５０Ｂの配線状態を示す図である。このキャリブレーションボード３５０Ｂでは、ｎ個のドライバＤＲ１〜ＤＲｎが接続されたｎ個の端子１ａ〜ｎａは、それぞれに１対１に対応するショート接続点１ｑ〜ｎｑに接続されている。また、これらのショート接続点１ｑ〜ｎｑは、ｎ個のコンパレータＣＰ１〜ＣＰｎのそれぞれにも接続されている。これにより、ドライバＤＲ１〜ＤＲｎのそれぞれから出力された信号が、それぞれに対応する別々のショート接続点１ｑ〜ｎｑを経由して、コンパレータＣＰ１〜ＣＰｎのそれぞれに入力される。

図４９は、本実施形態のキャリブレーション動作手順を示す流れ図である。パフォーマンスボード３０に一のキャリブレーションボード（例えばキャリブレーションボード３５０Ａ−１）がセットされた後（ステップ５００）、テスタ制御部１２は、このキャリブレーションボード３５０Ａ−１のドライバＤＲ１に対応するクロック信号ＣＬＫ１を基準にして、このドライバＤＲ１とショート接続点１ｐを介して接続されたコンパレータＣＰ１に対応するストローブ信号ＳＴＢ１の位相を調整する（ステップ５０１）。

このステップ５０１では、ドライバＤＲ１に入力するクロック信号ＣＬＫ１の位相を固定した状態、すなわち、ショート接続点１ｐを経由してコンパレータＣＰ１に入力される信号が立ち上がるタイミングを固定した状態で、ストローブ信号ＳＴＢ１の位相を可変してコンパレータＣＰ１の出力のレベルが反転する位置を探すことにより、クロック信号ＣＬＫ１を基準にしたストローブ信号ＳＴＢ１の位相調整が行われる。

次に、テスタ制御部１２は、未調整のストローブ信号が残っているか否かを判定し（ステップ５０２）、残っている場合にはステップ５０１に戻って、次のキャリブレーションボード（例えばキャリブレーションボード３５０Ａ−２）をセットする動作以降が繰り返される。このようにして、図４４〜図４７に示したキャリブレーションボード３５０Ａ−１〜３５０Ａ−ｎのそれぞれを用いることにより、一のドライバＤＲ１に入力されるクロック信号ＣＬＫ１を基準にして、ｎ個のコンパレータＣＰ１〜ＣＰｎのそれぞれに入力されるストローブ信号ＳＴＢ１〜ＳＴＢｎの位相が調整される。

このようにして、全てのストローブ信号の位相調整が終了する（ステップ５０２で否定判断）と、次に、他のキャリブレーションボード３５０Ｂがセットされる（ステップ５０３）。なお、ステップ５００、５０３におけるキャリブレーションボード３５０Ａ−１〜３５０Ａ−ｎ、３５０Ｂのセットは、手動で行う場合と、専用のロボット等を用いて作業の自動化を図る場合が考えられる。

次に、テスタ制御部１２は、このキャリブレーションボード３５０Ｂを用いて、位相調整が終了した各ストローブ信号を基準にして、各クロック信号の位相を調整する（ステップ５０４）。上述したように、キャリブレーションボード３５０Ｂでは、ドライバＤＲ１がショート接続点１ｑを介してコンパレータＣＰ１に接続されているため、ストローブ信号ＳＴＢ１を基準にしてクロック信号ＣＬＫ１の位相を調整することができる。また、ドライバＤＲ２がショート接続点２ｑを介してコンパレータＣＰ２に接続されているため、ストローブ信号ＳＴＢ２を基準にしてクロック信号ＣＬＫ２の位相を調整することができる。同様に、ドライバＤＲｎがショート接続点ｎｑを介してコンパレータＣＰｎに接続されているため、ストローブ信号ＳＴＢｎを基準にしてクロック信号ＣＬＫｎの位相を調整することができる。

このようにして、全てのストローブ信号とクロック信号の位相を調整する一連のキャリブレーション動作が終了する。

なお、本実施形態では、最初に一のクロック信号ＣＬＫ１を基準にしてｎ個のストローブ信号ＳＴＢ１〜ＳＴＢｎの位相を調整し、次に、それぞれのストローブ信号を基準にしてｎ個のクロック信号ＣＬＫ１〜ＣＬＫｎの位相を調整するようにしたが、最初に一のストローブ信号を基準にしてｎ個のクロック信号ＣＬＫ１〜ＣＬＫｎの位相を調整し、次に、それぞれのクロック信号を基準にしてｎ個のストローブ信号ＳＴＢ１〜ＳＴＢｎの位相を調整するようにしてもよい。

また、本実施形態では、一のクロック信号ＣＬＫ１を基準にしてｎ個のストローブ信号ＳＴＢ１〜ＳＴＢｎの位相を調整するために、ｎ枚のキャリブレーションボード３５０Ａ−１〜３５０Ａ−ｎのそれぞれを順番にセットするようにしたが、図５０に示すように、１つのショート接続点にｎ個のコンパレータＣＰ１〜ＣＰｎの全てが接続されたキャリブレーションボード３５０Ｃを用いることにより、一つのキャリブレーションボード３５０Ｃを用いて各ストローブ信号ＳＴＢ１〜ＳＴＢｎの位相調整を行うようにしてもよい。

また、本実施形態では、ドライバＤＲ１〜ＤＲｎのそれぞれとコンパレータＣＰ１〜ＣＰｎのそれぞれが１対１に対応するキャリブレーションボード２５０Ｂを用いたが、必ずしもこれらの対応は１対１である必要はない。

〔第９の実施形態〕
上述した第８の実施形態では、ｎ＋１種類のキャリブレーションボードを順番に用いてキャリブレーション動作を行うようにしたが、これらのキャリブレーションボードの機能を兼ね備えた１種類のキャリブレーションボードを用いて交換の手間を省くようにしてもよい。

図５１は、配線内容が異なるｎ＋１種類のキャリブレーションボード３５０Ａ−１〜３５０Ａ−ｎ、３５０Ｂの機能を兼ね備えた第９の実施形態のキャリブレーションボード３５０Ｄの構成を示す図である。

この図に示すキャリブレーションボード３５０Ｄは、コンパレータＣＰ１を除く他のコンパレータＣＰ２〜ＣＰｎのそれぞれに対応した切替スイッチ２ｒ〜ｎｒを備えている。これらの切替スイッチ２ｒ〜ｎｒの接続状態を切り替えることにより、キャリブレーションボード３５０Ａ−１〜３５０Ａ−ｎのそれぞれと同じ接続状態と、キャリブレーションボード３５０Ｂと同じ接続状態とを選択的に実現することができる。したがって、このキャリブレーションボード３５０Ｄを用いることにより、キャリブレーションボードの交換作業が不要になり、さらなる作業内容の簡素化、コストダウン、作業時間の低減が可能になる。

図５２は、図５１に示したキャリブレーションボード３５０Ｄの変形例を示す図である。最初に一のストローブ信号を基準にして各クロック信号の位相調整を行い、その後各ストローブ信号の位相調整を行う動作を行う場合には、図５２に示したキャリブレーションボード３５０Ｅを用いて各スイッチ２ｓ〜ｎｓの接続状態を切り替えればよい。

〔その他の実施形態〕
上述した各実施形態では、パフォーマンスボード３０に各種のキャリブレーションボードをセットしたが、実際の設置状態を考慮して、パフォーマンスボード３０にソケットボードとＩＣソケットを搭載し、さらにその上からキャリブレーションボードをセットするようにしてもよい。

図５３は、キャリブレーションボードの設置状態を変更した変形例を示す図である。図５３に示す構成は、図５に示した構成に対して、パフォーマンスボード（ＰＢ）３０とキャリブレーションボード（ＣＢ）５０Ａの間にソケットボード（ＳＢ）３２とＩＣソケット３４が追加されている。すなわち、実際に被測定デバイスに対して各種の試験を行うために用いられるソケットボード３２とＩＣソケット３４を搭載した状態でキャリブレーションボード５０Ａ等がセットされる。この場合には、各ドライバの出力端と各ショート接続点との間の配線長と、各ショート接続点と各コンパレータの入力端との間の配線長とが長くなるが、上述した各実施形態と同じ要領でキャリブレーション動作を行うことが可能になる。

例えば、ソケットボード３２とＩＣソケット３４に含まれる配線の配線長をＴｂとして図７を書き換えると、図５４に示す関係となる。図５４に示す各ドライバによる信号の出力タイミングや各コンパレータに対する信号の入力タイミングは、図７に示すこれらのタイミングと同じであり、ソケットボード３２やＩＣソケット３４が設置された状態で各実施形態と同じ要領でのタイミングキャリブレーションが可能であることがわかる。

また、上述した各実施形態では、各種のキャリブレーションボードを用いてタイミング・キャリブレーションを行っているが、これらのキャリブレーションボードの代わりに同じ配線状態のキャリブレーションデバイスやキャリブレーションウエハを用いるようにしてもよい。

図５５は、キャリブレーションデバイスと半導体試験装置本体との間の接続状態を示す図である。また、図５６は、キャリブレーションデバイスを用いたタイミング・キャリブレーションの概要を示す図である。図５５に示すように、半導体試験装置本体１０にパフォーマンスボード（ＰＢ）３０、ソケットボード（ＳＢ）３２、ＩＣソケット３４が設置された状態でキャリブレーションデバイス４５０がセットされる。キャリブレーションデバイス４５０は、被測定デバイスと同じ外観形状および端子形状を有しており、内部の配線状態が上述した各実施形態のキャリブレーションボードと同じ設定されている。上述した各実施形態では、必要に応じてキャリブレーションボードを手動で、あるいはロボットによる自動で交換する必要があったが、キャリブレーションデバイス４５０を用いる場合には、図５６に示すように、通常の半導体試験において被測定デバイスの入れ替えを行うハンドラ１００を用いることにより、キャリブレーションデバイス４５０の交換を行うことができる。したがって、手動交換を行った場合に比べて交換の手間を低減することができる。また、ロボットを用いて自動交換を行う場合に比べて専用ロボットが不要になることによるコストダウンを図ることができる。

図５７は、キャリブレーションウエハと半導体試験装置本体との間の接続状態を示す図である。また、図５８は、キャリブレーションウエハを用いたタイミング・キャリブレーションの概要を示す図である。半導体試験装置を用いてウエハに形成された状態の被試験デバイスに対して試験を行う場合には、図５７に示すように、パフォーマンスボード３０にプローブカード（ＰＣ）３６を取り付け、このプローブカード３６から突出したニードル３８をウエハ上に形成されたパッドに接触させている。したがって、被試験デバイスが形成されたウエハを、内部の配線状態が上述した各実施形態のキャリブレーションボードの配線状態と同じに設定されたキャリブレーションウエハ５５０に置き換えることにより、タイミング・キャリブレーションを実施することが可能になる。また、上述した各実施形態では、必要に応じてキャリブレーションボードを手動で、あるいはロボットによる自動で交換する必要があったが、キャリブレーションウエハ５５０を用いる場合には、図５８に示すように、通常の半導体試験において被測定ウエハの移動等を行うチャック１１０を用いることにより、キャリブレーションウエハ５５０の交換を行うことができる。したがって、手動交換を行った場合に比べて交換の手間を低減することができる。また、ロボットを用いて自動交換を行う場合に比べて専用ロボットが不要になることによるコストダウンを図ることができる。なお、図５７および図５８に示した例では、プローブカード３６上のニードル３８によって、キャリブレーションウエハ５５０や実際に被試験デバイスが形成されたウエハとの間で電気的な接触を確保するタイプの半導体試験装置について説明しているが、ニードル３８以外の方法、例えばバンプを介して電気的な接触を確保するようにしてもよい。

次に、上述したキャリブレーションデバイス４５０の具体例を説明する。

図５９および図６０は、上述した第１の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。図５９に示す一方のキャリブレーションデバイス４５０Ａは、図２に示したキャリブレーションボード５０Ａと同じ配線がなされている。また、図６０に示す他方のキャリブレーションデバイス４５０Ｂは、図３に示したキャリブレーションボード５０Ｂと同じ配線がなされている。なお、図５９および図６０に示したキャリブレーションデバイス４５０Ａ、４５０Ｂの各端子およびショート接続点には、図２および図３に示したキャリブレーションボード５０Ａ、５０Ｂにおいて対応する端子およびショート接続点と同じ符号が付されている。これらのキャリブレーションデバイス４５０Ａ、４５０Ｂを順番にセットすることにより、キャリブレーションボード５０Ａ、５０Ｂを用いた第１の実施形態と同様の手順（図４に示した動作手順）によるタイミング・キャリブレーションを実施することが可能になる。

図６１および図６２は、上述した第３の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。図６１に示す一方のキャリブレーションデバイス４５０Ｃは、図１４に示したキャリブレーションボード１５０Ａと同じ配線がなされている。また、図６２に示す他方のキャリブレーションデバイス４５０Ｄは、図１５に示したキャリブレーションボード１５０Ｂと同じ配線がなされている。これらのキャリブレーションデバイス４５０Ｃ、４５０Ｄを順番にセットすることにより、キャリブレーションボード１５０Ａ、１５０Ｂを用いた第３の実施形態と同様の手順（図１７に示した動作手順）によるタイミング・キャリブレーションを実施することが可能になる。

図６３は、上述した第５の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。図６３に示すキャリブレーションデバイス４５０Ｅは、図２９に示したキャリブレーションボード２５０Ａと同じ配線がなされている。なお、図３０に示したキャリブレーションボード２５０Ｂの配線状態は、図６１に示したキャリブレーションデバイス４５０Ｃの配線状態と同じであるため、上述したキャリブレーションデバイス４５０Ｅにこのキャリブレーションデバイス４５０Ｃが組み合わされて用いられる。これらのキャリブレーションデバイス４５０Ｅ、４５０Ｃを順番にセットすることにより、キャリブレーションボード２５０Ａ、２５０Ｂを用いた第５の実施形態と同様の手順（図３１に示した動作手順）によるタイミング・キャリブレーションを実施することが可能になる。

図６４〜図６８は、上述した第８の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。図６４に示すキャリブレーションデバイス４５０Ｆ−１は、図４４に示したキャリブレーションボード３５０Ａ−１と同じ配線がなされている。図６５に示すキャリブレーションデバイス４５０Ｆ−２は、図４５に示したキャリブレーションボード３５０Ａ−２と同じ配線がなされている。図６６に示すキャリブレーションデバイス４５０Ｆ−３は、図４６に示したキャリブレーションボード３５０Ａ−３と同じ配線がなされている。図６７に示すキャリブレーションデバイス４５０Ｆ−ｎは、図４７に示したキャリブレーションボード３５０Ａ−ｎと同じ配線がなされている。また、図６８に示すキャリブレーションデバイス４５０Ｇは、図４８に示したキャリブレーションボード３５０Ｂと同じ配線がなされている。これらのキャリブレーションデバイス４５０Ｆ−１〜４５０Ｆ−ｎ、４５０Ｇを順番にセットすることにより、キャリブレーションボード３５０Ａ−１〜３５０Ａ−ｎ、３５０Ｂを用いた第８の実施形態と同様の手順（図４９に示した動作手順）によるタイミング・キャリブレーションを実施することが可能になる。

次に、上述したキャリブレーションウエハ５５０の具体例を説明する。

図６９は、上述した第１の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。なお、図６９等に示したキャリブレーションウエハは、上述したキャリブレーションボードと同様の配線状態を実現するためのものであるため、必ずしも半導体材料で形成されたウエハを用いる必要はなく、エポキシ樹脂等の半導体材料以外の安価な材料を用いて構成するようにしてもよい。

図６９に示すキャリブレーションウエハ５５０Ａには、図２に示したキャリブレーションボード５０Ａと同じ配線がなされた第１の領域５５０Ａ−１と、図３に示したキャリブレーションボード５０Ｂと同じ配線がなされた第２の領域５５０Ａ−２とが含まれている。プローブカード３６のニードル３８をこれら第１および第２の領域５５０Ａ−１、５５０Ａ−２に順番に接触させることにより、キャリブレーションボード５０Ａ、５０Ｂを用いた第１の実施形態と同様の手順（図４に示した動作手順）によるタイミング・キャリブレーションを実施することが可能になる。

図７０は、上述した第３の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。図７０に示すキャリブレーションウエハ５５０Ｂには、図１４に示したキャリブレーションボード１５０Ａと同じ配線がなさた第１の領域５５０Ｂ−１と、図１５に示したキャリブレーションボード１５０Ｂと同じ配線がなされた第２の領域５５０Ｂ−２とが含まれている。プローブカード３６のニードル３８をこれら第１および第２の領域５５０Ｂ−１、５５０Ｂ−２に順番に接触させることにより、キャリブレーションボード１５０Ａ、１５０Ｂを用いた第３の実施形態と同様の手順（図１７に示した動作手順）によるタイミング・キャリブレーションを実施することが可能になる。

図７１は、上述した第５の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。図７１に示すキャリブレーションウエハ５５０Ｃには、図２９に示したキャリブレーションボード２５０Ａと同じ配線がなされた第１の領域５５０Ｃ−１と、図３０に示したキャリブレーションボード２５０Ｂと同じ配線がなされた第２の領域５５０Ｃ−２とが含まれている。プローブカード３６のニードル３８をこれら第１および第２の領域５５０Ｃ−１、５５０Ｃ−２に順番に接触させることにより、キャリブレーションボード２５０Ａ、２５０Ｂを用いた第５の実施形態と同様の手順（図３１に示した動作手順）によるタイミング・キャリブレーションを実施することが可能になる。

図７２は、上述した第８の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。図７２に示すキャリブレーションウエハ５５０Ｄには、図４４に示したキャリブレーションボード３５０Ａ−１と同じ配線がなされた領域５５０Ｄ−１と、図４５に示したキャリブレーションボード３５０Ａ−２と同じ配線がなされた領域５５０Ｄ−２と、図４６に示したキャリブレーションボード３５０Ａ−３と同じ配線がなされた領域５５０Ｄ−３と、図４７に示したキャリブレーションボード３５０Ａ−ｎと同じ配線がなされた領域５５０Ｄ−ｎと、図４８に示したキャリブレーションボード３５０Ｂと同じ配線がなされた領域５５０Ｄ−Ｂとが含まれている。プローブカード３６のニードル３８をこれらの各領域５５０Ｄ−１〜５５０Ｄ−ｎ、５５０Ｄ−Ｂに順番に接触させることにより、キャリブレーションボード３５０Ａ−１〜３５０Ａ−ｎ、３５０Ｂを用いた第８の実施形態と同様の手順（図４９に示した動作手順）によるタイミング・キャリブレーションを実施することが可能になる。

なお、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施形態では、キャリブレーション動作を行うために専用のキャリブレーションボード５０Ａ、５０Ｂ、１５０Ａ、１５０Ｂ等を用いたが、被測定デバイスを実際に設置するために用いられるソケットボードにキャリブレーション５０Ｂ、１５０Ａ、１５０Ｂ等と同等の配線を行い、キャリブレーション動作時に適宜切替スイッチを切り替えて配線内容を変更するようにしてもよい。

また、上述した実施形態では、組を構成するドライバの出力端とコンパレータの入力端とが別々にショート接続点に接続されている場合を考えたが、ドライバの出力端とコンパレータの入力端とが半導体試験装置本体１０やパフォーマンスボード３０の内部で接続され、この接続点とショート接続点の間が１本の配線を介して接続されている場合にも本発明を適用することができる。但し、この場合のキャリブレーションによる位相補正の対象は、上述した接続点までの範囲となるため、この接続点とショート接続点との間の配線の時間長を予め測定しておく必要がある。

タイミング・キャリブレーションの対象となる半導体試験装置の全体構成を示す図である。一方のキャリブレーションボードの配線状態を示す図である。他方のキャリブレーションボードの配線状態を示す図である。本実施形態のキャリブレーション動作手順を示す流れ図である。半導体試験装置本体に一方のキャリブレーションボード（ＣＢ）がセットされた状態を示す図である。ステップ１０１において実施されるクロック信号の位相合わせ動作の概略を示す図である。図６に示すクロック信号の位相の調整動作の詳細を示す図である。半導体試験装置本体に他方のキャリブレーションボードがセットされた状態を示す図である。ステップ１０３において実施されるストローブ信号の位相差取得動作の概略を示す図である。ステップ１０４、１０５において実施されるストローブ信号の補正値決定動作および補正動作の概略を示す図である。ステップ１０６において実施されるクロック信号の位相補正動作の概略を示す図である。配線内容が異なる２種類のキャリブレーションボードの機能を兼ね備えた第２の実施形態のキャリブレーションボードの構成を示す図である。配線内容が異なる２種類のキャリブレーションボードの機能を兼ね備えた第２の実施形態のキャリブレーションボードの構成を示す図である。第３の実施形態におけるキャリブレーション動作を行うために用いられる一方のキャリブレーションボードの配線状態を示す図である。第３の実施形態におけるキャリブレーション動作を行うために用いられる他方のキャリブレーションボードの配線状態を示す図である。キャリブレーション動作を行う前の半導体試験装置におけるクロック信号およびストローブ信号の初期状態を示す図である。第３の実施形態のキャリブレーション動作手順を示す流れ図である。図１７に示すステップ２０１に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図１７に示すステップ２０１において実施されるストローブ信号の位相調整動作の概略を示す図である。図１７に示すステップ２０２に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図１７に示すステップ２０２において実施されるクロック信号の位相調整動作の概略を示す図である。図１７に示すステップ２０４に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図１７に示すステップ２０４において実施されるストローブ信号の位相差測定動作の概略を示す図である。図１７に示すステップ２０６において実施されるストローブ信号の位相補正の概略を示す図である。図１７に示すステップ２０７に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図１７に示すステップ２０７において実施されるクロック信号の補正動作の概略を示す図である。配線内容が異なる２種類のキャリブレーションボードの機能を兼ね備えた第４の実施形態のキャリブレーションボードの構成を示す図である。配線内容が異なる２種類のキャリブレーションボードの機能を兼ね備えた第４の実施形態のキャリブレーションボードの構成を示す図である。第５の実施形態の一方のキャリブレーションボードの配線状態を示す図である。第５の実施形態の他方のキャリブレーションボードの配線状態を示す図である。第５の実施形態のキャリブレーション動作手順を示す流れ図である。図３１に示すステップ３０１に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図３１に示すステップ３０１において実施されるクロック信号の位相調整動作の概略を示す図である。図３１に示すステップ３０３に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図３１に示すステップ３０３において実施されるストローブ信号の位相調整動作の概略を示す図である。図３１に示すステップ３０４に対応して信号の入出力が行われるドライバおよびコンパレータを示す図である。図３１に示すステップ３０４において実施されるクロック信号の位相調整動作の概要を示す図である。第６の実施形態の一方のキャリブレーションボードの構成を示す図である。第６の実施形態のキャリブレーション動作手順を示す流れ図である。配線内容が異なる２種類のキャリブレーションボードの機能を兼ね備えた第７の実施形態のキャリブレーションボードの構成を示す図である。配線内容が異なる２種類のキャリブレーションボードの機能を兼ね備えた第７の実施形態のキャリブレーションボードの構成を示す図である。配線内容が異なる２種類のキャリブレーションボードの機能を兼ね備えた変形例のキャリブレーションボードの構成を示す図である。配線内容が異なる２種類のキャリブレーションボードの機能を兼ね備えた変形例のキャリブレーションボードの構成を示す図である。第８の実施形態のキャリブレーション方法で用いられるキャリブレーションボードの配線状態を示す図である。第８の実施形態のキャリブレーション方法で用いられるキャリブレーションボードの配線状態を示す図である。第８の実施形態のキャリブレーション方法で用いられるキャリブレーションボードの配線状態を示す図である。第８の実施形態のキャリブレーション方法で用いられるキャリブレーションボードの配線状態を示す図である。第８の実施形態のキャリブレーション方法で用いられるキャリブレーションボードの配線状態を示す図である。第８の実施形態のキャリブレーション動作手順を示す流れ図である。本実施形態のキャリブレーションボードの変形例を示す図である。配線内容が異なるｎ＋１種類のキャリブレーションボードの機能を兼ね備えた第９の実施形態のキャリブレーションボードの構成を示す図である。図５１に示したキャリブレーションボードの変形例を示す図である。キャリブレーションボードの設置状態を変更した変形例を示す図である。図５３に示す構成に対応するクロック信号の位相調整の説明図である。キャリブレーションデバイスと半導体試験装置本体との間の接続状態を示す図である。キャリブレーションデバイスを用いたタイミング・キャリブレーションの概要を示す図である。キャリブレーションウエハと半導体試験装置本体との間の接続状態を示す図である。キャリブレーションウエハを用いたタイミング・キャリブレーションの概要を示す図である。第１の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。第１の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。第３の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。第３の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。第５の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。第８の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。第８の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。第８の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。第８の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。第８の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションデバイスを示す図である。第１の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。第３の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。第５の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。第８の実施形態で用いたキャリブレーションボードと同じ配線状態を実現したキャリブレーションウエハを示す図である。半導体試験装置のタイミング・キャリブレーションを行う従来構成を示す図である。図７３に示した従来構成の電気的な配置図である。従来のタイミング・キャリブレーションの概要を示す図である。従来のタイミング・キャリブレーションの概要を示す図である。従来のタイミング・キャリブレーションの概要を示す図である。

符号の説明

１０半導体試験装置本体
１２テスタ制御部（ＴＰ）
１４タイミング発生器（ＴＧ）
１６パターン発生器（ＰＧ）
１８データセレクタ（ＤＳ）
２０フォーマット制御部（ＦＣ）
２２ピンエレクトロニクス
３０パフォーマンスボード（ＰＣ）
５０Ａ、５０Ｂ、５０Ｃキャリブレーションボード
１５０Ａ、１５０Ｂ、１５０Ｃキャリブレーションボード
２５０Ａ、２５０Ｂ、２５０Ｃ、２５０Ｄ、２５０Ｅキャリブレーションボード
３５０Ａ−１〜３５０Ａ−ｎ、３５０Ｂ、３５０Ｃ、３５０Ｄ、３５０Ｅキャリブレーションボード
４５０、４５０Ａ、４５０Ｂ、４５０Ｃ、４５０Ｄ、４５０Ｅ、４５０Ｆ−１〜４５０Ｆ−ｎ、４５０Ｇキャリブレーションデバイス
５５０、５５０Ａ、５５０Ｂ、５５０Ｃ、５５０Ｄキャリブレーションウエア

Claims

クロック信号に同期した信号の生成動作を行うドライバと、ストローブ信号に同期した比較動作を行うコンパレータとを備える半導体試験装置のタイミング・キャリブレーションを行う半導体試験装置のキャリブレーション方法において、
複数の前記ドライバと複数の前記コンパレータを少なくとも一方が２以上含まれるようにｍ個のグループ分けが行われた状態で、一の前記コンパレータを共通コンパレータとしてこの共通コンパレータに対応する前記ストローブ信号を基準にして、各グループに含まれる一の前記ドライバをグループ内共通ドライバとしてこのグループ内共通ドライバに対応する前記クロック信号の位相を調整する第１のステップと、
前記ｍ個のグループのそれぞれにおいて、前記グループ内共通ドライバに対応する前記クロック信号を基準にして、同じグループに含まれる前記コンパレータに対応する前記ストローブ信号の位相を調整する第２のステップと、
前記ｍ個のグループのそれぞれにおいて、任意の前記コンパレータに対応する前記ストローブ信号の位相を基準にして、同じグループに含まれる前記ドライバに対応する前記クロック信号の位相を調整する第３のステップと、
を有することを特徴とする半導体試験装置のキャリブレーション方法。
前記第１のステップにおいて行われる位相の調整は、前記ストローブ信号に応じて前記共通コンパレータによって比較動作を行うタイミングと、前記グループ内共通ドライバのそれぞれから出力されて前記共通コンパレータに入力される信号が変化するタイミングとが一致するように、複数の前記グループ内共通ドライバのそれぞれに入力される前記クロック信号の位相を可変することにより行うことを特徴とする請求項１記載の半導体試験装置のキャリブレーション方法。
前記第２のステップにおいて行われる位相の調整は、前記ストローブ信号に応じて前記コンパレータによって比較動作を行うタイミングと、前記グループ内共通ドライバから出力されて前記コンパレータに入力される信号が変化するタイミングとが一致するように、前記ストローブ信号の位相を可変することにより行うことを特徴とする請求項１記載の半導体試験装置のキャリブレーション方法。
前記第３のステップにおいて行われる位相の調整は、前記ストローブ信号に応じて前記コンパレータによって比較動作を行うタイミングと、前記ドライバから出力されて前記コンパレータに入力される信号が変化するタイミングとが一致するように、前記ドライバに入力される前記クロック信号の位相を可変することにより行うことを特徴とする請求項１記載の半導体試験装置のキャリブレーション方法。
前記ドライバに対する前記クロック信号の供給経路と前記コンパレータに対する前記ストローブ信号の供給経路のそれぞれには、信号の位相を可変する遅延素子が挿入されていることを特徴とする請求項１記載の半導体試験装置のキャリブレーション方法。
前記第１のステップは、前記共通コンパレータの入力端と前記グループ内共通ドライバの出力端とが、共通の第１のショート接続点を介して接続された第１のキャリブレーションボードを用いて行われることを特徴とする請求項１記載の半導体試験装置のキャリブレーション方法。
前記第２および第３のステップは、複数の前記グループのそれぞれ毎に、前記ドライバの出力端と前記コンパレータの入力端とが共通の第２のショート接続点を介して接続された第２のキャリブレーションボードを用いて行われることを特徴とする請求項６記載の半導体試験装置のキャリブレーション方法。
前記ドライバと前記第１および第２のショート接続点とをつなぐ配線の配線長と、前記コンパレータと前記第１および第２のショート接続点とをつなぐ配線の配線長とを全て同じに設定することを特徴とする請求項７記載の半導体試験装置のキャリブレーション方法。
前記第１のステップと前記第２のステップとの間に、前記第１のキャリブレーションボードを前記第２のキャリブレーションボードに交換する第４のステップを有することを特徴とする請求項７記載の半導体試験装置のキャリブレーション方法。
前記第１のステップは、前記共通コンパレータの入力端と前記ｍ個のグループのそれぞれに含まれる前記グループ内共通ドライバの出力端とが、全ての前記グループについて時間長が等しい配線を介して接続された第３のキャリブレーションボードを用いて行われ、
前記第２および第３のステップは、前記各グループに含まれる前記ドライバの出力端と前記コンパレータの入力端とが、全ての前記グループについて時間長が等しい配線を介して接続されるように、前記第３のキャリブレーションボードの配線状態を切り替えて行われることを特徴とする請求項１記載の半導体試験装置のキャリブレーション方法。
前記第３のキャリブレーションボードには、配線状態を切り替える複数の切替スイッチが含まれており、これらの切替スイッチの接続状態を切り替えることにより、前記第１、第２および第３のステップの動作を行うことを特徴とする請求項１０記載の半導体試験装置のキャリブレーション方法。
前記第１のステップは、前記共通コンパレータの入力端と前記グループ内共通ドライバの出力端とが、共通の第１のショート接続点を介して接続された第１のキャリブレーションデバイスを用いて行われることを特徴とする請求項１記載の半導体試験装置のキャリブレーション方法。
前記第２および第３のステップは、複数の前記グループのそれぞれ毎に、前記ドライバの出力端と前記コンパレータの入力端とが共通の第２のショート接続点を介して接続された第２のキャリブレーションデバイスを用いて行われることを特徴とする請求項１２記載の半導体試験装置のキャリブレーション方法。
前記第１のステップと前記第２のステップとの間に、ハンドラを用いて、前記第１のキャリブレーションデバイスを前記第２のキャリブレーションデバイスに交換する第４のステップを有することを特徴とする請求項１３記載の半導体試験装置のキャリブレーション方法。
前記第１のステップは、前記共通コンパレータの入力端と前記グループ内共通ドライバの出力端とが、共通の第１のショート接続点を介して接続された第１のキャリブレーションウエハ内の第１の領域を用いて行われ、
前記第２および第３のステップは、複数の前記グループのそれぞれ毎に、前記ドライバの出力端と前記コンパレータの入力端とが共通の第２のショート接続点を介して接続された第２のキャリブレーションウエハ内の第２の領域を用いて行われることを特徴とする請求項１記載の半導体試験装置のキャリブレーション方法。
前記第１のキャリブレーションウエハと前記第２のキャリブレーションウエハは同一のウエハであり、このウエハ内に前記第１および第２の領域が形成されていることを特徴とする請求項１５記載の半導体試験装置のキャリブレーション方法。