CN111585850B - 一种hinoc信道绑定方法、芯片及设备 - Google Patents
一种hinoc信道绑定方法、芯片及设备 Download PDFInfo
- Publication number
- CN111585850B CN111585850B CN202010275740.1A CN202010275740A CN111585850B CN 111585850 B CN111585850 B CN 111585850B CN 202010275740 A CN202010275740 A CN 202010275740A CN 111585850 B CN111585850 B CN 111585850B
- Authority
- CN
- China
- Prior art keywords
- local side
- module
- chip
- hinoc
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/2801—Broadband local area networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/08—Configuration management of networks or network elements
- H04L41/0803—Configuration setting
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L47/00—Traffic control in data switching networks
- H04L47/10—Flow control; Congestion control
- H04L47/12—Avoiding congestion; Recovering from congestion
- H04L47/125—Avoiding congestion; Recovering from congestion by balancing the load, e.g. traffic engineering
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
Abstract
本发明公开了一种HINOC信道绑定方法,包括:对HINOC信道绑定局端设备中的每个局端模块进行模拟带宽配置、频谱配置;对所述局端设备中的每个局端模块配置独立的媒体接入控制层处理单元和独立的物理层处理单元;对所述局端设备中的每个局端模块的系统时间进行同步;对所述局端设备中的每个局端模块配置相同的同一MAP周期内上下行使用图样;对所述局端设备中的每个局端模块之间进行负载均衡。通过上述方法,可以达到局端模块间的系统时间同步、MAP周期图样同步和负载均衡。
Description
技术领域
本发明涉及通信技术领域,特别涉及一种HINOC信道绑定方法、芯片及设备。
背景技术
同轴电缆双向宽带接入技术是家庭宽带网络接入技术中的一种,相比于其他接入方式,同轴宽带接入主要是利用家里已有的同轴电缆进行宽带数据的接入,不需要重新进行布线,在提供大带宽的同时,可以大大节约施工和物料成本。HINOC(High PerformanceNetwork over Coax,高性能同轴电缆接入网络)是唯一一个我国自主的同轴宽带接入行业标准。1个局端最大可支持64个终端同时在线,在实际网络部署的时候,为了支持更多的终端设备,或者是在终端数较多的时候,还能保证单个终端具有较高的通信带宽,需要进行多信道绑定,以扩展终端数及通信带宽,增加网络部署的灵活性,降低总体成本。
同轴电缆接入领域当前对于信道绑定的研究,主要集中在信道绑定的MAC(MediaAccess Control,媒体接入控制)层技术和信道绑定的应用场景,比如对信道绑定频段的自适应选择技术、信道绑定的信令帧传输和工作流程控制、信道绑定时各种业务流的调度以及服务质量保证、信道绑定时的带宽分配的研究。但是由于各局端芯片之间的隔离有限,如果不能保证各局端之间的系统时间同步和MAP周期上下行使用图样同步,容易造成干扰,如果不能进行有效的负载均衡,就不能充分利用各局端芯片的有效带宽。
发明内容
本公开实施例提供了一种HINOC信道绑定方法、芯片及设备。为了对披露的实施例的一些方面有一个基本的理解,下面给出了简单的概括。该概括部分不是泛泛评述,也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其唯一目的是用简单的形式呈现一些概念,以此作为后面的详细说明的序言。
在一些可选地实施例中,一种HINOC信道绑定方法,包括:
对HINOC信道绑定局端设备中的每个局端模块进行模拟带宽配置、频谱配置;
对局端设备中的每个局端模块配置独立的媒体接入控制层处理单元和独立的物理层处理单元;
对局端设备中的每个局端模块的系统时间进行同步;
对局端设备中的每个局端模块配置相同的同一MAP周期内上下行使用图样;
对局端设备中的每个局端模块之间进行负载均衡。
进一步地,对HINOC信道绑定局端设备中的每个局端模块进行模拟带宽配置、频谱配置,包括:
将局端设备中的每个局端模块的模拟带宽配置为128MHz,且将每个局端模块的频谱配置为不重叠。
进一步地,还包括:
将局端设备中任意一个局端模块作为主局端模块,其余局端模块作为从局端模块。
进一步地,对局端设备中的每个局端模块之间进行负载均衡,包括:
从局端模块向主局端模块发送负载相关信息;
主局端模块根据接收到的负载相关信息进行负载均衡计算,并将MAP周期上下行图样和需要进行的负载均衡操作下发到从局端模块;
从局端模块接收到下发的MAP周期上下行图样之后,根据当前在线终端情况,计算新的MAP周期规划;
主局端模块和从局端模块同时进行MAP图样调整和负载均衡调整。
在一些可选地实施例中,一种单通道HINOC局端芯片,包括:
嵌入式中央处理器,用于控制芯片总体工作流程;
外设接口,用于与外部芯片或者设备进行数据交互;
数据总线,用于芯片内部各模块之间进行数据交互;
信道绑定处理模块,用于处理HINOC信道绑定局端设备中的各个局端模块的信道绑定相关信息;
数字模拟转换器,用于将数字信号转换为模拟信号;
模拟数字转换器,用于将模拟信号转换为数字信号;
时钟管理、复位管理和电源管理模块,用于生成芯片工作所需的各种频率时钟信号、芯片各模块复位信号以及进行芯片内部各模块电源管理;
以太网接口,用于MAC处理单元与外部进行以太网数据交互;
媒体接入控制层处理单元、物理层处理单元,用于处理HINOC2.0的标准通信协议。
进一步地,信道绑定处理模块,包括:
时间同步处理单元,用于对局端设备中的每个局端模块的系统时间进行同步;
图样同步处理单元,用于对局端设备中的每个局端模块配置相同的同一MAP周期内上下行使用图样;
负载均衡处理单元,用于对局端设备中的每个局端模块之间进行负载均衡。
进一步地,媒体接入控制层处理单元和物理层处理单元占用模拟带宽为128MHz。
在一些可选地实施例中,一种HINOC局端芯片,包括:
两个以上局端模块,其中,每个局端模块都包含上述实施例中的嵌入式中央处理器、外设接口、数据总线、信道绑定处理模块、数字模拟转换器、模拟数字转换器、时钟管理、复位管理和电源管理模块、以太网接口、媒体接入控制层处理单元、物理层处理单元;
同步信号线,用于主局端模块和从局端模块进行同步信号、负载信息以及MAP周期内上下行图样交互。
进一步地,还包括:
将任意一个局端模块作为主局端模块,其余局端模块作为从局端模块。
在一些可选地实施例中,一种HINOC信道绑定设备,包括:
两个以上的单通道HINOC局端芯片,其中,单通道HINOC局端芯片为上述实施例中的单通道HINOC局端芯片,将任意一个单通道HINOC局端芯片作为主局端芯片,将其余单通道HINOC局端芯片作为从局端芯片;
同步信号线,用于主局端芯片和从局端芯片进行同步信号、负载信息以及MAP周期内上下行图样交互;
设备电源网络,用于产生设备中各部分所需的各种类型的电压;
以太网交换模块,用于进行以太网数据传输。
本公开实施例提供的技术方案可以包括以下有益效果:
本公开实施例提供了一种HINOC信道绑定方法、芯片及设备,对HINOC信道绑定局端设备中的每个局端模块进行模拟带宽配置、频谱配置;对所述局端设备中的每个局端模块配置独立的媒体接入控制层处理单元和独立的物理层处理单元;对所述局端设备中的每个局端模块的系统时间进行同步;对所述局端设备中的每个局端模块配置相同的同一MAP周期内上下行使用图样;对所述局端设备中的每个局端模块之间进行负载均衡。通过上述方法,可以达到局端模块间的系统时间同步、MAP周期图样同步和负载均衡。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本发明的实施例,并与说明书一起用于解释本发明的原理。
图1是根据一示例性实施例示出的一种HINOC信道绑定方法的流程示意图;
图2是根据一示例性实施例示出的一种负载均衡方法的流程示意图;
图3是根据一示例性实施例示出的一种单通道HINOC局端芯片的结构示意图;
图4是根据一示例性实施例示出的一种两信道绑定的HINOC局端芯片的结构示意图;
图5是根据一示例性实施例示出的一种HINOC信道绑定设备的结构示意图。
具体实施方式
为了能够更加详尽地了解本公开实施例的特点与技术内容,下面结合附图对本公开实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本公开实施例。在以下的技术描述中,为方便解释起见,通过多个细节以提供对所披露实施例的充分理解。然而,在没有这些细节的情况下,一个或一个以上实施例仍然可以实施。在其它情况下,为简化附图,熟知的结构和装置可以简化展示。
实施例一:
本公开实施例提供了一种HINOC信道绑定方法,图1是根据一示例性实施例示出的一种HINOC信道绑定方法的流程示意图。如图1所示,一种HINOC信道绑定方法,包括:
S101对HINOC信道绑定局端设备中的每个局端模块进行模拟带宽配置、频谱配置;
具体地,配置HINOC的信道绑定局端中每个局端模块的占用模拟带宽为128MHz,并且不同局端模块的频谱不能重叠,不然会造成同频干扰。
S102对局端设备中的每个局端模块配置独立的媒体接入控制层处理单元和独立的物理层处理单元;
具体地,每个局端设备中的每个局端模块配置独立的媒体接入控制层处理单元和独立的物理层处理单元,用于处理HINOC2.0的标准通信协议,其中,媒体接入控制层处理单元还用于与外部的以太网进行数据交互。
S103对局端设备中的每个局端模块的系统时间进行同步;
具体地,对所有局端模块的系统时间进行同步,因为HINOC局端模块都是以PD(Probe down,下行探测)帧作为调度周期,所以可以选择对各个局端模块的PD帧时刻进行同步,也可以根据具体实现选择在其他时刻,达到系统时间同步之后,各个局端的下行探测帧、上行探测帧和MAP(Media Access Plan,媒体接入规划)周期的总体时间即可对齐。
S104对局端设备中的每个局端模块配置相同的同一MAP周期内上下行使用图样;
具体地,配置每个局端模块同一MAP周期内的上下行使用图样相同,即各局端模块的所有MAP周期内部数据帧进行同时发送,同时接收,避免某些局端模块在进行数据帧发送的时候,其他局端模块在进行数据帧接收,对其造成干扰。
S105对局端设备中的每个局端模块之间进行负载均衡。
其中,对各个局端模块之间进行负载均衡,防止局端模块之间接入终端数相差过大,或者带宽负载相差过大,网络的整体利用率降低,而网络中的终端则根据负载均衡策略,选择性的接入或者离开某些频点的局端。
具体地,对局端设备中的每个局端模块之间进行负载均衡,图2是根据一示例性实施例示出的一种负载均衡方法的流程示意图。
如图2所示,一种负载均衡方法包括,S201从局端模块向主局端模块发送负载相关信息;S202主局端模块根据接收到的负载相关信息进行负载均衡计算,并将MAP周期上下行图样和需要进行的负载均衡操作下发到从局端模块;S203从局端模块接收到下发的MAP周期上下行图样之后,根据当前在线终端情况,计算新的MAP周期规划;S204主局端模块和从局端模块同时进行MAP图样调整和负载均衡调整。
其中,将局端设备中任意一个局端模块作为主局端模块,其余局端模块作为从局端模块,当有多个从局端模块的时候,可以选择对其进行编号,方便进行信道绑定操作。
基于本公开实施例提供的HINOC信道绑定方法,可以利用尽量少的交互信号线,进行同步信号以及各局端芯片负载信息的交互,达到局端模块间的系统时间同步、MAP周期内上下行使用图样同步和负载均衡。
实施例二:
本公开实施例提供了一种单通道HINOC局端芯片,图3是根据一示例性实施例示出的一种单通道HINOC局端芯片的结构示意图。
如图3所示,一种单通道HINOC局端芯片,包括:
嵌入式中央处理器,用于控制芯片总体工作流程;包括芯片参数配置、通信链路维护、通信参数计算、网管协议处理等。
外设接口,用于与外部芯片或者设备进行数据交互;
其中,外设接口包括各种常用的外设接口,包括但不限于I2C(Inter-IntegratedCircuit)总线接口、UART(Universal Asynchronous ReceiverTransmitter,通用异步收发传输器)总线接口、SPI(serial peripheral interface,串行外设接口)、GPIO(General-purpose input/output,通用输入输出接口)、JTAG(Joint Test Action Group、联合测试行动小组)总线接口等,用于芯片和外部芯片或者设备进行数据交互。
数据总线,用于芯片内部各模块之间进行数据交互;
其中,数据总线包括最常用的先进微控制器总线架构总线等,主要用于芯片内部各主要模块之间进行数据交互,比如CPU和各个外设接口进行数据交互,或者CPU(CentralProcessing Unit,中央处理器)和HINOC2.0的MAC或者PHY(Physical Layer,物理层)处理单元进行数据交互。
信道绑定处理模块,用于处理HINOC信道绑定局端设备中的各个局端模块的信道绑定相关信息;
具体的,信道绑定处理模块包括时间同步处理单元,用于对局端设备中的每个局端模块的系统时间进行同步;MAP图样同步处理单元,用于对局端设备中的每个局端模块配置相同的同一MAP周期内上下行使用图样;负载均衡处理单元,用于对局端设备中的每个局端模块之间进行负载均衡。
这些处理逻辑是在多个局端模块之间进行,模块之间需要进行相应信号的交互,所以需要相应的芯片管脚进行支持,根据实际实现的不同,可能采用单个芯片管脚进行支持,则该管脚在不同时刻传输系统时间同步数据、MAP周期内上下行图样同步的数据和负载均衡数据,也可能采用多个管脚分别传输不同的数据,这样信道绑定开关控制会更加简便。
数字模拟转换器,用于将数字信号转换为模拟信号;
模拟数字转换器,用于将模拟信号转换为数字信号;
其中,前者用于将HINOC中的PHY的发射机生成的需要发送的数字信号转换为模拟信号,后者则用于将信道中的模拟信号转换为数字信号给HINOC中的PHY的接收机进行数字信号处理和数据解调。
时钟管理、复位管理和电源管理模块,用于生成芯片工作所需的各种频率时钟信号、芯片各模块复位信号以及进行芯片内部各模块电源管理;
以太网接口,用于MAC处理单元与外部进行以太网数据交互;
媒体接入控制层处理单元、物理层处理单元,用于处理HINOC2.0的标准通信协议。其中,一个独立的HINOC2.0的媒体接入控制层处理单元、物理层处理单元,占用模拟带宽128MHz,负责处理HINOC2.0的标准通信协议。
进一步地,媒体接入控制层处理单元和物理层处理单元占用模拟带宽为128MHz。
实施例三:
本公开实施例提供了一种HINOC局端芯片。
在一些示例性场景中,一种HINOC局端芯片,包括:
两个以上局端模块,其中,每个局端模块都包含上述实施例中的嵌入式中央处理器、外设接口、数据总线、信道绑定处理模块、数字模拟转换器、模拟数字转换器、时钟管理、复位管理和电源管理模块、以太网接口、媒体接入控制层处理单元、物理层处理单元;
将任意一个局端模块作为主局端模块,其余局端模块作为从局端模块。当有多个从局端模块的时候,可以对其进行编号,以方便对其进行处理。
其中,每个局端模块占用128MHz频带,相互之间不能重叠,不然会造成同频干扰。
各个局端模块通常采用相同的时钟源作为参考,这样通道之间的时钟偏差基本上可以忽略,但是各个模块的系统时间由自己维护,则由主局端模块提供总体的系统时间参考、进行不同局端模块之间的MAP周期内上下行图样同步以及负载均衡计算和决策,从局端模块需要保证和主局端模块的系统时间同步,上报负载状况以及执行主局端芯片下发的MAP周期内上下行图样和负载均衡策略。
具体地,上述芯片还包括同步信号线,用于主局端模块和从局端模块进行同步信号、负载信息以及MAP周期内上下行图样交互。
主局端模块和从局端模块通过尽量少的信号线进行同步信号、负载信息以及MAP周期内上下行图样交互,他们之间的走线叫做同步信号线,一般的,可以使用两根同步信号线进行交互,同步信号线1主要负责同步信号的传输,即用于主局端模块将同步信号传输到从局端芯片,信号传输方向为单向。同步信号线2用于负载均衡和MAP周期内上下行图样相关的信息传输,即用于将从局端模块的负载信息传递给主局端模块,以及主局端模块将MAP周期内上下行图样以及负载均衡决策操作传递给从局端模块,信号传输方向为双向传输。
为了减少局端模块之间的走线,最少可以只使用一根同步信号线进行同步信号、MAP周期内上下行图样和负载均衡信息的传输,信号传输方向为双向。为了传输更多的信息,或者提高信息传递的速度,也可以选择更多的信号线用于完成前述信道绑定功能。
模块之间用于信道绑定的同步信号线可以为一般的GPIO、I2C、UART等现成信号线,也可以专门设计用于通道绑定的同步信号线,此时可以设计相应的传输规则,实现更高效的系统时间同步和信息交互。
在进行同步信号传输的时候,主局端模块需要在每个同步周期的固定时刻向从局端模块发送同步信号,每个从局端模块则需要在一定传输延迟之后捕捉到该同步信号,并对自己的系统时间进行调整,达到和主局端模块的系统时间同步。最简单的,同步信号可以为一个一定宽度的脉冲,也可以为一串特定的0/1比特数据组成的同步序列,该同步序列之后还可以跟着一些特定的数据信息等,本发明并不做具体约定。
从局端模块完成系统时间同步之后,以固定的周期并则按照从局端模块编号的顺序,依次上报自己的负载信息,比如当前在线终端数、带宽占用情况等信息,主局端模块依次获得其他通道负载信息之后,结合自己当前的负载信息,计算所有局端模块需要采用的MAP周期上下行图样和局端模块需要进行的负载均衡操作,然后下发给各从局端模块。因为所有局端模块都连到同一根传输负载均衡信息的同步信号线上,所以可以采用广播方式下发各从局端模块需要进行的负载均衡操作,也可以按照编号,依次下发,各从局端模块在自己的接收时刻去接收相应信息,具体下发方式以及遵从的信息格式,本发明不做具体约定。这里指的负载均衡操作主要为拒绝某些终端在当前通道上线,或者将某些局端模块下的某个或者某些终端下线并重新上线到其他负载较轻的局端模块下,使各个频带上的负载尽量均衡,提高系统的整体传输效率。负载均衡信息的交互以及负载均衡调整周期可以为同步周期,也可以任意选择其他合适的周期。
图4是根据一示例性实施例示出的一种两信道绑定的HINOC局端芯片的结构示意图。
图4提供的HINOC局端芯片包含两个局端模块,两个局端模块由同一个时钟源提供时钟,这样两个局端模块之间可以认为不存在系统时间偏差。每个模块配置带宽为128MHz,并且频谱相互不重叠,其中一个模块配置为主局端模块,另外一个模块配置为从局端模块,两个局端模块之间通过两根同步信号线相连,用于信道绑定的系统时间同步、MAP周期内上下行图样同步以及负载均衡信息交互。
同步信号线1主要负责主局端模块向从局端模块传输同步信息。同步信号线2主要负责主局端模块和从局端模块之间负载信息的传输,该信号线为双向传输。
实施例四:
本公开实施例提供了HINOC信道绑定设备。
一种HINOC信道绑定设备,包括:
两个以上的单通道HINOC局端芯片,其中,单通道HINOC局端芯片为上述实施例中的单通道HINOC局端芯片,将任意一个单通道HINOC局端芯片作为主局端芯片,将其余单通道HINOC局端芯片作为从局端芯片;
同步信号线,用于主局端芯片和从局端芯片进行同步信号、负载信息以及MAP周期内上下行图样交互;
其中,主局端芯片和从局端芯片的参考基准时钟可以相同,也可以不同,对于绑定的信道较多的时候,时钟源的驱动能力可能不足,则往往采用多个不同的时钟源,这样不同局端芯片之间不可避免的存在时钟偏差,需要定期对从局端芯片的系统时间进行调整。
主局端芯片提供总体的系统时间参考和进行不同局端芯片之间的负载均衡计算和决策,从局端芯片需要保证和主局端芯片的系统时间同步,上报负载状况以及执行主局端芯片下发的负载均衡策略。
主局端芯片和从局端芯片通过尽量少的管脚进行同步信号、MAP周期上下行图样和负载均衡信息交互,他们之间的走线叫做同步信号线,一般的,可以使用两根同步信号线进行交互,同步信号线1主要负责同步信号的传输,即用于主局端芯片将同步信号传输到从局端芯片,信号传输方向为单向,同步信号线2用于负载均衡相关的信息传输,即用于将从局端芯片的负载信息传递给主局端芯片,以及主局端芯片将MAP周期上下行图样和负载均衡操作传递给从局端芯片,信号传输方向为双向传输。为了减少管脚使用,最少可以只使用一根同步信号线进行同步信号和负载均衡信息的传输。为了传输更多的信息,或者提高信息传递的速度,也可以选择更多的管脚用于完成前述信道绑定功能。
用于同步信号线的管脚可以是一般的GPIO、I2C、UART等外设管脚,一般芯片都会预留相应管脚,不需要专门设计,不需要额外占用管脚;如果芯片支持,同步信号线也可以为专门设计用于通道绑定的同步信号管脚,此时可以设计相应的传输规则,实现更高效的系统时间同步和信息交互。
主局端模块和从局端模块之间同步信号、MAP周期上下行图样以及负载均衡信息交互和前述多通道信道绑定芯片内部交互类似,这里不再详述。
具体地,一种HINOC信道绑定设备,还包括:
设备电源网络,用于产生设备中各部分所需的各种类型的电压;主要由各种类型的电压转换芯片以及电阻电容等元器件组成。
以太网交换模块,用于进行以太网数据传输。各局端芯片的通信速率最高都可以达到1Gbps,则以太网交换模块的通信能力需要根据信道绑定的局端数进行确定,以使各个局端模块都能发挥最大的数据传输能力。
图5是根据一示例性实施例示出的一种HINOC信道绑定设备的结构示意图。
如图5所示,该实施例中包含设备所需要的电源网络、以太网交换芯片和四个支持信道绑定的HINOC2.0局端芯片,每个局端芯片使用一个单独的系统时钟源提供时钟,所有局端芯片之间只通过一根同步信号线相连。
设备电源网络,主要由各种类型的电压转换芯片以及磁珠、电阻、电容等元器件组成,用于产生设备中各部分所需要的的各种类型的电压,并且保证不同电源域之间的噪声影响最小。
以太网交换芯片,对于四信道绑定设备来说,该芯片至少需要支持4Gbps的以太网数据交换速率,这样才能保证每个通道可以达到最大1Gbps的数据传输速率,如果应用场景对带宽需求较低,也可以采用低于4Gbps的交换芯片,比如2.5Gbps或者更小。
四个局端芯片可以分为一个主局端芯片和三个从局端芯片,从局端芯片编号1~3,局端芯片之间的唯一的同步信号线用于设备中各局端芯片的系统时间同步、MAP周期内上下行图样同步以及负载均衡等。
在固定的同步周期,主局端芯片通过该同步信号线将同步信息传输给所有的从局端芯片,从局端芯片接收到同步信息之后,对自己的系统时间进行调整,使之与主局端芯片同步。因为所有局端共用一根信号线,在任意时刻,只能有最多一个局端与该信号线相连的管脚处于输出状态,其他局端相应管脚必须处于输入状态。同样的,同步信息可以为一个单一的脉冲,也可以为特定的同步序列,为了减少噪声干扰,在电路上或者局端芯片内部可以进行一定的消抖处理。
在系统时间同步完成之后,首先需要进行负载信息的上报,最简单的,从局端芯片可以按照编号顺序在特定的时间进行负载信息的上报,首先是从局端芯片1进行负载信息上报,上报完成之后,进过一定间隔,从局端芯片2上报,再进过一定间隔,从局端芯片3上报,在所有从局端芯片上报完成之后,主局端芯片结合自己的负载信息,进行负载均衡计算,确定所有局端的MAP周期内上下行图样和负载均衡操作,然后在特定的时间将MAP周期内上下行图样和负载均衡操作下发给从局端芯片,每个从局端芯片只需要提取MAP周期内上下行图样以及自己相关的负载均衡操作信息即可,然后进行MAP周期内上下行图样配置和相应的负载均衡操作。可选的,负载均衡相关信息交互的时候,也可以采用其他方式,比如每次信息交互都由主局端芯片发起,在负载信息上报阶段,主局端芯片首先发送一段控制信息,指定某个从局端芯片开始上报负载信息,该从局端芯片收到该控制信息之后,开始发送自己的负载相关信息,其他从局端芯片则保持静默监听状态,以此循环,直到所有从局端芯片信息上报完成。在MAP周期内上下行图样和负载均衡操作下发阶段,主局端芯片同样首先发送一段控制信息,指定特定的从局端芯片进行信息的接收,该从局端芯片响应并接收相应信息,其他从局端芯片则保持静默监听状态,以此循环,直到所有从局端芯片的MAP周期内上下行图样和负载均衡操作信息下发完成。
本实施例中,因为同步和负载均衡共用同一信号线,则同步操作和负载均衡操作需要相互避开,进行总体规划协调。在时钟源各不相同的情况下,为了避免局端芯片的系统时间相差较大,最好在每个下行探测帧发送周期都进行一次系统时间同步,而负载均衡则并不需要每次都进行,可以在更长的周期进行或者只在有新的终端上线或者带宽参数有较大变化时才启动负载均衡交互,其他时候只进行系统时间同步操作。
以上,仅为本申请较佳的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (9)
1.一种HINOC信道绑定方法,其特征在于,包括:
对HINOC信道绑定局端设备中的每个局端模块进行模拟带宽配置、频谱配置;
对所述局端设备中的每个局端模块配置独立的媒体接入控制层处理单元和独立的物理层处理单元;
对所述局端设备中的每个局端模块的系统时间进行同步;
对所述局端设备中的每个局端模块配置相同的同一MAP周期内上下行使用图样;
对所述局端设备中的每个局端模块之间进行负载均衡。
2.根据权利要求1所述的方法,其特征在于,所述对HINOC信道绑定局端设备中的每个局端模块进行模拟带宽配置、频谱配置,包括:
将所述局端设备中的每个局端模块的模拟带宽配置为128MHz,且将每个局端模块的频谱配置为不重叠。
3.根据权利要求1或2所述的方法,其特征在于,还包括:
将所述局端设备中任意一个局端模块作为主局端模块,其余局端模块作为从局端模块。
4.根据权利要求1所述的方法,其特征在于,所述对所述局端设备中的每个局端模块之间进行负载均衡,包括:
从局端模块向主局端模块发送负载相关信息;
主局端模块根据接收到的负载相关信息进行负载均衡计算,并将MAP周期上下行图样和需要进行的负载均衡操作下发到从局端模块;
从局端模块接收到下发的MAP周期上下行图样之后,根据当前在线终端情况,计算新的MAP周期规划;
主局端模块和从局端模块同时进行MAP图样调整和负载均衡调整。
5.一种单通道HINOC局端芯片,其特征在于,包括:
嵌入式中央处理器,用于控制芯片总体工作流程;
外设接口,用于与外部芯片或者设备进行数据交互;
数据总线,用于芯片内部各模块之间进行数据交互;
信道绑定处理模块,用于执行权利要求1所述的信道绑定方法;
数字模拟转换器,用于将数字信号转换为模拟信号;
模拟数字转换器,用于将模拟信号转换为数字信号;
时钟管理、复位管理和电源管理模块,用于生成芯片工作所需的各种频率时钟信号、芯片各模块复位信号以及进行芯片内部各模块电源管理;
以太网接口,用于MAC处理单元与外部进行以太网数据交互;
媒体接入控制层处理单元、物理层处理单元,用于处理HINOC2.0的标准通信协议。
6.根据权利要求5所述的芯片,其特征在于,所述媒体接入控制层处理单元和物理层处理单元占用模拟带宽为128MHz。
7.一种HINOC局端芯片,其特征在于,包括:
两个以上局端模块,其中,每个局端模块都包含权利要求5所述的嵌入式中央处理器、外设接口、数据总线、信道绑定处理模块、数字模拟转换器、模拟数字转换器、时钟管理、复位管理和电源管理模块、以太网接口、媒体接入控制层处理单元、物理层处理单元;
同步信号线,用于主局端模块和从局端模块进行同步信号、负载信息以及MAP周期内上下行图样交互。
8.根据权利要求7所述的芯片,其特征在于,还包括:
将任意一个局端模块作为主局端模块,其余局端模块作为从局端模块。
9.一种HINOC信道绑定设备,其特征在于,包括:
两个以上的单通道HINOC局端芯片,其中,所述单通道HINOC局端芯片为权利要求5中所述的单通道HINOC局端芯片,将任意一个单通道HINOC局端芯片作为主局端芯片,将其余单通道HINOC局端芯片作为从局端芯片;
同步信号线,用于主局端芯片和从局端芯片进行同步信号、负载信息以及MAP周期内上下行图样交互;
设备电源网络,用于产生设备中各部分所需的各种类型的电压;
以太网交换模块,用于进行以太网数据传输。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010275740.1A CN111585850B (zh) | 2020-04-09 | 2020-04-09 | 一种hinoc信道绑定方法、芯片及设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010275740.1A CN111585850B (zh) | 2020-04-09 | 2020-04-09 | 一种hinoc信道绑定方法、芯片及设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111585850A CN111585850A (zh) | 2020-08-25 |
CN111585850B true CN111585850B (zh) | 2021-06-15 |
Family
ID=72111426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010275740.1A Active CN111585850B (zh) | 2020-04-09 | 2020-04-09 | 一种hinoc信道绑定方法、芯片及设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111585850B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113037515B (zh) * | 2021-03-12 | 2022-11-04 | 北京瀚诺半导体科技有限公司 | 基于hinoc系统的mac层组播数据帧的帧格式解析方法及装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103220231A (zh) * | 2012-01-19 | 2013-07-24 | 上海未来宽带技术股份有限公司 | 一种HiNOC数据流处理系统及方法 |
CN103220194A (zh) * | 2012-01-19 | 2013-07-24 | 上海未来宽带技术股份有限公司 | 一种HiNOC设备及其实现方法 |
CN103368871A (zh) * | 2013-07-25 | 2013-10-23 | 中国船舶重工集团公司第七二二研究所 | 一种带宽分配方法及装置 |
CN104541518A (zh) * | 2012-06-05 | 2015-04-22 | 华为技术有限公司 | 一种构建基于同轴网络的以太网无源光网络(PON)(EPoC)的同轴汇聚层的方法和装置 |
CN110891006A (zh) * | 2019-12-24 | 2020-03-17 | 成都康特电子科技股份有限公司 | Hinoc通信方法、装置、设备及计算机可读存储介质 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201533369U (zh) * | 2009-05-05 | 2010-07-21 | 上海傲蓝通信技术有限公司 | 一种适用于同轴电缆的以太网用户端接入设备 |
CN102299839A (zh) * | 2010-06-24 | 2011-12-28 | 创锐讯通讯技术(上海)有限公司 | Eoc网络中用户端设备的mac芯片及其实现方法 |
US9241370B2 (en) * | 2013-06-14 | 2016-01-19 | Netgear, Inc. | Method and apparatus for implementing coexistence of multiple homogeneous radios and traffic management therein |
CN109802873A (zh) * | 2017-11-17 | 2019-05-24 | 上海金阵半导体科技有限公司 | EoC负载均衡方法及系统和EoC局端设备 |
-
2020
- 2020-04-09 CN CN202010275740.1A patent/CN111585850B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103220231A (zh) * | 2012-01-19 | 2013-07-24 | 上海未来宽带技术股份有限公司 | 一种HiNOC数据流处理系统及方法 |
CN103220194A (zh) * | 2012-01-19 | 2013-07-24 | 上海未来宽带技术股份有限公司 | 一种HiNOC设备及其实现方法 |
CN104541518A (zh) * | 2012-06-05 | 2015-04-22 | 华为技术有限公司 | 一种构建基于同轴网络的以太网无源光网络(PON)(EPoC)的同轴汇聚层的方法和装置 |
CN103368871A (zh) * | 2013-07-25 | 2013-10-23 | 中国船舶重工集团公司第七二二研究所 | 一种带宽分配方法及装置 |
CN110891006A (zh) * | 2019-12-24 | 2020-03-17 | 成都康特电子科技股份有限公司 | Hinoc通信方法、装置、设备及计算机可读存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN111585850A (zh) | 2020-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102161668B1 (ko) | 분산형 안테나 시스템으로부터 소싱된 기지국 네트워크 인터페이스를 위한 마스터 기준 | |
CN102547778B (zh) | 一种扁平化网络架构的无线通信系统、方法及扩展装置 | |
US8995461B2 (en) | Channel selection in power line communications | |
CN104050920B (zh) | Led显示屏控制系统和异步控制卡 | |
CN107948136B (zh) | 电力调度通信网pcm语音信令和协议通讯转换系统 | |
CN103458432A (zh) | 用于lte rru的模拟bbu测试装置、系统及方法 | |
EP2560293A1 (en) | Control device, communication terminal, control method, communication control method, and integrated circuit | |
US20130077971A1 (en) | Receiver, data identifying and reproducing apparatus, pon system, and data identifying and reproducing method | |
CN111585850B (zh) | 一种hinoc信道绑定方法、芯片及设备 | |
CN104133795A (zh) | 多通道高速同步采集及正交调制系统 | |
CN104217394A (zh) | 图像拼接处理器及其处理方法 | |
CN205070774U (zh) | 一种高压变频器功率单元双光纤环网通讯拓扑结构 | |
JP5369010B2 (ja) | 通信システム | |
KR101077750B1 (ko) | 마스터-슬레이브 구조 시스템의 상향 데이터 전송 방법 및 피엘시 시스템의 증설장치 | |
CN110971557A (zh) | 多台变流器并联工作时的载波同步方法及系统 | |
CN103051386B (zh) | 一种用于链式储能系统的通讯实现方法及系统 | |
CN102547724B (zh) | 无线网络资源动态分配的方法及载波池基站系统 | |
CN101783592A (zh) | 一种高压变频器的调制解调方法 | |
CN113924533A (zh) | 控制系统的同步方法及控制系统 | |
CN211018828U (zh) | 多功能无线中继器 | |
CN105098827A (zh) | 用于高压直流输电系统的数据处理装置和方法 | |
CN107534630A (zh) | 信号传输方法和装置 | |
CN115102929B (zh) | 音频处理系统、中间层芯片及音频处理设备 | |
JP5730719B2 (ja) | 通信装置、通信方法及び通信システム | |
CN214381300U (zh) | 拾音器及电子设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |