CN102299839A - Eoc网络中用户端设备的mac芯片及其实现方法 - Google Patents

Eoc网络中用户端设备的mac芯片及其实现方法 Download PDF

Info

Publication number
CN102299839A
CN102299839A CN2010102084662A CN201010208466A CN102299839A CN 102299839 A CN102299839 A CN 102299839A CN 2010102084662 A CN2010102084662 A CN 2010102084662A CN 201010208466 A CN201010208466 A CN 201010208466A CN 102299839 A CN102299839 A CN 102299839A
Authority
CN
China
Prior art keywords
module
message
buffer area
access equipment
ustomer premises
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102084662A
Other languages
English (en)
Inventor
高庆峰
杜兴东
李珂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Creative Communications Technology (shanghai) Co Ltd
Original Assignee
Creative Communications Technology (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Creative Communications Technology (shanghai) Co Ltd filed Critical Creative Communications Technology (shanghai) Co Ltd
Priority to CN2010102084662A priority Critical patent/CN102299839A/zh
Publication of CN102299839A publication Critical patent/CN102299839A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明公开了一种EOC网络中用户端设备的MAC芯片,其中省略了CPU模块,将需要CPU完成的功能放于局端设备的MAC芯片实现,用户端设备仅仅起执行作用,从而降低了用户端设备的复杂度和成本。本发明所述MAC芯片,由上报报文生成模块、调度模块等协同工作,实现了对TDMA带宽共享方式的支持,而且支持局端设备根据各个用户端设备的实际需要动态分配带宽,相较于CSMA机制或静态的TDMA机制,有更高的带宽利用率。本发明所述MAC芯片,由复位监控模块实现异常情况下的自动复位功能,以提高整个系统的鲁棒性。本发明所述MAC芯片,采用共享存储器的结构,进一步降低芯片面积。

Description

EOC网络中用户端设备的MAC芯片及其实现方法
技术领域
本发明涉及一种EOC网络中用户端设备的MAC芯片。
背景技术
EOC(ethernet over coax,同轴电缆以太网)网络是一种点对多点网络,一台局端设备通过同轴电缆连接多台用户端设备。EOC网络是一种接入网,接入网要求局端设备对用户端设备进行集中管理和配置。
目前的有源EOC网络大多基于家庭联网技术改造,家庭联网的本质是对等网。就MAC层而言,目前EOC网络中局端设备和用户端设备具有相同的MAC芯片,该MAC芯片中包括CPU模块因而具有较强的管理配置能力。局端设备的MAC芯片可以帮助其管理和配置多台用户端设备,用户端设备的MAC芯片就显得有些资源浪费。由于EOC网络中用户端设备的数量远远多于局端设备的数量,所以尽量减少用户端设备的MAC芯片的成本就显得非常必要。
目前EOC网络中,局端设备和用户端设备的MAC芯片大多采用CSMA(carriersense multiple access,载波监听多路访问)技术,对TDMA(time divisionmultiple access,时分多址)的支持能力非常有限,难以满足接入网对可管理性和可扩展性的要求。部分EOC网络中的MAC芯片虽然支持TDMA,但只是局端设备通过静态配置方式管理用户端设备。所谓静态配置即无论用户端设备是否有上行传输需求,局端设备总是为每个用户端设备分配固定的上行带宽,这显然无法充分利用网络带宽资源。
发明内容
本发明所要解决的技术问题是提供一种有源EOC网络中用户端设备的MAC芯片,该MAC芯片与局端设备的MAC芯片不同。为此,本发明还要提供所述MAC芯片的实现方法。
为解决上述技术问题,本发明EOC网络中用户端设备的MAC芯片包括SRAM、存储器管理模块、MAC接口模块、包解析模块、时钟同步模块、注册模块、调度模块、管理报文处理模块、组播过滤模块、以太网接口模块、优先级模块、上报报文生成模块;
所述存储器管理模块将所述MAC芯片上的一块SRAM分配为多个逻辑缓存区,所述逻辑缓存区包括上行缓存区、下行缓存区、统计信息缓存区,所述上行缓存区包括高优先级上行缓存区、高优先级上行数据包长度缓存区、低优先级上行缓存区、低优先级上行数据包长度缓存区;
所述MAC接口模块接受局端设备的下行数据并发送给包解析模块,或者将上报报文生成模块、注册模块、管理报文处理模块、和/或上行缓存区的上行数据发送给局端设备;
所述包解析模块将下行数据分类为时间控制报文、注册控制报文、调度控制报文、管理报文、非组播数据报文、组播数据报文,并将时间控制报文发送给时间同步模块,将注册控制报文发送给注册模块,将调度控制报文发送给调度模块,将管理报文发送给管理报文处理模块,将非组播数据报文先发送到下行缓存区再通过以太网接口发给用户端设备物理层,将组播数据报文发送到组播过滤模块;
所述时间同步模块根据时间控制报文进行用户端设备和局端设备的时钟同步;
所述注册模块根据注册控制报文进行用户端设备向局端设备的注册过程;
所述调度模块根据调度控制报文对上行缓存区进行上行数据传输的时间调度;
所述管理报文处理模块根据管理报文,读取统计信息缓存区并将读取结果发送给局端设备,和/或操作外部接口并将操作结果发送给局端设备;所述外部接口包括I2C、MDIO和/或GPIO;
所述组播过滤模块将组播数据报文先过滤,然后发送到下行缓存区再通过以太网接口发给用户端设备物理层;
所述以太网接口模块接收用户端设备物理层的上行数据并发送给优先级模块,还将下行缓存区中的下行数据发送给用户端设备物理层;
所述优先级模块根据上行数据包的源MAC地址区分优先级,将高优先级的数据发送到高优先级上行缓存区,同时将高优先级的数据包长度发送到高优先级上行数据包长度缓存区;将低优先级的数据发送到低优先级上行缓存区,同时将低优先级的数据包长度发送到低优先级上行数据包长度缓存区;
所述上报报文生成模块根据上行缓存区中的上行数据包数量、长度生成上报报文,该上报报文通过MAC接口模块发送给局端设备。
上述EOC网络中用户端设备的MAC芯片的实现方法包括下行数据传输和上行数据传输;
其中下行数据传输包括如下步骤:
第a1步,MAC接口模块从局端设备接收下行数据并发送给包解析模块;
第a2步,包解析模块将下行数据分为时间控制报文、注册控制报文、调度控制报文、管理报文、非组播数据报文、组播数据报文并分别发送给时间同步模块、注册模块、调度模块、管理报文处理模块、下行缓存区、组播过滤模块;
第a3步,时间同步模块根据时间控制报文进行用户端设备与局端设备的时间同步;
注册模块根据注册控制报文进行用户端设备向局端设备的注册;
调度模块根据调度控制报文控制上行缓存区中的上行数据的传输时间;
管理报文处理模块根据管理报文读取统计信息缓存区、和/或操作外部接口,并将读取结果和/或操作结果通过MAC接口模块发送给局端设备;
下行缓存区将非组播数据报文缓存后通过以太网接口模块发送给用户端设备物理层;
组播过滤模块将组播数据报文过滤后发送给下行缓存区缓存,再通过以太网接口模块发送给用户端设备物理层;
其中上行数据传输包括如下步骤:
第b1步,以太网接口模块从用户端设备物理层接收上行数据并发送给优先级模块;
第b2步,优先级模块根据上行数据包的源MAC地址分为高优先级上行数据、低优先级上行数据并分别发送给高优先级上行缓存区、低优先级上行缓存区;同时优先级模块将高优先级的上行数据包的长度发送给高优先级上行数据包长度缓存区,将低优先级的上行数据包的长度发送给低优先级上行数据包长度缓存区;
第b3步,上报报文生成模块根据上行缓存区中的上行数据包数量、长度生成上报报文,并通过MAC接口模块发送给局端设备;
上行缓存区中的上行数据在调度模块控制下通过MAC接口模块发送给局端设备。
本发明EOC网络中用户端设备的MAC芯片具有结构简单、成本低廉的优点。其实现方法具有步骤简单的优点。
附图说明
图1是本发明所述EOC网络中用户端设备的MAC芯片的一个实施例的结构示意图;
图2是本发明所述EOC网络中用户端设备的MAC芯片上的SRAM的逻辑缓存区的示意图。
具体实施方式
请参阅图1,这是本发明EOC网络中用户端设备的MAC芯片的一个实施例的结构示意图,其中包括SRAM、存储器管理模块、MAC接口模块、包解析模块、时钟同步模块、注册模块、调度模块、管理报文处理模块、组播过滤模块、以太网接口模块、优先级模块、上报报文生成模块、统计模块、复位监控模块。
所述MAC芯片上仅有一块SRAM,为了便于各模块使用,由所述存储器管理模块将所述SRAM分配为多个逻辑缓存区。所述逻辑缓存区包括上行缓存区、下行缓存区、统计信息缓存区。所述上行缓存区又包括高优先级上行缓存区、高优先级上行数据包长度缓存区、低优先级上行缓存区、低优先级上行数据包长度缓存区。
所述MAC接口模块是所述MAC芯片通过同轴电缆与局端设备相连接的数据接口。所述MAC接口模块一方面接受局端设备的下行数据并发送给包解析模块,另一方面将上报报文生成模块、注册模块、管理报文处理模块、和/或上行缓存区的上行数据发送给局端设备。所述下行数据指局端设备到用户端设备方向的数据。所述上行数据指用户端设备到局端设备方向的数据。
所述包解析模块将下行数据分类为时间控制报文、注册控制报文、调度控制报文、管理报文、非组播数据报文、组播数据报文,并将时间控制报文发送给时间同步模块,将注册控制报文发送给注册模块,将调度控制报文发送给调度模块,将管理报文发送给管理报文处理模块,将非组播数据报文先发送到下行缓存区再通过以太网接口发给用户端设备物理层,将组播数据报文发送到组播过滤模块。
所述时间同步模块根据时间控制报文进行用户端设备和局端设备的时钟同步。例如,时钟同步可采用定期同步的方式,即每隔一定的时间,局端设备会通过时间控制报文携带局端设备的时间信息送达用户端设备。用户端设备收到时间控制报文后,用局端设备的时间覆盖本地的时间,实现同步。
但是,在每次同步的时间间隔内,局端设备的时钟和用户端设备的时钟是独立运行的。两个时钟的频率之间必然存在一定的时钟偏差,可能导致在独立运行一段时间后,产生累积的误差。为弥补这种误差,采用的补偿方法是:(1)获取当前周期局端设备和用户端设备本地时钟的偏差值;(2)找到下个周期均分的补偿点;(3)在下个周期均分的补偿点中,用当前周期的偏差值作为下个周期的补偿量对用户端设备时钟的时间戳做相应的补偿。
所述注册模块根据注册控制报文进行用户端设备向局端设备的注册过程。为了让局端设备得知各个用户端设备,每个用户端设备在接入EOC网络后首先需要向局端设备注册。局端设备是通过间隔性地组播注册控制报文,来发现新的用户端设备的。例如,注册过程是:局端设备通过注册控制报文分配一定数量的注册窗口(每个注册窗口是一个时间段)。所有未注册的用户端设备在收到该注册控制报文后,随机选择一个注册窗口,发送注册请求报文。局端设备收到注册请求报文后,为该用户端设备分配一个唯一的标志,用户端设备收到后,发送确认报文,同时局端设备也发一个确认报文,完成注册过程。
多个未注册的用户端设备在随机选择注册窗口的过程中,可能会相互冲突。为降低冲突的概率,采用以下方法:不但在发送注册请求报文时,在一个注册窗口里随机选择发送时刻;而且在产生注册冲突时,再随机选择注册窗口。为进一步降低在同一个注册窗口内的冲突概率,还采用将注册窗口划分成多个子窗口的办法,各个子窗口相互不会重合,用户端设备不是在窗口中随机选择一个发送时刻发送,而是随机选择一个子窗口发送。只要选择的子窗口不同,就不会冲突,进一步降低了冲突概率。
所述调度模块根据调度控制报文对上行缓存区进行上行数据传输的时间调度。EOC网络中局端设备负责分配每个用户端设备的上行时间片,每个用户端设备只能在分配给自己的上行时间片中向局端设备发送上行数据。局端设备向用户端设备分配的上行时间片信息就是调度控制报文。调度模块根据调度控制报文所分配的上行时间片,控制用户端设备在自身的上行时间片中进行上行数据的传输。
所述管理报文处理模块根据管理报文处理各种管理报文。管理报文例如包括:读取统计模块的信息并发送给局端设备、通过外围接口(如I2C接口、MDIO接口、GPIO接口等)读取或操作其他设备或模块并将结果发送给局端设备。对于局端设备而言,由于其MAC芯片中具有CPU模块,因此可以进行较为复杂的运算,在定义管理报文时只定义了各种命令,而没有复杂的运算。对于用户端设备而言,其仅仅是一个简单的执行部件。这是本发明的一大创新,相当于将各种复杂的运算功能交予局端设备的MAC芯片(具有CPU模块)来处理,而降低了用户端设备MAC芯片(无CPU模块)的成本及实现的复杂程度,特别适合EOC网络中用户端设备数量远大于局端设备的情况。
所述组播过滤模块将组播数据报文先过滤,然后将过滤后的组播数据报文发送到下行缓存区再通过以太网接口发给用户端设备物理层。所述过滤是指,每个用户端设备会隶属于一个或多个组播组,每个组播组具有一个组播地址。当用户端设备收到组播数据报文后,会判断该组播数据报文的组播地址是否是该用户端设备所隶属的组播组的组播地址,如果是则接收并发送到下行缓存区;如果否则丢弃。
所述以太网接口模块是用户端设备的MAC芯片与物理层芯片的数据接口。所述以太网接口模块一方面接收用户端设备物理层的上行数据并发送给优先级模块,另一方面将下行缓存区中的下行数据发送给用户端设备物理层。
所述优先级模块根据上行数据包的源MAC地址区分优先级,将高优先级的数据发送到高优先级上行缓存区,同时将高优先级的上行数据包的长度信息发送给高优先级上行数据包长度缓存区;将低优先级的数据发送到低优先级上行缓存区,同时将低优先级的上行数据包的长度信息发送给低优先级上行数据包长度缓存区。
所述上报报文生成模块根据上行缓存区的高优先级、低优先级的上行数据包的数量、长度信息生成上报报文,并通过MAC接口模块发送给局端设备。局端设备根据各个用户端设备发来的上报报文,为各个用户端设备分配上行时间片,实现TDMA。在采用本发明所述MAC芯片的有源EOC网络中,用户端设备的MAC芯片通过上报报文生成模块报告上行传输需求,局端设备根据每个用户端设备的上行传输需求动态地进行带宽(上行时间片)分配,从而大大提高了带宽利用效率。
所述统计模块与MAC接口模块、以太网接口模块相连接并生成统计信息,所述统计信息存储在统计信息缓存区中。所述统计信息包括MAC接口模块和以太网接口模块发送和接收的数据包的数量,每个数据包的长度、数据包的出错情况、数据包的分类统计等。所述统计模块是可选模块。
所述复位监控模块监控用户端设备,当用户端设备死机时自动重启用户端设备。所述复位监控模块也是可选模块。
上述EOC网络中用户端设备的MAC芯片的实现方法包括下行数据传输和上行数据传输。
其中下行数据传输包括如下步骤:
第a1步,MAC接口模块从局端设备接收下行数据并发送给包解析模块。
第a2步,包解析模块将下行数据分为时间控制报文、注册控制报文、调度控制报文、管理报文、非组播数据报文、组播数据报文并分别发送给时间同步模块、注册模块、调度模块、管理报文处理模块、下行缓存区、组播过滤模块。
第a3步,根据不同类型的下行数据,各模块进行相应处理。时间同步模块根据时间控制报文进行用户端设备与局端设备的时间同步。注册模块根据注册控制报文进行用户端设备向局端设备的注册。调度模块根据调度控制报文对上行缓存区中的上行数据传输进行时间调度。管理报文处理模块根据管理报文读取统计信息缓存区、和/或操作外部接口,并将读取结果和/或操作结果通过MAC接口模块发送给局端设备。下行缓存区将非组播数据报文缓存后通过以太网接口模块发送给用户端设备物理层。组播过滤模块将组播数据报文过滤后发送给下行缓存区缓存,再通过以太网接口模块发送给用户端设备物理层。
其中上行数据传输包括如下步骤:
第b1步,以太网接口模块从用户端设备物理层接收上行数据并发送给优先级模块。
第b2步,优先级模块根据上行数据包的源MAC地址分为高优先级上行数据、低优先级上行数据并分别发送给高优先级上行缓存区、低优先级上行缓存区。同时优先级模块将高优先级的上行数据包的长度发送给高优先级上行数据包长度缓存区,将低优先级的上行数据包的长度发送给低优先级上行数据包长度缓存区。
第b3步,上报报文生成模块根据上行数据缓存区中各上行数据包的数量、长度生成上报报文,并通过MAC接口模块发送给局端设备。上行缓存区中的上行数据在调度模块控制下通过MAC接口模块发送给局端设备。
请参阅图2,本发明EOC网络中用户端设备的MAC芯片中具有且仅具有一个SRAM,各个模块的数据缓存都在该SRAM中实现,这样可以比每个模块单独具有一个SRAM要节省面积。各个模块采用时分复用的方式来共享该SRAM的访问权。
例如,所述存储器管理模块将该SRAM分为7个逻辑缓存区,分别是:下行数据缓存区、高优先级上行缓存区、高优先级上行数据包长度缓存区、低优先级上行缓存区、低优先级上行数据包长度缓存区、以太网接口模块的统计信息缓存区、MAC接口模块的统计信息缓存区。每个逻辑缓存区的大小可以是由存储器管理模块负责分配,也可以是由局端设备发送管理报文并通过管理报文处理模块发送给存储器管理模块分配。各个逻辑缓存区的大小可以变化,以优化该SRAM的使用。
由于采用一个SRAM来存储各模块的缓存数据,各个模块对该SRAM的访问采用时分复用方式,具体来说MAC芯片内部的各个模块采用固定分配时间片的方式来分配各个模块对该SRAM的访问。
与现有的EOC网络中用户端设备的MAC芯片相比,本发明所述MAC芯片具有如下优点:
首先,用户端设备的MAC芯片省略了CPU模块,将需要CPU完成的功能放于局端设备的MAC芯片实现,用户端设备仅仅起执行作用,从而降低了用户端设备的复杂度和成本。
其次,本发明所述MAC芯片,由上报报文生成模块、调度模块等协同工作,实现了对TDMA带宽共享方式的支持,而且支持局端设备根据各个用户端设备实际需要的动态分配带宽(分配上行带宽即分配上行时间片),相较于CSMA机制或静态的TDMA机制,有更高的带宽利用率。
第三,本发明所述MAC芯片,由复位监控模块实现异常情况下的自动复位功能,以提高整个系统的鲁棒性。
第四,本发明所述MAC芯片,采用共享存储器(SRAM)结构,进一步降低芯片面积。

Claims (4)

1.一种EOC网络中用户端设备的MAC芯片,其特征是,包括SRAM、存储器管理模块、MAC接口模块、包解析模块、时钟同步模块、注册模块、调度模块、管理报文处理模块、组播过滤模块、以太网接口模块、优先级模块、上报报文生成模块;
所述存储器管理模块将所述MAC芯片上的一块SRAM分配为多个逻辑缓存区,所述逻辑缓存区包括上行缓存区、下行缓存区、统计信息缓存区,所述上行缓存区包括高优先级上行缓存区、高优先级上行数据包长度缓存区、低优先级上行缓存区、低优先级上行数据包长度缓存区;
所述MAC接口模块接受局端设备的下行数据并发送给包解析模块,或者将上报报文生成模块、注册模块、管理报文处理模块、和/或上行缓存区的上行数据发送给局端设备;
所述包解析模块将下行数据分类为时间控制报文、注册控制报文、调度控制报文、管理报文、非组播数据报文、组播数据报文,并将时间控制报文发送给时间同步模块,将注册控制报文发送给注册模块,将调度控制报文发送给调度模块,将管理报文发送给管理报文处理模块,将非组播数据报文先发送到下行缓存区再通过以太网接口发给用户端设备物理层,将组播数据报文发送到组播过滤模块;
所述时间同步模块根据时间控制报文进行用户端设备和局端设备的时钟同步;
所述注册模块根据注册控制报文进行用户端设备向局端设备的注册过程;
所述调度模块根据调度控制报文对上行缓存区进行上行数据传输的时间调度;
所述管理报文处理模块根据管理报文,读取统计信息缓存区并将读取结果发送给局端设备,和/或操作外部接口并将操作结果发送给局端设备;所述外部接口包括I2C、MDIO和/或GPIO;
所述组播过滤模块将组播数据报文先过滤,然后发送到下行缓存区再通过以太网接口发给用户端设备物理层;
所述以太网接口模块接收用户端设备物理层的上行数据并发送给优先级模块,还将下行缓存区中的下行数据发送给用户端设备物理层;
所述优先级模块根据上行数据包的源MAC地址区分优先级,将高优先级的数据发送到高优先级上行缓存区,同时将高优先级的数据包长度发送到高优先级上行数据包长度缓存区;将低优先级的数据发送到低优先级上行缓存区,同时将低优先级的数据包长度发送到低优先级上行数据包长度缓存区;
所述上报报文生成模块根据上行缓存区中的上行数据包数量、长度生成上报报文,该上报报文通过MAC接口模块发送给局端设备。
2.根据权利要求1所述的EOC网络中用户端设备的MAC芯片,其特征是,还包括统计模块;
所述统计模块与MAC接口模块、以太网接口模块相连接并生成统计信息,所述统计信息存储在统计信息缓存区中;所述统计信息包括MAC接口模块和以太网接口模块发送和接收的数据包的数量,每个数据包的长度。
3.根据权利要求1所述的EOC网络中用户端设备的MAC芯片,其特征是,还包括复位监控模块;
所述复位监控模块监控用户端设备,当用户端设备死机时自动重启用户端设备。
4.如权利要求1所述的EOC网络中用户端设备的MAC芯片的实现方法,其特征是,所述方法包括下行数据传输和上行数据传输;
其中下行数据传输包括如下步骤:
第a1步,MAC接口模块从局端设备接收下行数据并发送给包解析模块;
第a2步,包解析模块将下行数据分为时间控制报文、注册控制报文、调度控制报文、管理报文、非组播数据报文、组播数据报文并分别发送给时间同步模块、注册模块、调度模块、管理报文处理模块、下行缓存区、组播过滤模块;
第a3步,时间同步模块根据时间控制报文进行用户端设备与局端设备的时间同步;
注册模块根据注册控制报文进行用户端设备向局端设备的注册;
调度模块根据调度控制报文控制上行缓存区中的上行数据的传输时间;
管理报文处理模块根据管理报文读取统计信息缓存区、和/或操作外部接口,并将读取结果和/或操作结果通过MAC接口模块发送给局端设备;
下行缓存区将非组播数据报文缓存后通过以太网接口模块发送给用户端设备物理层;
组播过滤模块将组播数据报文过滤后发送给下行缓存区缓存,再通过以太网接口模块发送给用户端设备物理层;
其中上行数据传输包括如下步骤:
第b1步,以太网接口模块从用户端设备物理层接收上行数据并发送给优先级模块;
第b2步,优先级模块根据上行数据包的源MAC地址分为高优先级上行数据、低优先级上行数据并分别发送给高优先级上行缓存区、低优先级上行缓存区;同时优先级模块将高优先级的上行数据包的长度发送给高优先级上行数据包长度缓存区,将低优先级的上行数据包的长度发送给低优先级上行数据包长度缓存区;
第b3步,上报报文生成模块根据上行缓存区中的上行数据包数量、长度生成上报报文,并通过MAC接口模块发送给局端设备;
上行缓存区中的上行数据在调度模块控制下通过MAC接口模块发送给局端设备。
CN2010102084662A 2010-06-24 2010-06-24 Eoc网络中用户端设备的mac芯片及其实现方法 Pending CN102299839A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102084662A CN102299839A (zh) 2010-06-24 2010-06-24 Eoc网络中用户端设备的mac芯片及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102084662A CN102299839A (zh) 2010-06-24 2010-06-24 Eoc网络中用户端设备的mac芯片及其实现方法

Publications (1)

Publication Number Publication Date
CN102299839A true CN102299839A (zh) 2011-12-28

Family

ID=45360026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102084662A Pending CN102299839A (zh) 2010-06-24 2010-06-24 Eoc网络中用户端设备的mac芯片及其实现方法

Country Status (1)

Country Link
CN (1) CN102299839A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017000673A1 (zh) * 2015-06-29 2017-01-05 深圳市中兴微电子技术有限公司 一种共享缓存分配方法、装置及计算机存储介质
CN111585850A (zh) * 2020-04-09 2020-08-25 北京瀚诺半导体科技有限公司 一种hinoc信道绑定方法、芯片及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089927A1 (en) * 2001-01-11 2002-07-11 Fischer Michael A. System and method for synchronizing data trasnmission across a variable delay interface
US20050201340A1 (en) * 2002-05-13 2005-09-15 Xudong Wang Distributed TDMA for wireless mesh network
CN101136795A (zh) * 2006-12-26 2008-03-05 中兴通讯股份有限公司 一种基于网络处理器的通讯协议监测系统及方法
CN201174706Y (zh) * 2007-11-26 2008-12-31 重庆大学 基于fpga技术的以太网串口转换器
US20090300470A1 (en) * 2008-06-02 2009-12-03 Newport Media, Inc. Memory architecture for high throughput rs decoding for mediaflo receivers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020089927A1 (en) * 2001-01-11 2002-07-11 Fischer Michael A. System and method for synchronizing data trasnmission across a variable delay interface
US20050201340A1 (en) * 2002-05-13 2005-09-15 Xudong Wang Distributed TDMA for wireless mesh network
CN101136795A (zh) * 2006-12-26 2008-03-05 中兴通讯股份有限公司 一种基于网络处理器的通讯协议监测系统及方法
CN201174706Y (zh) * 2007-11-26 2008-12-31 重庆大学 基于fpga技术的以太网串口转换器
US20090300470A1 (en) * 2008-06-02 2009-12-03 Newport Media, Inc. Memory architecture for high throughput rs decoding for mediaflo receivers

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
霍喜平 等: "《以太网MAC芯片在网络设备中的应用 》", 《仪器仪表用户》, 28 March 2002 (2002-03-28) *
龚雪春: "《以太网MAC芯片设计 》", 《2003中国通信专用集成电路技术及产业发展研讨会论文集》, 1 August 2003 (2003-08-01) *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017000673A1 (zh) * 2015-06-29 2017-01-05 深圳市中兴微电子技术有限公司 一种共享缓存分配方法、装置及计算机存储介质
CN111585850A (zh) * 2020-04-09 2020-08-25 北京瀚诺半导体科技有限公司 一种hinoc信道绑定方法、芯片及设备

Similar Documents

Publication Publication Date Title
US8699646B2 (en) Media clock negotiation
CN1668020B (zh) 在异步网络中保证分组传送时间的方法、装置和系统
US8730992B2 (en) System and method for transmitting network packets adapted for multimedia streams
US9848446B2 (en) System and methods for synchronizing edge devices on channels without carrier sense
US20070153815A1 (en) System and Method For Establishing And Maintaining Simultaneous Operation of Asynchronous and Isochronous Communications
EP3163786B1 (en) Clock synchronization method and apparatus
CN102447553A (zh) 一种精确时间同步协议的实现装置
CN101193054A (zh) 一种发送数据的方法和系统以及节点设备和协调设备
CN102946631A (zh) 一种基于信标帧同步和通信异步的mac层节点调度方法
US20230387963A1 (en) Synchronized multi-channel access system
CN101212290B (zh) 同步时分以太网传输方法及相应的传输装置
JPWO2014103804A1 (ja) 光無線アクセスシステム
CN113347048B (zh) 自适应调整网络组态的方法、节点设备和存储介质
CN101930417B (zh) 用于基于串行数据总线的流媒体传输系统终端设备中的仲裁器
US9294534B2 (en) Applying heuristics to manage multicast subscriptions within computer networks
CN102333361A (zh) 无线传感器网络的媒体访问控制协议
CN113315668B (zh) 自适应调整网络组态的方法、节点设备和存储介质
CN110492960A (zh) 基于以太网的同步通信方法
CN102299839A (zh) Eoc网络中用户端设备的mac芯片及其实现方法
CN106982092A (zh) 光网络终端的异常报文捕获方法及光网络终端
CN102624620A (zh) 一种基于令牌帧的以太网传输方法和系统
JP2016503615A (ja) リアルタイムメッセージの送信方法およびリアルタイムメッセージを送信するためのコンピュータネットワーク
CN115242728B (zh) 一种报文传输方法及装置
CN111836312A (zh) 一种基于竞争的资源预约方法和设备
JP5221292B2 (ja) サイクリック伝送システム、及びその伝送方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 210203, Shanghai, Pudong New Area Zhangjiang Road, No. 690, No. 9, building 4

Applicant after: Qualcomm Atheros, Inc.

Address before: 210203, Shanghai, Pudong New Area Zhangjiang Road, No. 690, No. 9, building 4

Applicant before: Creative communications technology (Shanghai) Co., Ltd.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: ATHEROS COMMUNICATION TECHNOLOGY (SHANGHAI) CO., LTD. TO: QUALCOMM ATHEROS ENTERPRISE MANAGEMENT (SHANGHAI) CO., LTD.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20111228

C20 Patent right or utility model deemed to be abandoned or is abandoned