JP4444419B2 - データ通信方法及びデータ通信システム - Google Patents

データ通信方法及びデータ通信システム Download PDF

Info

Publication number
JP4444419B2
JP4444419B2 JP31954599A JP31954599A JP4444419B2 JP 4444419 B2 JP4444419 B2 JP 4444419B2 JP 31954599 A JP31954599 A JP 31954599A JP 31954599 A JP31954599 A JP 31954599A JP 4444419 B2 JP4444419 B2 JP 4444419B2
Authority
JP
Japan
Prior art keywords
tester
measurement
chips
probe device
data communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31954599A
Other languages
English (en)
Other versions
JP2001144156A5 (ja
JP2001144156A (ja
Inventor
趣明 赤坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP31954599A priority Critical patent/JP4444419B2/ja
Priority to TW089122926A priority patent/TW492123B/zh
Priority to US09/703,716 priority patent/US6490537B1/en
Priority to KR1020000066363A priority patent/KR20010051557A/ko
Publication of JP2001144156A publication Critical patent/JP2001144156A/ja
Priority to KR1020050124129A priority patent/KR100676027B1/ko
Publication of JP2001144156A5 publication Critical patent/JP2001144156A5/ja
Application granted granted Critical
Publication of JP4444419B2 publication Critical patent/JP4444419B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、データ通信方法及びデータ通信システムに関し、更に詳しくは、プローブ装置とテスタ間でデータ通信を行うデータ通信方法及びデータ通信システムに関する。
【0002】
【従来の技術】
半導体製造工程では図3に示すようにウエハW表面に多数の集積回路(チップ)Tを形成し、ウエハW内の各チップTについて電気的特性検査を行い、良品と不良品をスクリーニングしている。この検査には例えば図4に示すプローブ装置が用いられる。プローブ装置10には通信回線を介してテスタ20が接続され、プローブ装置10を介して被検査体であるウエハWの各チップTとテスタ20とを電気的に接続し、テスタ20においてチップTの種々の電気的特性の測定を行う。
【0003】
プローブ装置10は、図4に示すように、ウエハWを搬送すると共にウエハWをプリアライメントするローダ室11と、このローダ室11からウエハWを受け取って電気的特性検査を行うプローバ室12とを備えている。プローバ室12はウエハWを載せる載置台13と、ウエハWを所定の位置に位置決めする位置決め機構14と、ウエハW表面のチップTの検査用電極と電気的に接触するプローブ15Aを有するプローブカード15とを備えている。プローバ室12内では位置決め後のウエハWを載置台13を介してインデックス送りをしながらチップTを一つずつあるいは複数個ずつ電気的特性の測定を行う。プローバ室12のヘッドプレート16上にはテストヘッド21が設置され、このテストヘッド21はプローブカード15と電気的に接続されている。
【0004】
ところで、プローブ装置10(より詳しくは、テストヘッド21)とテスタ20は互いにデータ通信を行う。例えば、プローブ装置10は、載置台13上に載置されたウエハWの検査内容を示す情報、各チップTの位置座標、測定順序や、一度に検査すべきチップ数に関するチャンネル情報あるいは図3の斜線で囲んだコンタクト領域における欠損のあるチップ(検査が無駄になるチップ数)(以下、「オンウエハ情報」と称す。)等の情報を測定用データ信号として測定開始信号と共にテスタ20へ送信する。また、テスタ20は、各チップTの電気的特性の測定結果に関する情報を測定結果データ信号として測定終了信号と共にプローブ装置10へ送信する。
【0005】
図4に示すようにテストヘッド21とテスタ20は、通常、測定機器に汎用されているGP-IBインターフェース端子及びケーブル(以下、単に「GP-IB回線」と称す。)30を介して接続され、上述のオンウエハ情報、チャンネル情報及び測定結果情報等のデータ信号を送受信している。また、場合によってはプローブ装置10とテスタ20は、例えばTTLインターフェース及びケーブル(以下、単に「TTL回線」と称す。)(図示せず)を介して接続されている。
【0006】
【発明が解決しようとする課題】
しかしながら、ウエハWが大口径化すると共にチップTの集積度が大きくなるに連れてスループットが益々低下する傾向にあるため、検査の高速化が重要な課題になっている。現在汎用されているGP-IB回線30は一度に大量のデータ通信ができるという利点はあるものの、通信に時間が掛かり通信の高速化が望めないため、今後のスループット向上には限界があった。即ち測定時には、プローブ装置10とテスタ20との間でインデックス毎に測定開始時に測定用信号及び測定開始信号を、また、測定終了時に測定結果データ及び測定終了信号を送信しているが、GP-IB回線30ではインデックス毎にテスタ20からプローブ装置10へ測定終了信号を送信してから次の測定開始信号をプローブ装置10からテスタ20へ送信するまでにテスタ20とプローブ装置10間の測定用信号及び測定結果データの送受信に例えば最小限0.2〜0.3秒程度の時間が掛かり、この時間がスループットを高める上での障害になっている。一方、TTL回線はデータ通信の高速化には適しているものの、通信できるデータ量が少なく、例えば一括して測定できるチップ数が8個までのデータ量に限られ、これを超えるチップ数の大容量のデータ通信を行うことができない。
【0007】
本発明は、上記課題を解決するためになされたもので、被検査体の搬送時に被検査体に関する全ての測定用データや測定結果データ等の大容量のデータを一括して高速で通信することができ、スループットの向上を図ることができるデータ通信方法及びデータ通信システムを提供することを目的としている。
【0008】
【課題を解決するための手段】
本発明の請求項1に記載のデータ通信方法は、テスタに接続され、テスタに接続され、上記テスタとのデータ通信に基づいて、ローダ室からプローバ室へ被検査体を搬送し、上記プローバ室内で上記被検査体内の複数のチップのアライメントを行った後、上記被検査体の電気的特性検査を行い、検査後の上記被検査体を上記ローダ室へ搬送するように構成されたプローブ装置において、上記プローバ室内で上記被検査体の電気的特性検査に先立つ上記アライメントと並行して上記プローブ装置から上記テスタへ上記複数のチップの電気的特性検査に必要な測定用データを一括して送信する工程と、上記被検査体内の複数のチップの電気的特性の測定を終了した後、上記被検査体を上記プローバ室から上記ローダ室へ搬送する間に、上記測定後の上記複数のチップの測定結果データを一括して上記テスタから上記プローブ装置へ送信する工程と、を備えたことを特徴とするものである。
【0009】
また、本発明の請求項2に記載のデータ通信方法は、請求項1に記載の発明において、上記測定用データ及び測定結果データそれぞれを、LAN回線を介して伝送することを特徴とするものである。
【0010】
また、本発明の請求項3に記載のデータ通信方法は、請求項1に記載の発明において、上記被検査体内の複数のチップそれぞれの電気的特性検査を行うに先立って上記プローブ装置から上記テスタへの測定開始信号を、上記各チップの検査毎にTTLインターフェース回線を介して送信し、また、上記被検査体内の複数のチップそれぞれの電気的特性検査を終了した後上記テスタから上記プローブ装置への測定終了信号を、上記各チップの検査毎にTTLインターフェース回線を介して送信することを特徴とする
また、本発明の請求項4に記載のデータ通信方法は、請求項2に記載の発明において、上記被検査体内の複数のチップそれぞれの電気的特性検査を行うに先立って上記プローブ装置から上記テスタへの測定開始信号を、上記各チップの検査毎にTTLインターフェース回線を介して送信し、また、上記被検査体内の複数のチップそれぞれの電気的特性検査を終了した後上記テスタから上記プローブ装置への測定終了信号を、上記各チップの検査毎にTTLインターフェース回線を介して送信することを特徴とする5ものである。
【0011】
また、本発明の請求項5に記載のデータ通信システムは、プローブ装置とテスタとの間でデータ通信を行って、上記プローブ装置のローダ室からプローバ室へ被検査体を搬送し、上記プローバ室内で上記被検査体内の複数のチップのアライメントを行った後、上記被検査体の電気的特性検査を行い、検査後の上記被検査体を上記ローダ室へ搬送するように構成されたデータ通信システムであって、上記プローブ装置から上記テスタへ上記電気的特性検査の複数のチップの電気的特性検査を行うための測定用データを一括して送信するための回線と、上記テスタから上記プローブ装置へ上記複数のチップの測定結果データを一括して送信するための回線と、をし、上記アライメント時に上記測定用データを送信し、上記測定後の被検査体を上記プローバ室から上記ローダ室へ搬送する時に上記測定結果データを送信することを特徴とするものである。
また、本発明の請求項6に記載のデータ通信システムは、請求項5に記載の発明において、上記回線は、それぞれLAN回線であることを特徴とするものである。
【0012】
また、本発明の請求項7に記載のデータ通信システムは、請求項5に記載の発明において、上記被検査体内の複数のチップそれぞれの電気的特性検査を行うに先立って上記プローブ装置から上記テスタへの測定開始信号及び上記被検査体内の複数のチップそれぞれの電気的特性検終了した後上記テスタから上記プローブ装置への測定終了信号を、それぞれ送信するためのTTLインターフェース回線を備えていることを特徴とするものである。
【0013】
また、本発明の請求項8に記載のデータ通信システムは、請求項6に記載の発明において、上記被検査体内の複数のチップそれぞれの電気的特性検査を行うに先立って上記プローブ装置から上記テスタへ測定開始信号、及び上記被検査体内の複数のチップそれぞれの電気的特性検査終了した後上記テスタから上記プローブ装置へ測定終了信号を、それぞれ送信するためのTTLインターフェース回線を備えていることを特徴とするものである。
【0014】
【発明の実施の形態】
以下、図1、図2に示す実施形態に基づいて本発明を説明する。
本実施形態のデータ通信システム1は、例えば図1に示すように、プローブ装置2のプローブ(図示せず)と被検査体であるウエハ(図3参照)とを電気的に接触させてテスタ3とウエハ間を導通してウエハの電気的特性を測定し、プローブ装置2とテスタ3間でイーサネット(登録商標)回線4を介してデータ通信を行う。即ち、本実施形態ではプローブ装置2とテスタ3はイーサネット回線4を介して接続され、測定前にイーサネット回線4を介してプローブ装置2からテスタ3へウエハに関するオンウエハ情報、チャンネル情報等の大量の測定用データを一括して測定用データ信号として送信するようにしてある。また、テスタ3における測定結果データはウエハの全てのチップの測定が終了した後、または複数のチップの測定が終了した後、チップの測定結果を一括して、または数チップ分纏めてテスタ3からプローブ装置2へ測定結果データ信号として送信するようにしてある。また、プローブ装置2及びテスタ3はイーサネット回線4を介してホストコンピュータ5に接続され、各ウエハの測定結果データを纏めて保存し、ウエハのデータ管理を行うようにしてある。
【0015】
また、プローブ装置2、テスタ3及びホストコンピュータ5はTTL回線6を介して接続されている。そして、データ量の少ない情報はTTL回線6を用いてデータ通信するようにしてある。例えば、ウエハの検査を実施する際に、チップの測定を行う前にプローブ装置2からテスタ3へ測定開始信号を送信し、各チップの電気的測定を行い、各チップの検査が終了した時点でテスタ3からプローブ装置2へ測定終了信号を送信する。このような測定開始信号及び測定終了信号の送受信にTTL回線6が用いられる。
【0016】
次に、上記データ通信システム1を用いた本発明のデータ通信方法の一実施形態を図2を参照しながら説明する。ローダ室からプローバ室内の載置台上にウエハが載置(ロード)されると、イーサネット回線4を介してプローブ装置2からテスタ3へオンウエハ情報、チャンネル情報等の大容量の測定用データを一括して高速で送信する(ステップS1)。この間に、プローバ室内では載置台及びアライメント機構を介してウエハの位置決めを行う。アライメント終了後、載置台がオーバドライブ位置まで上昇してプローブとウエハの最初の1個または複数個のチップ(スタートチップ)とが電気的にコンタクトし(ステップS2)、スタートチップとテスタ3とが導通し測定可能な状態になる。コンタクトと同時にプローブ装置2からテスタ3へTTL回線6を介して測定開始信号を高速で送信する(ステップS3)。テスタ3において測定開始信号を受信すると、テスタ3では測定用データ信号に基づいて所定の電気的特性の測定を行い(ステップS4)、測定結果データをテスタ3内の記憶装置に格納する。測定終了後、テスタ3からプローブ装置2へTTL回線6を介して測定終了信号を高速で送信し、プローブ装置2においてこの信号を受信すると(ステップS5)、プローブ装置2では測定したチップが最後のチップか否かを判断し(ステップS6)、最後のチップでないと判断すると、載置台を介してウエハをインデックス送りする(ステップS7)。
【0017】
インデックス送りによりプローブと次のチップがコンタクトするとステップS3からステップS7の動作を最後のチップに達するまで繰り返し行う。そして、最後のチップに達するとステップS6において、最後のチップとして判断し、その旨をプローブ装置2からテスタ3へ通知する。テスタ3はプローブ装置2からの通知に基づいてウエハ一枚分の蓄積測定結果データを一括してイーサネット回線4を介してプローブ装置2へ送信する。プローブ装置2では測定結果データを受信すると(ステップS8)、この間に載置台上のウエハをプローバ室からローダ室へアンロードする(ステップS9)。引き続き、次のウエハの各チップの測定を上述の要領で繰り返す。
【0018】
ところで、検査途中でその測定結果をリアルタイムでウエハマップを作成する場合には、インデックス送りを適宜繰り返した時点で、テスタ3からプローブ装置2へそれまでの測定結果データを送信するようにする。このような手続きをすれば、リアルタイムでウエハマップを作成することができ、それまでの検査経過及び測定結果を把握することができる。また、測定中に装置が止まり、測定を再開する場合には再開後の最初のチップの位置座標をプローブ装置2からテスタ3へ通知する。
【0019】
以上説明したように本実施形態によれば、オンウエハ情報やチャンネル情報等の測定用データを測定前に一括してプローブ装置2からテスタ3へイーサネット回線4を介して送信し、また、ウエハ一枚分の測定結果データを一括してテスタ3からプローブ装置2へイーサネット回線4を介して測定終了後に送信するようにしたため、ローダ室とプローバ室間でウエハを搬送する時間を利用して測定用データ及び測定結果データの送受信を行い、インデックス毎の測定結果データの送信を行わなくて済み、通信時間を短縮することができスループットを高めることができる。
【0020】
また、本実施形態によれば、プローブ装置2とテスタ3をイーサネット回線4及びTTL回線6を介して接続するだけで済むため、データ通信システムを低コストで構築することができる。
【0021】
尚、上記実施形態ではイーサネット回線4、TTL回線6を用いてプローブ装置2とテスタ3とを接続する場合について説明したが、本発明は上記各実施形態に何等制限されるものではなく、その他のLANシステムにおけるネットワーク回線を用いることができる。要は本発明の構成要素は必要に応じて適宜設計変更することができる。
【0022】
【発明の効果】
本発明によれば、被検査体の電気的特性検査を行う際にプローブ装置とテスタとの間で測定用データ、測定結果データ及び測定開始信号の通信を行う際に、プローブ装置内での被検査体の搬送時間を利用して被検査体に関する大容量の測定用データや測定結果データをそれぞれ一括して高速で通信することができ、検査のスループットの向上を図ることができるデータ通信方法及びデータ通信システムを提供することができる。
【図面の簡単な説明】
【図1】本発明のデータ通信システムの一実施形態を示す概念図である。
【図2】図1に示すデータ通信システムを用いたデータ通信方法の動作を示す流れ図である。
【図3】ウエハとプローブカードのコンタクタ状態を示す概念図である。
【図4】従来のプローブ装置とテスタとの関係を示す構成図である。
【符号の説明】
1 データ通信システム
2 プローブ装置
3 テスタ
4 イーサネット回線
6 TTL回線

Claims (8)

  1. テスタに接続され、上記テスタとのデータ通信に基づいて、ローダ室からプローバ室へ被検査体を搬送し、上記プローバ室内で上記被検査体内の複数のチップのアライメントを行った後、上記被検査体の電気的特性検査を行い、検査後の上記被検査体を上記ローダ室へ搬送するように構成されたプローブ装置において、上記プローバ室内で上記被検査体の電気的特性検査に先立つ上記アライメントと並行して上記プローブ装置から上記テスタへ上記複数のチップの電気的特性検査に必要な測定用データを一括して送信する工程と、上記被検査体内の複数のチップの電気的特性の測定を終了した後、上記被検査体を上記プローバ室から上記ローダ室へ搬送する間に、上記測定後の上記複数のチップの測定結果データを一括して上記テスタから上記プローブ装置へ送信する工程と、を備えたことを特徴とするデータ通信方法。
  2. 上記測定用データ及び測定結果データそれぞれを、LAN回線を介して伝送することを特徴とする請求項1に記載のデータ通信方法。
  3. 上記被検査体内の複数のチップそれぞれの電気的特性検査を行うに先立って上記プローブ装置から上記テスタへの測定開始信号を、上記各チップの検査毎にTTLインターフェース回線を介して送信し、また、上記被検査体内の複数のチップそれぞれの電気的特性検査を終了した後上記テスタから上記プローブ装置への測定終了信号を、上記各チップの検査毎にTTLインターフェース回線を介して送信することを特徴とする請求項1に記載のデータ通信方法。
  4. 上記被検査体内の複数のチップそれぞれの電気的特性検査を行うに先立って上記プローブ装置から上記テスタへの測定開始信号を、上記各チップの検査毎にTTLインターフェース回線を介して送信し、また、上記被検査体内の複数のチップそれぞれの電気的特性検査を終了した後上記テスタから上記プローブ装置への測定終了信号を、上記各チップの検査毎にTTLインターフェース回線を介して送信することを特徴とする請求項2に記載のデータ通信方法。
  5. プローブ装置とテスタとの間でデータ通信を行って、上記プローブ装置のローダ室からプローバ室へ被検査体を搬送し、上記プローバ室内で上記被検査体内の複数のチップのアライメントを行った後、上記被検査体の電気的特性検査を行い、検査後の上記被検査体を上記ローダ室へ搬送するように構成されたデータ通信システムであって、上記プローブ装置から上記テスタへ上記電気的特性検査の複数のチップの電気的特性検査を行うための測定用データを一括して送信するための回線と、上記テスタから上記プローブ装置へ上記複数のチップの測定結果データを一括して送信するための回線と、をし、上記アライメント時に上記測定用データを送信し、上記測定後の被検査体を上記プローバ室から上記ローダ室へ搬送する時に上記測定結果データを送信することを特徴とするデータ通信システム。
  6. 上記回線は、それぞれLAN回線であることを特徴とする請求項5に記載のデータ通信システム。
  7. 上記被検査体内の複数のチップそれぞれの電気的特性検査を行うに先立って上記プローブ装置から上記テスタへ測定開始信号、及び上記被検査体内の複数のチップそれぞれの電気的特性検査終了した後上記テスタから上記プローブ装置への測定終了信号を、それぞれ送信するためのTTLインターフェース回線を備えていることを特徴とする請求項5に記載のデータ通信システム。
  8. 上記被検査体内の複数のチップそれぞれの電気的特性検査を行うに先立って上記プローブ装置から上記テスタへの測定開始信号、及び上記被検査体内の複数のチップそれぞれの電気的特性検査を終了した後上記テスタから上記プローブ装置への測定終了信号を、それぞれ送信するためのTTLインターフェース回線を備えていることを特徴とする請求項6に記載のデータ通信システム。
JP31954599A 1999-11-10 1999-11-10 データ通信方法及びデータ通信システム Expired - Fee Related JP4444419B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP31954599A JP4444419B2 (ja) 1999-11-10 1999-11-10 データ通信方法及びデータ通信システム
TW089122926A TW492123B (en) 1999-11-10 2000-10-31 Data communication method and data communication system
US09/703,716 US6490537B1 (en) 1999-11-10 2000-11-02 Data communication method and data communication system
KR1020000066363A KR20010051557A (ko) 1999-11-10 2000-11-09 데이터 통신 방법 및 데이터 통신 시스템
KR1020050124129A KR100676027B1 (ko) 1999-11-10 2005-12-15 데이터 통신 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31954599A JP4444419B2 (ja) 1999-11-10 1999-11-10 データ通信方法及びデータ通信システム

Publications (3)

Publication Number Publication Date
JP2001144156A JP2001144156A (ja) 2001-05-25
JP2001144156A5 JP2001144156A5 (ja) 2006-12-21
JP4444419B2 true JP4444419B2 (ja) 2010-03-31

Family

ID=18111460

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31954599A Expired - Fee Related JP4444419B2 (ja) 1999-11-10 1999-11-10 データ通信方法及びデータ通信システム

Country Status (4)

Country Link
US (1) US6490537B1 (ja)
JP (1) JP4444419B2 (ja)
KR (2) KR20010051557A (ja)
TW (1) TW492123B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4585685B2 (ja) * 2000-12-07 2010-11-24 株式会社アドバンテスト 半導体デバイス試験装置の制御方法・半導体デバイス試験装置
KR100694832B1 (ko) * 2005-09-09 2007-03-14 미래산업 주식회사 반도체 소자 테스트 핸들러 및 그의 제어 방법
US20070094557A1 (en) * 2005-10-21 2007-04-26 Skala Kenneth L Semiconductor integrated circuit tester
CN105278441B (zh) * 2015-10-09 2018-02-13 协鑫集成科技股份有限公司 数据交互系统

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59136942A (ja) 1983-01-26 1984-08-06 Mitsubishi Electric Corp 良品チツプ選別装置
JPS62152138A (ja) 1985-12-25 1987-07-07 Tokyo Electron Ltd 半導体装置の製造方法
JPS6441877A (en) * 1987-08-07 1989-02-14 Mitsubishi Electric Corp Inspector for variations in needle of probe card
JPH05121496A (ja) 1991-10-25 1993-05-18 Nec Corp 不良チツプ除去方法
JPH10142298A (ja) * 1996-11-15 1998-05-29 Advantest Corp 集積回路デバイス試験装置
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
JP3214830B2 (ja) * 1998-02-27 2001-10-02 アジレント・テクノロジー株式会社 Icテスト用データ処理装置
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel
US6452411B1 (en) * 1999-03-01 2002-09-17 Formfactor, Inc. Efficient parallel testing of integrated circuit devices using a known good device to generate expected responses

Also Published As

Publication number Publication date
TW492123B (en) 2002-06-21
JP2001144156A (ja) 2001-05-25
KR20060001918A (ko) 2006-01-06
KR20010051557A (ko) 2001-06-25
KR100676027B1 (ko) 2007-01-30
US6490537B1 (en) 2002-12-03

Similar Documents

Publication Publication Date Title
KR100699866B1 (ko) 로트 및 트레이 확인을 통한 반도체 소자의 연속검사 방법
US8125235B2 (en) Apparatus for mass die testing
KR100187727B1 (ko) 처리기 접촉 불량을 확인할 수 있는 접촉 점검 장치 및 이를 내장한 집적회로 소자 검사 시스템
JP2017534872A (ja) プローブカード検査のための装置の組立
CN103809100B (zh) 晶圆自动测试系统
JP2000065894A (ja) 電子部品の試験方法および電子部品試験装置
JP4444419B2 (ja) データ通信方法及びデータ通信システム
JP2002181893A (ja) 半導体装置の検査方法および検査装置
US6724181B2 (en) Method of calibrating a test system for semiconductor components, and test substrate
KR20100011117A (ko) 패턴이 형성된 프로브 카드 테스트용 플레이트
US7271014B2 (en) Fabrication method of semiconductor integrated circuit device including inspecting using probe card
JPH05136219A (ja) 検査装置
US20090053837A1 (en) Wafer boat for semiconductor testing
US8283940B2 (en) Probe device, processing device, and probe testing method
WO2003088349A1 (fr) Contacteur a detection de signaux et systeme de correction de signaux
JP2001144156A5 (ja)
JPS5821838A (ja) ウエハテストシステム
JP2004053339A (ja) 半導体試験装置
TW202016550A (zh) 用於測試半導體裝置的裝置與方法以及測試處置器
JPH02136760A (ja) 半導体素子の選別方法
JP2004226359A (ja) 半導体装置の検査方法
JPH0980116A (ja) 半導体チップ用ソケット
JPH0754815B2 (ja) 半導体デバイスの検査装置
JP2002174660A (ja) 半導体デバイス試験装置の制御方法・半導体デバイス試験装置
JP2002340979A (ja) 測定装置の運転方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100112

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100114

R150 Certificate of patent or registration of utility model

Ref document number: 4444419

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees