KR20010051557A - 데이터 통신 방법 및 데이터 통신 시스템 - Google Patents

데이터 통신 방법 및 데이터 통신 시스템 Download PDF

Info

Publication number
KR20010051557A
KR20010051557A KR1020000066363A KR20000066363A KR20010051557A KR 20010051557 A KR20010051557 A KR 20010051557A KR 1020000066363 A KR1020000066363 A KR 1020000066363A KR 20000066363 A KR20000066363 A KR 20000066363A KR 20010051557 A KR20010051557 A KR 20010051557A
Authority
KR
South Korea
Prior art keywords
tester
measurement
electrical characteristics
data communication
data
Prior art date
Application number
KR1020000066363A
Other languages
English (en)
Inventor
아카사카도시아키
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR20010051557A publication Critical patent/KR20010051557A/ko

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

데이터 통신 방법은 복수 피검사체의 전기적 특성을 검사하기에 앞서, 프로브 장치로부터 테스터로, 상기 피검사체의 전기적 특성을 측정하기 위해 필요한 측정용 데이터를 일괄하여 송신하고, 상기 테스터에 접속되고 상기 피검사체의 전기적 특징을 측정하며, 상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정한 후, 상기 복수 피검사체의 측정 결과 데이터를 일괄하여 상기 테스터로부터 상기 프로브 장치로 송신하는 단계를 포함한다.

Description

데이터 통신 방법 및 데이터 통신 시스템{DATA COMMUNICATION METHOD AND DATA COMMUNICATION SYSTEM}
본 발명은 데이터 통신 방법 및 데이터 통신 시스템에 관한 것이다. 더욱 상세하게는 프로브 장치와 테스터간에 데이터를 통신하기 위한 데이터 통신 방법 및 데이터 통신 시스템에 관한 것이다.
반도체 제조 공정에서는, 도 3에 도시하는 바와 같이, 웨이퍼 W의 표면에 다수의 집적 회로(칩) T가 형성된다. 웨이퍼 W 상의 각 칩 T의 전기적 특성 검사 결과에 근거하여, 양품과 불량품이 선별된다. 이 검사에는, 예컨대 도 4에 도시되는 프로브 장치가 이용된다. 프로브 장치(10)에 통신 회선(30)을 거쳐 테스터(20)가 접속 된다. 프로브 장치(10)는 웨이퍼 W 상의 각 칩 T와 테스터(20)를 전기적으로 접속하고, 테스터(20)는 칩 T의 각종 전기적 특성을 측정한다.
프로브 장치(10)는, 도 4에 도시하는 바와 같이, 웨이퍼 W를 반출함과 동시에, 웨이퍼 W를 사전 정렬하는 로더실(11)과, 이 로더실(11)로부터 웨이퍼 W를 수취하여 전기적 특성을 측정하는 프로버실(12)을 구비하고 있다. 프로버실(12)에는 웨이퍼 W를 탑재시키는 탑재대(13)와, 웨이퍼 W를 소정 위치에 위치 결정하는 위치 결정 기구(14)와, 프로브 카드(15)를 구비하고 있다. 프로브 카드(15)는 웨이퍼 W 상의 칩 T의 검사용 전극에 전기적으로 접촉하는 복수의 프로브(15A)를 가지고 있다. 프로버실(12) 내에서, 위치 결정된 웨이퍼 W를 탑재한 탑재대(13)는 인덱스 공급된다. 각 칩 T의 전기적 특성은 각 인덱스 공급 시마다, 각 칩마다에, 혹은 복수개의 칩 단위로, 각 칩의 전기적 특성이 측정된다. 프로버실(12)의 헤드 플레이트(16) 상에, 테스트 헤드(21)가 설치된다. 이 테스트 헤드(21)는 프로브 카드(15)에 전기적으로 접속되어 있다.
프로브 장치(10)(보다 상세하게는 테스트 헤드(21))와 테스터(20)는 서로 데이터를 통신한다. 예컨대, 프로브 장치(10)는 탑재대(13) 상에 위치된 웨이퍼 W의 검사할 내용을 나타내는 측정용 데이터 신호(예컨대, 웨이퍼 W 상의 각 칩 T의 위치 좌표, 측정 순서, 한번에 검사할 칩 수에 관한 채널 정보, 도 3 중 사선으로 둘러싸인 컨택트 영역에 있어서의 결손이 있는 칩(검사가 불필요한 칩 수))(이하, 「온 웨이퍼 정보(on-wafer information)」라고 함)을 측정 개시 신호와 함께 테스터(20)에 송신한다. 테스터(20)는 각 칩 T의 전기적 특성을 측정한 후, 측정 결과 데이터를 측정 종료 신호와 함께 프로브 장치(10)에 송신한다.
도 4에 도시하는 바와 같이, 테스트 헤드(21)와 테스터(20)는 통상, 측정기기에 채용되어 있는 GP-IB 인터페이스 단자 및 케이블(이하, 간단히 「GP-IB 회선」이라 함)(30)을 거쳐 접속된다. 상술한 온 웨이퍼 정보, 채널 정보 및 측정 결과 정보 등의 데이터는 GP-IB 회선(30)을 거쳐, 테스트 헤드(21)와 테스터(20)의 사이에서 송수신된다. 경우에 따라서는 프로브 장치(10)와 테스터(20)는 예컨대, TTL 인터페이스 및 케이블(이하, 간단히 「TTL 회선」이라 함)을 거쳐 접속되어 있다.
웨이퍼 W의 지름이 크게됨과 동시에, 칩 T의 집적도가 커지게 됨에 따라서, 스루풋은 점점 저하하는 경향이 있다. 이 때문에, 검사를 고속화하는 것이 중요한 과제로 되어 있다. 현재 범용되고 있는 GP-IB 회선(30)은 한번에 대량의 데이터를 통신할 수 있다는 이점을 가지고 있지만, 통신에 시간이 걸리기 때문에 통신의 고속화를 기대할 수 없어, 스루풋의 향상에는 한계가 있었다. 즉, 프로브 장치(10)와 테스터(20)와의 사이에서, 인덱스 공급 시마다 측정용 신호 및 측정 개시 신호를 송신하고, 측정 종료 시에 측정 결과 데이터 및 측정 종료 신호를 송신하고 있다. 이 송신을 GP-IB 회선(30)을 거쳐 실시할 경우, 인덱스 공급 시마다, 테스터(20)와 프로브 장치(10)의 사이에서, 측정용 신호 및 측정 결과 데이터의 송수신에, 예컨대 0.2~0.3초 정도의 시간이 걸린다. 이 시간이 스루풋을 높이는 데에 있어서의 장해로 되어 있다. 한편, TTL 회선은 데이터 통신의 고속화에는 적절하지만, 통신할 수 있는 데이터 량이 적어(예컨대, 8개의 칩 데이터 량), 이것을 초과하는 수의 칩의 데이터를 통신할 수 없다.
본 발명은 상기 과제를 해결하기 위한 것으로, 피검사체에 관한 모든 측정용 데이터나 측정 결과 데이터 등의 대용량 데이터를 일괄하여 고속으로 통신하는 것을 목적으로 한다.
이 결과, 스루풋을 향상시킬 수 있는 데이터 통신 방법 및 데이터 통신 시스템을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적 및 이점은 이하의 명세서에 기재되고, 그 일부는 그 개시로부터 자명하거나 본 발명의 실행에 의해 얻어질 것이다. 본 발명의 상기 목적 및 이점은 여기에 특히 지적되는 수단과 조합시키는 것에 의해 실현되고, 얻어진다.
도 1은 본 발명의 데이터 통신 시스템의 일 실시예를 나타내는 개념도,
도 2는 도 1에 도시하는 데이터 통신 시스템을 이용한 데이터 통신 방법의 동작을 나타내는 흐름도,
도 3은 웨이퍼 W의 표면에 다수의 집적회로 T가 형성되어 있는 상태를 나타내는 개념도,
도 4는 종래의 프로브 장치와 테스터의 관계를 나타내는 구성도,
도 5는 본 발명의 데이터 통신 시스템의 다른 실시예를 나타내는 개념도.
본 발명의 제 1 관점에 따라, 테스터에 접속되고, 복수의 피검사체의 전기적 특성을 측정하는 프로브 장치에 있어서,
상기 피검사체의 전기적 특성을 검사하기에 앞서, 프로브 장치로부터 테스터로, 상기 피검사체의 전기적 특성을 측정하기 위해 필요한 측정용 데이터를 일괄하여 송신하고,
상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정한 후, 상기 복수 피검사체의 측정 결과 데이터를 일괄하여 상기 테스터로부터 상기 프로브 장치로 송신하는 데이터 통신 방법이 제공된다.
이 데이터 통신 방법에 있어서, 상기 측정용 데이터 및 상기 측정 결과 데이터는 이더넷 회선을 거쳐 송신되는 것이 바람직하다.
이 데이터 통신 방법에 있어서, 피검사체 내의 복수 피검사체의 전기적 특성을 측정하기에 앞서, 또한 상기 복수 피검사체의 전기적 특성의 측정이 종료된 후에, 상기 테스터와 프로브 장치와의 사이에서 소정 신호를 TTL 인터페이스 회선 및 GP-IB 회선 중 적어도 하나를 거쳐 송신하는 것이 바람직하다.
이 데이터 통신 방법에 있어서, 또한, 상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정하기에 앞서 상기 프로브 장치로부터 테스터로 송신하는 측정 개시 신호 및 상기 복수 피검사체의 전기적 특성의 측정이 종료된 후, 상기 테스터로부터 프로브 장치로 송신하는 측정 종료 신호를 TTL 인터페이스 회로를 거쳐 송신하는 것이 바람직하다.
본 발명의 제 2 관점에 따라서, 하기를 구비하는 프로브 장치와 테스터 사이의 데이터 통신 시스템이 제공된다.
복수 피검사체의 전기적 특성을 측정하기 위해 필요한 측정용 데이터를 일괄하여 상기 프로브 장치로부터 상기 테스터로 송신하고 또한 상기 복수 피검사체의 측정 결과 데이터를 일괄하여 상기 테스터로부터 상기 프로브 장치로 송신하기 위한 회선을 포함한다.
상기 데이터 통신 시스템에 있어서, 상기 회선은 이더넷 회선인 것이 바람직하다.
또한, 상기 데이터 통신 시스템은 상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정하기에 앞서, 또한 상기 복수 피검사체의 전기적 특성의 측정이 종료된 후에, 상기 테스터와 프로브 장치와의 사이에서 소정 신호를 송신하기 위해서, TTL 인터페이스 회선 및 GP-IB 회선 중 적어도 하나를 구비하는 것이 바람직하다.
또한, 상기 데이터 통신 시스템은 상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정하기에 앞서 상기 프로브 장치로부터 테스터로 송신하는 측정 개시 신호 및 상기 복수 피검사체의 전기적 특성의 측정이 종료한 후, 상기 테스터로부터 프로브 장치로 송신하는 측정 종료 신호를 송신하기 위한 TTL 인터페이스 회선을 구비하는 것이 바람직하다.
이하, 도 1 및 도 2에 도시한 실시예에 근거하여 본 발명을 설명한다.
프로브 장치는, 예컨대, 도 1에 도시하는 바와 같이, 프로브 장치(2)의 각 프로브(도시하지 않음)와, 피검사체(예컨대, 반도체 웨이퍼 상에 형성된 칩, 도 3 참조)의 각 전극을 전기적으로 접촉시키고, 테스터(3)에 의해 각 칩의 전기적 특성을 측정한다. 본 실시예의 데이터 통신 시스템(1)은 프로브 장치(2)와 테스터(3)를 이더넷(Ethernet) 회선(4)을 거쳐 접속하고, 데이터를 송수신할 수 있다. 본 실시예에서는, 피검사체의 전기적 특성을 측정하기 위해 필요한 대량의 측정용 데이터(예컨대, 웨이퍼에 관한 온 웨이퍼 정보, 채널 정보)는, 이더넷 회선(4)을 거쳐 일괄하여 프로브 장치(2)로부터 테스터(3)에 송신된다. 웨이퍼 상의 칩의 측정이 종료된 후, 또는 복수 칩의 측정이 종료된 후에, 테스터(3)에 있어서 측정된 측정 결과 데이터는 일괄하여 테스터(3)로부터 프로브 장치(2)로 송신된다. 프로브 장치(2) 및 테스터(3)는 이더넷 회선(4)을 거쳐, 호스트 컴퓨터(5)에 접속될 수 있다. 호스트 컴퓨터(5)는 각 피검사체의 측정 결과 데이터를 정리하여 보존하고, 피검사체 웨이퍼의 데이터 관리를 행하도록 되어 있다.
프로브 장치(2) 및 테스터(3)는 TTL 회선(6)을 거쳐 접속될 수 있다. 적은 데이터 량의 정보는 TTL 회선(6)을 이용하여 데이터 통신될 수 있다. 예컨대, 피검사체의 전기적 특성을 측정하기 전에, 프로브 장치(2)로부터 테스터(3)에 측정 개시 신호가 송신된다. 또한, 피검사체의 전기적 특성이 측정된 후, 테스터(3)로부터 프로브 장치(2)로 측정 종료 신호가 송신된다. 측정 개시 신호 및 측정 종료 신호는 적은 데이터 량의 정보이기 때문에, 이들 정보의 송수신은 TTL 회선(6)을 거쳐 행해진다.
도 5를 참조하여, 본 발명의 다른 실시예를 설명한다.
본 실시예의 데이터 통신 시스템(1)은 프로브 장치(2)와 테스터(3)를 이더넷 회선(4)을 거쳐 접속한다. 본 실시예에서는, 피검사체의 전기적 특성을 측정하기 위해 필요한 대량의 측정용 데이터(예컨대, 웨이퍼 단위의 데이터)는 이더넷 회선(4)을 거쳐 일괄하여 프로브 장치(2)로부터 테스터(3)로 송신된다. 하나의 피검사체 측정이 종료된 후, 또는 복수의 피검사체 측정이 종료한 후에, 테스터(3)에 있어서 측정된 측정 결과 데이터도, 일괄하여 테스터(3)로부터 프로브 장치(2)로 이더넷 회선(4)을 거쳐 송신된다. 프로브 장치(2) 및 테스터(3)는 이더넷 회선(4)를 거쳐, 호스트 컴퓨터(5)에 접속된다. 호스트 컴퓨터(5)는 각 피검사체의 측정 결과 데이터를 정리하여 보존하고, 피검사체(칩)의 데이터 관리를 행한다.
프로브 장치(2)와 테스터(3)는 TTL 회선(6) 및 GP-IB(41)를 거쳐 접속될 수 있다. 칩 단위의 적은 데이터 량의 정보는 TTL 회선을 이용하여 데이터 통신될 수 있다. 또한, 보다 많은 량의 통신이 요구되는 정보는 GP-IB(41)를 거쳐 송신될 수 있다.
다음에 본 발명의 데이터 통신 방법의 일 실시예를 도 2를 참조하면서 설명한다. 피검사체(예컨대, 웨이퍼)는 로더실로부터 프로버실로 이송되고, 동(同)실 내의 탑재대에 탑재된다. 이더넷 회선(4)을 거쳐 프로브 장치(2)로부터 테스터(3)로 대용량의 측정용 데이터(예컨대, 온 웨이퍼 정보, 채널 정보 등)가 일괄하여 고속으로 송신된다(단계 S1). 그 동안에, 프로버실 내에서는, 탑재대 및 정렬 기구에 의해, 웨이퍼가 컨택터의 프로브에 대하여 위치 결정된다. 위치 결정 종료 후, 탑재대는 컨택터를 향하여 이동되어, 컨택터에 접촉되며, 또한 오버 드라이브 위치까지 상승됨으로써, 컨택터의 각 프로브는 웨이퍼 상에 형성된 하나 또는 복수의 칩(스타트 칩)의 각 전극과 전기적으로 컨택트된다. 이 결과, 스타트 칩과 테스터(3)는 프로브를 거쳐 도통되어, 스타트 칩이 측정될 수 있는 상태로 된다(단계 S2). 프로브 장치(2)는 테스터(3)에 TTL 회선(6)을 거쳐 측정 개시 신호를 고속으로 송신한다(단계 S3). 테스터(3)는 측정 개시 신호를 수신한 후, 측정용 데이터에 근거하여 피검사체의 전기적 특성을 측정한다(단계 S4). 측정 결과 데이터는 테스터(3) 내의 기억 장치에 저장된다. 측정 종료 후, 테스터(3)는 측정 종료 신호를 프로브 장치(2)에 TTL 회선(6)을 거쳐 고속으로 송신한다(단계 S5). 프로브 장치(2)는 측정된 칩이 최후의 칩인지 여부를 판단한다(단계 S6). 측정된 칩이 최후의 칩이 아닌 경우, 탑재대를 거쳐 웨이퍼는 인덱스 공급된다(단계 S7).
인덱스 공급 후, 프로브는 다음 칩의 전극과 컨택트하고, 단계 S3 내지 단계 S7이 반복된다. 단계 S6에 있어서, 측정된 칩이 최후 칩인 경우, 이것이 프로브 장치(2)로부터 테스터(3)에 통지된다. 테스터(3)는 프로브 장치(2)로부터의 통지에 근거하여, 웨이퍼 1매분의 측정 결과 데이터를 일괄하여 이더넷 회선(4)을 거쳐 프로브 장치(2)에 송신한다(단계 S8). 프로브 장치(2)에서는, 측정 결과 데이터의 수신 후, 탑재대 상의 웨이퍼는 프로버실로부터 로더실로 복귀된다(단계 S9). 계속하여, 다음 웨이퍼 상에 형성된 각 칩이 측정된다.
검사 도중, 그 측정 결과에 근거하여, 실시간으로 웨이퍼 맵이 작성되는 경우에는, 탑재대의 인덱스 공급을 적절히 반복한 시점에서, 테스터(3)는 프로브 장치(2)로 그 때까지의 측정 결과 데이터를 송신할 수 있다. 이와 같은 수순에 따르면, 실시간으로 웨이퍼 맵이 작성될 수 있고, 그 때까지의 검사 경과 및 측정 결과를 실시간으로 파악할 수 있다. 측정 중에 장치가 멈추고, 측정을 재개하는 경우에는, 재개 후의 최초 칩의 위치 좌표가 프로브 장치(2)로부터 테스터(3)로 통지된다.
이상 설명한 바와 같이, 본 실시예에 의하면, 측정용 데이터는 측정 전에 일괄하여 프로브 장치(2)로부터 테스터(3)로 이더넷 회선(4)을 거쳐 송신된다. 또한, 웨이퍼 1매분의 측정 결과 데이터는 일괄하여 테스터(3)로부터 프로브 장치(2)로 이더넷 회선(4)을 거쳐 송신된다. 이 결과, 로더실과 프로버실 사이를 웨이퍼가 반송되는 시간을 이용하여, 측정용 데이터 및 측정 결과 데이터가 송수신될 수 있다. 또한, 인덱스 공급 시마다 측정 결과 데이터를 송신하지 않아도 되므로, 통신 시간이 단축될 수 있어, 스루풋이 향상된다.
본 실시예에 의하면, 프로브 장치(2)와 테스터(3)의 접속은 이더넷 회선(4) 및 TTL 회선(6)에 의한 접속이기 때문에, 데이터 통신 시스템은 저비용으로 구축할 수 있다.
상기 실시예에서는 이더넷 회선(4), TTL 회선(6)을 이용하여, 프로브 장치(2)와 테스터(3)가 접속되는 경우를 설명했지만, 본 발명은 상기 실시예에 제한되는 것은 아니고, 그 밖의 LAN 시스템의 네트워크 회선이 채용될 수 있다. 요컨대, 본 발명의 구성 요소는 필요에 따라 적절하게 설계 변경될 수 있다.
본 발명에 의하면, 피검사체가 측정부로 반송될 때에, 측정용 데이터나 측정 결과 데이터 등의 대용량 데이터를 일괄하여 고속으로 통신할 수 있어, 스루풋이 향상 가능한 데이터 통신 방법 및 데이터 통신 시스템이 제공할 수 있다.
또, 본 발명은 전술한 실시예에 한정되는 것이 아니라, 해당 기술분야의 당업자라면, 그 요지를 일탈하지 않는 범위에서 여러 가지로 변형 실시할 수 있다. 따라서, 첨부된 청구항에 정의된 넓은 발명 개념 및 그 균등물의 해석과 범위에 있어서, 그것으로부터 이탈되지 않고, 다양하게 변경할 수 있다.
본 발명은 상술한 실시예와 같은 구성에 의해, 피검사체에 관계하는 모든 측정용 데이터나 측정 결과 데이터 등의 대용량 데이터를 일괄하여 고속으로 통신할 수 있을 뿐만 아니라, 그 결과, 생산성을 향상시킬 수 있는 데이터 통신 방법 및 데이터 통신 시스템을 제공할 수 있다.

Claims (11)

  1. 테스터에 접속되어, 복수 피검사체의 전기적 특성을 측정하는 데이터 통신 방법에 있어서,
    상기 피검사체의 전기적 특성을 검사하기에 앞서, 상기 피검사체의 전기적 특성을 측정하기 위해 필요한 측정용 데이터를 일괄하여 프로브 장치로부터 테스터에 송신하고,
    상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정한 후, 상기 복수 피검사체의 측정 결과 데이터를 일괄하여 상기 테스터로부터 상기 프로브 장치로 송신하는
    데이터 통신 방법.
  2. 제 1 항에 있어서,
    상기 측정용 데이터 및 상기 측정 결과 데이터를 이더넷 회선을 거쳐 송신하는
    데이터 통신 방법.
  3. 제 1 항에 있어서,
    상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정하기에 앞서, 또한 상기 복수의 피검사체의 전기적 특성의 측정이 종료된 후에, 상기 테스터와 프로브 장치의 사이에서 소정 신호를, TTL 인터페이스 회선 및 GP-IB 회선 중 적어도 1개를 거쳐 송신하는
    데이터 통신 방법.
  4. 제 2 항에 있어서,
    상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정하기에 앞서, 또한 상기 복수의 피검사체의 전기적 특성의 측정이 종료한 후에, 상기 테스터와 프로브 장치의 사이에서 소정 신호를, TTL 인터페이스 회선 및 GP-IB 회선 중 적어도 1개를 거쳐 송신하는
    데이터 통신 방법.
  5. 제 1 항에 있어서,
    상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정하기에 앞서 상기 프로브 장치로부터 테스터로 송신하는 측정 개시 신호, 및 상기 복수 피검사체의 전기적 특성의 측정이 종료된 후 상기 테스터로부터 프로브 장치에 송신하는 측정 종료 신호를, TTL 인터페이스 회선을 거쳐 송신하는
    데이터 통신 방법.
  6. 제 2 항에 있어서,
    상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정하기에 앞서 상기 프로브 장치로부터 테스터로 송신하는 측정 개시 신호, 및 상기 복수 피검사체의 전기적 특성의 측정이 종료한 후 상기 테스터로부터 프로브 장치에 송신하는 측정 종료 신호를, TTL 인터페이스 회선을 거쳐 송신하는
    데이터 통신 방법.
  7. 프로브 장치와 테스터간의 데이터 통신 시스템에 있어서,
    복수 피검사체의 전기적 특성을 측정하기 위해 필요한 측정용 데이터를 일괄하여 상기 프로브 장치로부터 상기 테스터로 송신하고, 상기 복수 피검사체의 측정 결과 데이터를 일괄하여 상기 테스터로부터 상기 프로브 장치로 송신하기 위한 회선을 포함하는
    데이터 통신 시스템.
  8. 제 7 항에 있어서,
    상기 회선은 이더넷 회선인 데이터 통신 시스템.
  9. 제 7 항에 있어서,
    상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정하기에 앞서, 또한 상기 복수의 피검사체의 전기적 특성의 측정이 종료된 후에, 상기 테스터와 프로브 장치의 사이에서 소정 신호를 송신하기 위해, TTL 인터페이스 회선 및 GP-IB 회선 중 적어도 하나를 구비하는
    데이터 통신 시스템.
  10. 제 8 항에 있어서,
    상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정하기에 앞서, 또한 상기 복수의 피검사체의 전기적 특성의 측정이 종료된 후에, 상기 테스터와 프로브 장치의 사이에서 소정 신호를 송신하기 위해, TTL 인터페이스 회선 및 GP-IB 회선 중 적어도 하나를 구비하는
    데이터 통신 시스템.
  11. 제 7 항에 있어서,
    상기 피검사체 내의 복수 피검사체의 전기적 특성을 측정하기에 앞서 상기 프로브 장치로부터 테스터에 송신하는 측정 개시 신호, 및 상기 복수의 피검사체의 전기적 특성의 측정이 종료된 후 상기 테스터로부터 프로브 장치에 송신하는 측정 종료 신호를, 송신하기 위한 TTL 인터페이스 회선을 구비하는
    데이터 통신 시스템.
KR1020000066363A 1999-11-10 2000-11-09 데이터 통신 방법 및 데이터 통신 시스템 KR20010051557A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP31954599A JP4444419B2 (ja) 1999-11-10 1999-11-10 データ通信方法及びデータ通信システム
JP99-319545 1999-11-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020050124129A Division KR100676027B1 (ko) 1999-11-10 2005-12-15 데이터 통신 방법

Publications (1)

Publication Number Publication Date
KR20010051557A true KR20010051557A (ko) 2001-06-25

Family

ID=18111460

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020000066363A KR20010051557A (ko) 1999-11-10 2000-11-09 데이터 통신 방법 및 데이터 통신 시스템
KR1020050124129A KR100676027B1 (ko) 1999-11-10 2005-12-15 데이터 통신 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020050124129A KR100676027B1 (ko) 1999-11-10 2005-12-15 데이터 통신 방법

Country Status (4)

Country Link
US (1) US6490537B1 (ko)
JP (1) JP4444419B2 (ko)
KR (2) KR20010051557A (ko)
TW (1) TW492123B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694832B1 (ko) * 2005-09-09 2007-03-14 미래산업 주식회사 반도체 소자 테스트 핸들러 및 그의 제어 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4585685B2 (ja) * 2000-12-07 2010-11-24 株式会社アドバンテスト 半導体デバイス試験装置の制御方法・半導体デバイス試験装置
US20070094557A1 (en) * 2005-10-21 2007-04-26 Skala Kenneth L Semiconductor integrated circuit tester
CN105278441B (zh) * 2015-10-09 2018-02-13 协鑫集成科技股份有限公司 数据交互系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441877A (en) * 1987-08-07 1989-02-14 Mitsubishi Electric Corp Inspector for variations in needle of probe card
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
KR20010104363A (ko) * 1999-03-01 2001-11-24 이고르 와이. 칸드로스 예상 응답을 생성하는 주지의 양호한 디바이스를 이용한집적 회로 디바이스의 효율적인 병렬 테스트
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59136942A (ja) 1983-01-26 1984-08-06 Mitsubishi Electric Corp 良品チツプ選別装置
JPS62152138A (ja) 1985-12-25 1987-07-07 Tokyo Electron Ltd 半導体装置の製造方法
JPH05121496A (ja) 1991-10-25 1993-05-18 Nec Corp 不良チツプ除去方法
JPH10142298A (ja) * 1996-11-15 1998-05-29 Advantest Corp 集積回路デバイス試験装置
JP3214830B2 (ja) * 1998-02-27 2001-10-02 アジレント・テクノロジー株式会社 Icテスト用データ処理装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6441877A (en) * 1987-08-07 1989-02-14 Mitsubishi Electric Corp Inspector for variations in needle of probe card
US6028439A (en) * 1997-10-31 2000-02-22 Credence Systems Corporation Modular integrated circuit tester with distributed synchronization and control
KR20010104363A (ko) * 1999-03-01 2001-11-24 이고르 와이. 칸드로스 예상 응답을 생성하는 주지의 양호한 디바이스를 이용한집적 회로 디바이스의 효율적인 병렬 테스트
US6499121B1 (en) * 1999-03-01 2002-12-24 Formfactor, Inc. Distributed interface for parallel testing of multiple devices using a single tester channel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100694832B1 (ko) * 2005-09-09 2007-03-14 미래산업 주식회사 반도체 소자 테스트 핸들러 및 그의 제어 방법

Also Published As

Publication number Publication date
KR100676027B1 (ko) 2007-01-30
KR20060001918A (ko) 2006-01-06
TW492123B (en) 2002-06-21
JP4444419B2 (ja) 2010-03-31
JP2001144156A (ja) 2001-05-25
US6490537B1 (en) 2002-12-03

Similar Documents

Publication Publication Date Title
US8125235B2 (en) Apparatus for mass die testing
US6856154B2 (en) Test board for testing IC package and tester calibration method using the same
CN103809100B (zh) 晶圆自动测试系统
KR100676027B1 (ko) 데이터 통신 방법
US6724181B2 (en) Method of calibrating a test system for semiconductor components, and test substrate
CN115291085A (zh) 射频封装芯片的测试系统及方法
KR20100011117A (ko) 패턴이 형성된 프로브 카드 테스트용 플레이트
JP3730340B2 (ja) 半導体試験装置
CN115144805A (zh) 一种用于射频开关芯片测试的在线快速校准方法
CN115407179A (zh) 一种利用测试焊点对应关系提高准确性的晶圆测试方法
JP2002184824A (ja) ウェーハの電気的特性の検査方法および検査装置
JP2001077160A (ja) 半導体基板試験装置
EP1041389B1 (en) System and method for characterising a test fixture
WO2003088349A1 (fr) Contacteur a detection de signaux et systeme de correction de signaux
US8283940B2 (en) Probe device, processing device, and probe testing method
KR100190921B1 (ko) 다이내믹 번인 장비의 엠비티(monitoring burn-in tester)
JP2001144156A5 (ko)
KR20190063948A (ko) 프로브 스테이션 테스트 장치
US20040160231A1 (en) Capacitance measurement system
KR20050066413A (ko) 반도체 검사설비의 연결장치
JPS626653B2 (ko)
JPH1145916A (ja) 半導体ウェハ試験装置および半導体ウェハの試験方法
US20060181300A1 (en) Method for testing a circuit unit and test apparatus
JP2002340979A (ja) 測定装置の運転方法
KR20000008808U (ko) 반도체 패키지용 프로브 장치

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
A107 Divisional application of patent
AMND Amendment
J201 Request for trial against refusal decision
WITB Written withdrawal of application
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20051215

Effective date: 20071227