KR100694832B1 - 반도체 소자 테스트 핸들러 및 그의 제어 방법 - Google Patents

반도체 소자 테스트 핸들러 및 그의 제어 방법 Download PDF

Info

Publication number
KR100694832B1
KR100694832B1 KR1020050084125A KR20050084125A KR100694832B1 KR 100694832 B1 KR100694832 B1 KR 100694832B1 KR 1020050084125 A KR1020050084125 A KR 1020050084125A KR 20050084125 A KR20050084125 A KR 20050084125A KR 100694832 B1 KR100694832 B1 KR 100694832B1
Authority
KR
South Korea
Prior art keywords
test
handler
tester
handlers
semiconductor device
Prior art date
Application number
KR1020050084125A
Other languages
English (en)
Inventor
박종현
김석환
Original Assignee
미래산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미래산업 주식회사 filed Critical 미래산업 주식회사
Priority to KR1020050084125A priority Critical patent/KR100694832B1/ko
Application granted granted Critical
Publication of KR100694832B1 publication Critical patent/KR100694832B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
    • G01R31/2867—Handlers or transport devices, e.g. loaders, carriers, trays
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 하나의 테스터에 연결되는 다수개의 핸들러간의 통신에 의해 동기가 이루어진 상태에서 테스트 진행이 이루어지도록 하여 디바이스의 생산성 및 장비 가동율을 높일 수 있도록한 반도체 소자 테스트 핸들러 및 그의 제어 방법에 관한 것으로, 상기 테스터에 연결되는 다른 핸들러와의 통신을 위한 통신 인터페이스 블록을 포함하고 구성되어, 핸들러와 다른 핸들러가 서로 통신 선로에 의해 연결되어 핸들러간의 상태 정보 및 동기화에 필요한 정보를 송수신하는 것을 특징으로 한다.
핸들러, Runtime error, Index time, 테스터, 핸들러 동기화

Description

반도체 소자 테스트 핸들러 및 그의 제어 방법{handler for testing semiconductor and method for controlling the same}
도 1은 반도체 소자를 테스트하는 핸들러의 일반적인 구성을 나타낸 구성도
도 2는 반도체 소자 테스트를 위한 테스터와 핸들러간의 연결을 나타낸 구성도
도 3a내지 도 3c는 종래 기술의 반도체 소자 테스트시의 에러 발생에 의한 테스터 홀딩 및 런타임 에러 발생시의 동작 타이밍도
도 4는 본 발명에 따른 반도체 소자 테스트를 위한 테스터와 핸들러간의 연결을 나타낸 구성도
도 5는 본 발명에 따른 반도체 소자 테스트 과정의 에러 발생 시점에서의 핸들러간의 동기화 상태를 나타낸 동작 타이밍도
도 6은 본 발명에 따른 반도체 소자 테스트 핸들러의 동작 제어를 위한 플로우 차트
도 7은 본 발명에 따른 반도체 소자 테스트 핸들러간의 통신에 의한 동기화 과정을 나타낸 플로우 차트
도면의 주요 부분에 대한 부호의 설명
400. 테스터 401. 제 1 핸들러
402. 제 2 핸들러 403. 제 1 VME 컨트로러
404. 제 2 VME 컨트롤러
본 발명은 반도체 소자의 테스트를 위한 핸들러에 관한 것으로, 특히 하나의 테스터에 연결되는 다수개의 핸들러간의 통신에 의해 동기가 이루어진 상태에서 테스트 시작이 이루어지도록 하여 디바이스의 생산성 및 장비 가동율을 높일 수 있도록한 반도체 소자 테스트 핸들러 및 그의 제어 방법에 관한 것이다.
일반적으로, 메모리 혹은 비메모리 반도체 소자 및 이들을 적절히 하나의 기판상에 회로적으로 구성한 모듈 아이씨(Module IC)들은 생산 후 여러 가지 테스트과정을 거친 후 출하된다.
핸들러는 이러한 테스트 공정에서 반도체 소자 또는 모듈 IC를 자동으로 이송하며 테스트하는데 사용되고 있는 장치로서, 로딩 스택커에 디바이스가 수납된 트레이가 적재되면 픽커 로봇이 테스트할 디바이스들을 테스트 사이트로 이송하여 테스트 소켓에 접속시켜 소정의 테스트를 수행하고, 다시 픽커 로봇이 테스트 완료된 디바이스들을 언로딩 스택커로 이송하여 지정된 트레이에 테스트 결과별로 분류하는 과정을 수행한다.
일반적인 반도체 소자 테스트 핸들러의 구성은 다음과 같다.
도 1은 반도체 소자를 테스트하는 핸들러의 일반적인 구성을 나타낸 구성도 이다.
그리고 도 2는 반도체 소자 테스트를 위한 테스터와 핸들러간의 연결을 나타낸 구성도이고, 도 3a내지 도 3c는 종래 기술의 반도체 소자 테스트시의 에러 발생에 의한 테스터 홀딩 및 런타임 에러 발생시의 동작 타이밍도이다.
반도체 소자를 테스트하는 핸들러 구성은 일반적으로, 핸들러의 전방부에는 테스트할 반도체 소자들이 다수개 수납되어 있는 고객용 트레이들이 적재되는 로딩스택커(10)가 설치되고, 이 로딩스택커(10)의 일측부에는 테스트 완료된 반도체 소자들이 테스트결과에 따라 분류되어 고객용 트레이에 수납되는 언로딩스택커(20)가 설치된다.
그리고, 핸들러의 중간부분의 양측부에는 상기 로딩스택커(10)로부터 이송되어 온 반도체 소자들을 일시적으로 장착하는 버퍼부(40)가 전후진가능하게 설치되어 있으며, 이들 버퍼부(40) 사이에는 버퍼부(40)의 테스트할 반도체 소자를 이송하여 테스트 트레이(T)에 재장착하는 작업과 테스트 트레이의 테스트 완료된 반도체 소자를 버퍼부(40)에 장착하는 작업이 이루어지게 되는 교환부(50)가 설치되어 있다.
상기 로딩스택커(10) 및 언로딩스택커(20)가 배치된 핸들러 전방부와, 상기 교환부(50) 및 버퍼부(40)가 배치된 핸들러 중간부 사이에는 X-Y축으로 선형 운동하며 반도체 소자들을 픽업 이송하는 제 1픽커(31)(picker)와 제 2픽커(32)가 각각 설치되어, 상기 제 1픽커(31)는 로딩스택커(10) 및 언로딩스택커(20)와 버퍼부(40) 사이를 이동하며 반도체 소자를 픽업하여 이송하는 역할을 하고, 상기 제 2픽커 (32)는 버퍼부(40)와 교환부(50) 사이를 이동하며 반도체 소자들을 픽업하여 이송하는 역할을 한다.
그리고, 핸들러의 후방부에는 다수개로 분할된 밀폐 챔버들 내에 고온 또는 저온의 환경을 조성한 뒤 반도체 소자가 장착된 테스트 트레이(T)들을 순차적으로 이송하며 소정의 온도 조건하에서 반도체 소자의 성능을 테스트하는 테스트사이트(70)가 위치된다.
여기서, 상기 테스트사이트(70)는, 상기 교환부(50)에서 이송되어 온 테스트 트레이를 전방에서부터 후방으로 한 스텝(step)씩 단계적으로 이송시키며 반도체 소자들을 소정의 온도로 가열 또는 냉각시키는 예열챔버(71)와, 상기 예열챔버(71)의 일측에 연접하게 설치되어 예열챔버(71)를 통해 이송된 테스트 트레이의 반도체 소자들을 외부의 테스트장비(도시 않음)에 연결된 소위 하이픽스(Hi-Fix)(85)의 테스트소켓(도시 않음)에 장착하여 소정의 온도하에서 테스트를 수행하는 테스트챔버(72)와, 상기 테스트챔버(72)의 일측에 설치되어 테스트챔버(72)를 통해 이송된 테스트 트레이를 후방에서부터 전방으로 한 스텝(step)씩 단계적으로 이송시키면서 테스트완료된 반도체 소자를 초기의 상온 상태로 복귀시키는 디프로스팅챔버(defrosting chamber)(73)로 구성된다.
또한, 상기 테스트사이트(70)의 최전방부와 최후방부 각각에는 한 챔버에서 다른 챔버 위치로 테스트 트레이(T)를 이송하여 주는 전방측 트레이 이송장치(75)와 후방측 트레이 이송장치(76)가 설치되며, 각각의 트레이 이송장치(75, 76)들은 한번에 2개의 테스트 트레이(T)를 밀면서 이송할 수 있도록 되어 있다.
그리고, 상기 테스트챔버(72)에는 예열챔버(71)로부터 이송되어 온 테스트 트레이(T)를 하이픽스(85) 쪽으로 밀어 테스트 트레이의 반도체 소자를 테스트소켓에 접속시켜 주는 푸싱유닛(90)이 구비되어 있다.
상기와 같이 구성된 종래의 핸들러에서는 상기 테스트사이트(70)의 테스트챔버(72)에서 테스트 트레이(T)들을 일정한 피치로 측방으로 한 스텝씩 이송하며 테스트를 수행하고자 하는 경우 테스트 트레이의 정확한 이송량이 보장되어야 한다.
구체적으로 설명하면, 테스트 트레이(T)에 수납된 반도체 소자들은 상기 테스트챔버(72) 후방의 하이픽스(85)에 구비된 테스트소켓(미도시)에 접속됨으로써 테스트가 수행되는데, 통상 테스트효율의 향상을 위해 테스트 트레이(T)에 장착된 반도체 소자 갯수는 64개로 고정되지만 테스트업체에서 보유하고 있는 기존의 하이픽스의 테스트소켓의 갯수는 반도체 소자의 종류 등에 따라 16개, 32개, 64개 등으로 다양하다.
따라서, 하이픽스의 테스트소켓 갯수가 64개로 동일한 경우에는 테스트 트레이를 진행시키는 동작없이 한번에 테스트 트레이의 모든 반도체 소자를 테스트할 수 있지만, 대응하는 테스트소켓 갯수가 16개 또는 32개인 경우에는 한번에 테스트 트레이 상의 모든 반도체 소자들을 테스트할 수 없으므로 테스트 트레이(T)를 1피치 또는 2피치씩 측방으로 이동하면서 테스트할 필요가 생기게 된다.
이와 같은 반도체 소자 테스트 핸들러는 도 2에서와 같이 통상 하나의 테스터에 두 개의 핸들러가 연결되어 테스터의 제어에 의해 소자의 테스트를 진행한다.
테스터와 제 1,2, 핸들러(handler #1,#2)는 각각 GPIB(General Purpose Interface Bus)케이블을 통하여 연결되고, 테스터는 실제 테스트 프로그램을 내장하고 있어 각 핸들러로부터의 테스트 시작 요청 신호(SRQ)가 있게 되면 테스트를 진행한다.
그리고 각 핸들러는 테스트 관련 상위 프로그램을 내장하고 있고, 각 핸들러에 시리얼 케이블 또는 LAN 케이블로 연결된 VME(Versa Module Eurocard) 컨트롤러가 연결되는데, VME 컨트롤러는 테스트 진행에 필요한 기계적 동작 제어를 위한 하위 프로그램을 내장하고 있다.
이와 같은 반도체 소자 테스트 핸들러를 이용한 소자 테스트 동작시에 정상적으로 제 1 핸들러(handler #1)와 제 2 핸들러(handler #2)가 동기화된 상태에서 테스트를 진행하는 경우에는 도 3a에서와 같이 테스터가 2대의 핸들러를 이용하여 동시에 테스트를 진행하기 위하여 기다리는 테스트 대기 시간(Index Time) 및 2대의 핸들러의 테스트 스텝이 일정하므로 핸들러의 대기 시간(Waiting Time)이 일정하다.
그러나 종래 기술의 반도체 소자 테스트 핸들러는 다음과 같은 문제가 있다.
하나의 테스터에 연결되어 동일한 스텝으로 테스트를 진행하는 2개의 핸들러간의 통신이 불가능하여 핸들러간에 서로 어떤 상태인지를 알 수 없어 컨트롤러 역할을 하는 테스터가 홀딩 상태가 되거나 동작 오류(Runtime Error)가 발생하는 경우가 있다.
즉, 도 3b에서와 같이, 비동기화된 핸들러의 테스트가 진행되는 중에 제 2 핸들러(handler #2)에서 에러가 발생하게 되면 테스터가 2대의 핸들러를 제어하기 위하여 기다리는 Index time이 길어져(가) 장비 가동율이 저하된다.
도 3b는 이송 시간보다 test wait time이 커지는 경우를 나타낸 것으로 핸들러간의 테스트 스텝이 달라 1,2step의 test wait time이 모두 동일해져 전체적으로 생산량이 저하된다.
그리고 도 3c는 이송 시간이 test wait time보다 커지는 경우를 나타낸 것으로 에러 발생 이후에 비동기화에 의해 각각의 핸들러의 테스트가 동시에 이루어지지 못하고 waiting time(나)이 길어져 도 3b의 경우보다 더 생산량이 저하된다.
이와 같이 종래 기술의 반도체 소자 테스트 핸들러는 테스터에 의해 제어되는 것으로 핸들러의 기계적인 동작 진행 또는 프로그램상의 오류에 의해 에러가 발생하게 되면 에러에 의한 핸들러간의 다름 스텝 또는 대기 시간의 증가가 누적되는 비동기 테스트 진행에 의해 생산성이 급격하게 저하된다.
본 발명은 이와 같은 종래 기술의 반도체 소자 테스트 핸들러의 문제를 해결하기 위한 것으로, 하나의 테스터에 연결되는 다수개의 핸들러간의 통신에 의해 에러 발생 이후에도 동기가 이루어진 상태에서 테스트 진행이 이루어지도록 하여 디바이스의 생산성 및 장비 가동율을 높일 수 있도록한 반도체 소자 테스트 핸들러 및 그의 제어 방법을 제공하는데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자 테스트 핸들러는 실제 테스트 프로그램을 갖는 테스터에 연결되어 테스터의 제어에 의해 소자를 테스트하는 핸들러에 있어서, 상기 테스터에 연결되는 다른 핸들러와의 통신을 위한 통신 인터페이스 블록을 포함하고 구성되어, 핸들러와 다른 핸들러가 서로 통신 선로에 의해 연결되어 핸들러간의 상태 정보 및 동기화에 필요한 정보를 송수신하는 것을 특징으로 한다.
다른 목적을 달성하기 위한 본 발명에 따른 반도체 소자 테스트 핸들러의 제어 방법은 실제 테스트 프로그램을 갖는 테스터에 연결되어 테스터의 제어에 의해 소자를 테스트하는 핸들러간의 제어에 있어서, 디바이스 로딩 후에 테스트를 진행하기 위한 테스트 트레이(test tray) 콘택 on하는 단계;다른 사이트의 핸들러의 테스트 스텝과 상태(status) 정보를 확인하는 단계;확인된 정보를 현재 핸들러의 테스트 스텝과 상태와 비교하는 단계;비교 결과에 따라 테스트의 진행 또는 테스트 대기를 결정하여 핸들러간의 동기를 일치시키는 단계를 포함하는 것을 특징으로 한다.
여기서, 테스트의 진행 또는 테스트 대기를 결정하는 단계에서, 테스트 진행이 아닌 경우에는 대기 상태를 유지하여 동기를 일치시키고, 현 시점이 테스트 진행으로 판단되면, 테스트 스타트 요청 신호(SRQ)를 테스터로 송신하는 것을 특징으로 한다.
그리고 디바이스 로딩 작업 이전에, 핸들러 PC의 파워를 on하고 LOT 스타트가 이루어지면, LOT 넘버를 입력하고 디바이스의 추가 여부를 판단하는 것을 특징으로 한다.
또 다른 목적을 달성하기 위한 본 발명에 따른 반도체 소자 테스트 핸들러의 제어 방법은 실제 테스트 프로그램을 갖는 테스터에 연결되어 테스터의 제어에 의해 소자를 테스트하는 제 1,2 핸들러간의 동기화를 위한 제어에 있어서, 제 1 핸들러와 제 2 핸들러가 통신가능 유무 상태를 서로 확인하여 통신 대기 상태를 만드는 단계;제 1 핸들러가 테스트할 준비가 되었으면 제 2 핸들러의 상태를 물어본 후에 자신의 상태 정보를 제 2 핸들러로 전송하는 단계;제 1,2, 핸들러가 송수신된 정보에 의해 서로의 상태를 파악하여 테스트를 진행할 조건이 만족되면 테스터에게 테스트 시작 요청(SRQ)을 하여 테스트를 진행하는 단계를 포함하는 것을 특징으로 한다.
여기서, 테스트 시작 요청(SRQ)은 테스트를 진행을 위한 대기 시간(Wating Time)을 줄이기 위하여 제 1,2 핸들러간의 동기를 일치시킨 후에 진행하는 것이 바람직하다.
그리고 테스트 진행시에 제 1 핸들러와 제 2 핸들러가 서로 테스트 해야할 스텝(횟수)이 다른 경우에는 어느 한쪽의 핸들러가 먼저 테스트를 시작하게 하여 다음 테스트해야할 스텝의 동기를 맞추는 것이 바람직하다.
본 발명의 다른 목적, 특성 및 잇점들은 이하에서의 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 반도체 소자 테스트 핸들러 및 그의 제어 방법의 바람직한 실시예에 관하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 4는 본 발명에 따른 반도체 소자 테스트를 위한 테스터와 핸들러간의 연결을 나타낸 구성도이다.
그리고 도 5는 본 발명에 따른 반도체 소자 테스트 과정의 에러 발생 시점에서의 핸들러간의 동기화 상태를 나타낸 동작 타이밍도이다.
본 발명은 핸들러 상호간의 통신을 통하여 동기를 맞추므로 서로 테스트 스텝이 달라 핸들러 두 대를 동시에 테스트 하지 못하고 연속적으로 1대씩 번갈아가며 테스트하는 경우가 발생되지 않도록 한다.
또한, GPIB 프로토콜 없이 핸들러간의 인터페이스를 통해 테스터에 연결되는 핸들러간의 동기화시키므로 테스터에서 발생하는 런타임 에러, 홀딩 상태 발생을 막을 수 있도록한 것이다.
반도체 소자 테스트를 위한 테스터와 핸들러간의 연결은 도 4에서와 같이, 실제 테스트 프로그램을 갖는 하나의 테스터(400)에 두 개의 제 1,2 핸들러(401)(402)가 연결되어 테스터(400)의 제어에 의해 소자의 테스트를 진행한다.
테스터(400)와 제 1,2, 핸들러(handler #1,#2)(401)(402)는 각각 GPIB(General Purpose Interface Bus)케이블을 통하여 연결되고, 테스터(400)는 실제 테스트 프로그램을 내장하고 있어 각 핸들러로부터의 테스트 시작 요청 신호(SRQ)가 있게 되면 테스트를 진행한다.
그리고 제 1,2 핸들러(401)(402)는 각각 통신 인터페이스 블록(도시하지 않음)을 포함하고 구성되어 서로 시리얼 통신을 위한 케이블 또는TCP/IP(Transmission Control Protocol/Internet Protocol)을 이용한 데이터 송수신을 위한 LAN 케이블로 연결되어 제 1,2 핸들러간의 상태 정보 및 동기화에 필요한 정보를 송수신하고 에러 발생시에 테스터의 홀딩 상태 발생 및 런타임 에러 발 생을 막기 위한 동기화 작업을 진행하고, 테스트 관련 상위 프로그램을 내장하고 있다.
여기서, 제 1,2 핸들러(401)(402)간의 데이터 통신을 위한 방식은 상기한 시리얼 또는 TCP/IP 방식으로 한정되는 것이 아니고 다른 적합한 방식으로 이루어질 수 있음은 당연하다.
반도체 소자 테스트 과정의 에러 발생 시점에서의 핸들러간의 동기화는 에러가 발생하면 에러 발생 및 동기화 구간(다)에서 이루어지는 것으로 제 1,2 핸들러(401)(402)간의 동기화가 이루어져 (다) 구간 이후에는 제 1,2 핸들러(401)(402)가 모두 동일 스텝으로 테스트를 진행하고 에러 발생에 따른 테스터의 홀딩 상태 발생 및 런타임 에러 발생은 없다.
또한, 제 1,2 핸들러(401)(402)에는 시리얼 케이블 또는 LAN 케이블로 연결된 제 1,2 VME(Versa Module Eurocard) 컨트롤러(403)(404)가 연결되는데, 제 1,2 VME 컨트롤러(403)(404)는 테스트 진행에 필요한 기계적 동작 제어를 위한 하위 프로그램을 내장하고 있다.
이와 같은 반도체 소자 테스트 핸들러를 이용한 본 발명에 따른 소자 테스트 동작시에는 에러가 발생하여도 정상적으로 제 1 핸들러(handler #1)와 제 2 핸들러(handler #2)가 동기화된 상태에서 테스트를 진행한다.
이하에서 핸들러를 이용한 테스트 동작시의 에러 발생후의 핸들러간의 동기화 과정을 설명하면 다음과 같다.
도 6은 본 발명에 따른 반도체 소자 테스트 핸들러의 동작 제어를 위한 플로 우 차트이다.
본 발명에 따른 반도체 소자 테스트 핸들러는 테스트 진행시에 자기의 테스트 스텝과 동작 상태와 다른 사이트의 핸들러의 스텝과 동작 상태를 비교하여 테스트 진행 및 테스트 대기를 결정하는 단계를 포함하는데, 이 단계는 하나의 테스터에 의해 테스트를 진행하는 핸들러간의 동기화 작업 단계이다.
먼저, 도 6에서와 같이, 핸들러 PC의 파워를 on하고 LOT 스타트가 이루어지면(S601), LOT 넘버를 입력하고(S602) 디바이스의 추가 여부를 판단한다.(S603)
만약, 디바이스의 추가가 필요한 경우에는 해당 디바이스의 추가 작업후에(S604) 디바이스 로딩 작업을 진행한다.(S605)
이어, 테스트를 진행하기 위한 테스트 트레이(test tray) 콘택 on 단계를 거쳐(S606) 다른 사이트의 핸들러의 테스트 스텝과 상태(status) 정보를 확인하는 단계를 수행한다.
즉, 다른 사이트의 해당 핸들러의 테스트 스텝(S607)과 상태 정보(S608)를 확인하고, 이를 현재 핸들러의 테스트 스텝과 상태와 비교한다.(S609)
그리고 비교 결과에 따라 테스트의 진행 또는 테스트 대기를 결정하고(S610), 테스트 진행이 아닌 경우에는 대기 상태를 유지하여 동기를 일치시키고 현 시점이 진행으로 판단되면(S611), 테스트 스타트 요청 신호(SRQ)를 테스터로 보낸다.(S612)
이와 같이 핸들러간의 동기를 일치시킨 후의 테스트를 진행하고 테스트가 종료되면(S613), 테스트 트레이 콘택을 off하고(S614) 해당 LOT 작업을 종료한다 .(S615)
여기서, 해당 LOT 작업의 종료 후에 다른 LOT 작업이 있는 경우에는 다시 테스트 트레이 콘택 on 단계를 진행한다.
이와 같이 본 발명에 따른 반도체 소자 테스트 핸들러는 테스트 진행시에 자기의 테스트 스텝과 동작 상태와 다른 사이트의 핸들러의 스텝과 동작 상태를 비교하여 테스트 진행 및 테스트 대기를 결정하는 단계를 포함하고, 테스트를 진행하는 핸들러간의 동기화 작업을 하여 테스터의 홀딩 상태 발생 및 런타임 에러를 막는다.
이와 같은 본 발명에 따른 반도체 소자 테스트 핸들러의 핸들러 상호간의 동기화 단계를 더욱 상세히 설명하면 다음과 같다.
도 7은 본 발명에 따른 반도체 소자 테스트 핸들러간의 통신에 의한 동기화 과정을 나타낸 플로우 차트이다.
먼저, 제 1 핸들러(Handler #1)의 PC Power를 on하고 테스터에 연결된 타측의 제 2 핸들러(Handler #2)에게 시리얼 케이블(Serial Cable)을 이용한 통신 또는 TCP/IP(Transmission Control Protocol/Internet Protocol)을 이용한 데이터 송수신으로 통신 가능 유무를 알리는 신호를 전송한다.
그리고 통신가능 유무를 전송받은 반대편의 제 2 핸들러(Handler #2)가 다시 자신의 통신가능 유무 상태를 전송하여 통신 대기 상태를 만든다.
그리고 제 1 핸들러(Handler #1)가 테스트할 준비가 되었으면 반대편의 제 2 핸들러(Handler #2)의 상태를 물어본 후에 자신의 상태를 시리얼 케이블(Serial Cable)을 통해 전송한다.
그리고 서로의 상태를 파악하여 테스트를 진행할 조건이 만족되면 테스터에게 GPIB 케이블을 통해 테스트 시작 요청(SRQ)을 하여 테스터의 제어에 의해 테스트를 진행한다.
이와 같은 테스트 시작 요청(SRQ)은 제 1,2 핸들러간의 동기를 일치시킨 후에 테스터에게 요청하므로 테스트를 진행을 위한 대기 시간(Wating Time)이 줄어든다.
이와 같은 테스트 진행시에 제 1 핸들러(Handler #1)와 제 2 핸들러(Handler #2)가 서로 테스트 해야할 스텝(횟수)이 다른 경우에는 어느 한쪽의 핸들러가 먼저 테스트를 시작하게 하여 다음 테스트해야할 스텝의 동기를 맞추게 된다.
이와 같이 서로 테스트 스텝이 다른 경우에 한쪽 핸들러만 먼저 테스트를 진행하게 되므로 테스터의 동작 오류(Runtime Error) 및 홀딩 문제는 발생하지 않게 된다.
그리고 제 1 핸들러(Handler #1)가 먼저 LOT을 종료하게 되면 제 2 핸들러(Handler #2)는 제 1 핸들러(Handler #1)로부터 해당 LOT 종료에 관한 상태 정보를 전송받게 되고, 제 2 핸들러(Handler #2)는 단독으로 테스터와 통신을 하면서 테스트를 진행한다.
이와 같은 본 발명에 따른 실시예 이외에 핸들러간의 상태 정보를 더 상세히 주고 받게 하여 핸들러 스스로 장비의 RUN/STOP 상태를 제어할 수 있게 하여 사용자의 장비 사용의 편리성을 높이는 것도 가능하다.
이 경우에는 테스터가 핸들러간의 동기를 맞추는 시퀀스를 수행하지 않아 테스터의 역할을 최소화하여 동기화 작업에 동반되는 아이들 타임(idle time)을 줄일 수 있다.
이 경우에는 핸들러간의 연결을 시리얼 케이블이 아니고 GPIB 케이블을 사용하는 것이 통신의 효율성 측면에서 유리하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
이와 같은 본 발명에 따른 반도체 소자 테스트 핸들러 및 그의 제어 방법은 다음과 같은 효과가 있다.
첫째, 테스터와의 GPIB 통신 프로토콜없이 핸들러간의 인터페이스를 통해 2대의 핸들러를 동기화시킬 수 있어 테스터에서 발생하는 동작 오류(Runtime error) 및 홀딩 발생을 억제한다.
둘째, 테스터가 두대의 핸들러를 동시에 테스트하기 위해 기다리는 시간(Index time)을 줄여 테스터 및 핸들러 장비의 가동율이 향상된다.
셋째, 핸들러 상호간의 통신을 통하여 동기를 맞추므로 서로 테스트 스텝이 달라 핸들러 2대를 동시에 테스트하지 못하고 연속적으로 1대씩 번갈아가며 테스트하는 경우의 발생을 억제하므로 디바이스의 생산성을 높이는 효과가 있다.

Claims (11)

  1. 실제 테스트 프로그램을 갖는 테스터에 연결되어 테스터의 제어에 의해 소자를 테스트하는 핸들러에 있어서,
    상기 테스터에 연결되는 다른 핸들러와의 통신을 위한 통신 인터페이스 블록을 포함하고 구성되어, 상기 테스터에 연결되는 복수개의 핸들러가 서로 통신 선로에 의해 직접 연결되어 핸들러 간의 상태 정보 및 동기화에 필요한 정보를 서로 송수신하는 것을 특징으로 하는 반도체 소자 테스트 핸들러.
  2. 제 1 항에 있어서, 각각의 핸들러는 테스터와 GPIB(General Purpose Interface Bus)케이블을 통하여 연결되고, 핸들러간에는 시리얼 케이블 또는 LAN 케이블에 의해 연결되는 것을 특징으로 하는 반도체 소자 테스트 핸들러.
  3. 제 1 항에 있어서, 테스터에 연결되는 각각의 핸들러들은 테스트 진행에 필요한 기계적 동작 제어를 위한 하위 프로그램을 내장하고 있는 VME(Versa Module Eurocard) 컨트롤러들이 각각 시리얼 케이블 또는 LAN 케이블로 연결되는 것을 특징으로 하는 반도체 소자 테스트 핸들러.
  4. 제 1 항에 있어서, 핸들러간의 상태 정보 및 동기화에 필요한 정보를 송수신이 이루어지면, 자기의 테스트 스텝과 동작 상태를 다른 사이트의 핸들러의 스텝과 동작 상태와 비교하여 테스트 진행 및 테스트 대기를 결정하여 핸들러간의 동기를 일치시키는 것을 특징으로 하는 반도체 소자 테스트 핸들러.
  5. 실제 테스트 프로그램을 갖는 테스터에 연결되어 테스터의 제어에 의해 소자를 테스트하는 복수개의 핸들러의 제어에 있어서,
    디바이스 로딩 후에 테스트를 진행하기 위한 테스트 트레이(test tray) 콘택 on하는 단계;
    상기 복수개의 핸들러는 통신선로에 의해 직접 연결되고, 상기 통신선로를 통해 다른 사이트의 핸들러의 테스트 스텝과 상태(status) 정보를 확인하는 단계;
    확인된 정보를 현재 핸들러의 테스트 스텝과 상태와 비교하는 단계;
    비교 결과에 따라 테스트의 진행 또는 테스트 대기를 결정하여 핸들러간의 동기를 일치시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자 테스트 핸들러의 제어 방법.
  6. 제 5 항에 있어서, 테스트의 진행 또는 테스트 대기를 결정하는 단계에서,
    테스트 진행이 아닌 경우에는 대기 상태를 유지하여 동기를 일치시키고, 현 시점이 테스트 진행으로 판단되면, 테스트 스타트 요청 신호(SRQ)를 테스터로 송신하는 것을 특징으로 하는 반도체 소자 테스트 핸들러의 제어 방법.
  7. 제 5 항에 있어서, 디바이스 로딩 작업 이전에,
    핸들러 PC의 파워를 on하고 LOT 스타트가 이루어지면, LOT 넘버를 입력하고 디바이스의 추가 여부를 판단하는 것을 특징으로 하는 반도체 소자 테스트 핸들러의 제어 방법.
  8. 실제 테스트 프로그램을 갖는 테스터에 연결되어 테스터의 제어에 의해 소자를 테스트하는 제 1,2 핸들러간의 동기화를 위한 제어에 있어서,
    제 1 및 제2 핸들러는 통신선로에 의해 직접 연결되고, 상기 통신선로를 통해 제 1 핸들러와 제 2 핸들러가 통신가능 유무 상태를 서로 확인하여 통신 대기 상태를 만드는 단계;
    제 1 핸들러가 테스트할 준비가 되었으면 상기 통신선로를 통해 제 2 핸들러의 상태를 물어본 후에 자신의 상태 정보를 제 2 핸들러로 전송하는 단계;
    제 1,2, 핸들러가 송수신된 정보에 의해 서로의 상태를 파악하여 테스트를 진행할 조건이 만족되면 테스터에게 테스트 시작 요청(SRQ)을 하여 테스트를 진행하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 테스트 핸들러의 제어 방법.
  9. 제 8 항에 있어서, 테스트 시작 요청(SRQ)은 테스트를 진행을 위한 대기 시간(Wating Time)을 줄이기 위하여 제 1,2 핸들러간의 동기를 일치시킨 후에 진행하는 것을 특징으로 하는 반도체 소자 테스트 핸들러의 제어 방법.
  10. 제 9 항에 있어서, 테스트 진행시에 제 1 핸들러와 제 2 핸들러가 서로 테스트 해야할 스텝(횟수)이 다른 경우에는 어느 한쪽의 핸들러가 먼저 테스트를 시작 하게 하여 다음 테스트해야할 스텝의 동기를 맞추는 것을 특징으로 하는 반도체 소자 테스트 핸들러의 제어 방법.
  11. 제 8 항에 있어서, 제 1,2 핸들러의 어느 하나의 LOT 작업이 완료되면 해당 LOT 종료에 관한 상태 정보를 다른 하나의 핸들러로 전송하여, LOT 작업이 완료되지 않은 다른 하나의 핸들러만 단독으로 테스터와 통신을 하면서 테스트를 진행하는 것을 특징으로 하는 반도체 소자 테스트 핸들러의 제어 방법.
KR1020050084125A 2005-09-09 2005-09-09 반도체 소자 테스트 핸들러 및 그의 제어 방법 KR100694832B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050084125A KR100694832B1 (ko) 2005-09-09 2005-09-09 반도체 소자 테스트 핸들러 및 그의 제어 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050084125A KR100694832B1 (ko) 2005-09-09 2005-09-09 반도체 소자 테스트 핸들러 및 그의 제어 방법

Publications (1)

Publication Number Publication Date
KR100694832B1 true KR100694832B1 (ko) 2007-03-14

Family

ID=38103565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050084125A KR100694832B1 (ko) 2005-09-09 2005-09-09 반도체 소자 테스트 핸들러 및 그의 제어 방법

Country Status (1)

Country Link
KR (1) KR100694832B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9134365B2 (en) 2012-12-14 2015-09-15 Samsung Electronics Co., Ltd. System for testing semiconductor modules

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010000793A (ko) * 2000-10-19 2001-01-05 우상엽 반도체 소자 테스트 시스템
KR20010051557A (ko) * 1999-11-10 2001-06-25 히가시 데쓰로 데이터 통신 방법 및 데이터 통신 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010051557A (ko) * 1999-11-10 2001-06-25 히가시 데쓰로 데이터 통신 방법 및 데이터 통신 시스템
KR20010000793A (ko) * 2000-10-19 2001-01-05 우상엽 반도체 소자 테스트 시스템

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020010000793 *
1020010051557 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9134365B2 (en) 2012-12-14 2015-09-15 Samsung Electronics Co., Ltd. System for testing semiconductor modules

Similar Documents

Publication Publication Date Title
JP5401514B2 (ja) 低減されたインデックスタイムのための検査システム及び方法
US7619432B2 (en) Tandem handler system and method for reduced index time
US7272765B2 (en) Test apparatus and test method for testing plurality of devices in parallel
TWI286214B (en) Device test apparatus and test method
KR100371953B1 (ko) 저가인 고도의 병렬 메모리 테스터
KR101018542B1 (ko) 제어 장치
KR102137850B1 (ko) 반도체 웨이퍼 취급 시스템에서 사용하기 위한 자동화 인터페이스 장치 및 방법
TW202043787A (zh) 用於長熱煉時間測試期間之連續測試器操作的方法
US7508191B2 (en) Pin electronics implemented system and method for reduced index time
US20110184687A1 (en) Test apparatus and test method
US20090249143A1 (en) Scan control method, scan control circuit and apparatus
KR100694832B1 (ko) 반도체 소자 테스트 핸들러 및 그의 제어 방법
WO2024067735A1 (zh) 测试机、测试系统和测试方法
KR101044531B1 (ko) 멀티 인터페이스를 이용한 단말기 검사 및 다운로드 장치및 방법
JP3857757B2 (ja) 集積回路テスト装置
US10386405B2 (en) Method for continuous tester operation during multiple stage temperature testing
US20200292609A1 (en) Non-standard sector size system support for ssd testing
EP1667222A1 (en) Object-to-be-treated carrying system and object-to-be-treated carrying method
KR102467416B1 (ko) 이종의 피검사 디바이스를 테스트하는 테스트 시스템
TWI833602B (zh) 測試裝置以及測試方法
KR102600093B1 (ko) 온도 측정 반도체 패키지, 이를 이용한 반도체 테스트시스템 및 이를 이용한 반도체 테스트 시스템의 온도 교정 방법
TW202417871A (zh) 測試機、測試系統和測試方法
JP2023001597A (ja) 対基板作業機、及び対基板作業システム
US7821254B2 (en) Method and apparatus for improving load time for automated test equipment
JP2000310666A (ja) テストバーンイン装置及びテストバーンイン装置における制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130115

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140306

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150304

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee