KR101018542B1 - 제어 장치 - Google Patents

제어 장치 Download PDF

Info

Publication number
KR101018542B1
KR101018542B1 KR1020087030182A KR20087030182A KR101018542B1 KR 101018542 B1 KR101018542 B1 KR 101018542B1 KR 1020087030182 A KR1020087030182 A KR 1020087030182A KR 20087030182 A KR20087030182 A KR 20087030182A KR 101018542 B1 KR101018542 B1 KR 101018542B1
Authority
KR
South Korea
Prior art keywords
unit
data
error
units
backplane
Prior art date
Application number
KR1020087030182A
Other languages
English (en)
Other versions
KR20090009321A (ko
Inventor
유우스케 우시오
다카시 유구치
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20090009321A publication Critical patent/KR20090009321A/ko
Application granted granted Critical
Publication of KR101018542B1 publication Critical patent/KR101018542B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/409—Mechanical coupling
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B15/00—Systems controlled by a computer
    • G05B15/02—Systems controlled by a computer electric
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Small-Scale Networks (AREA)

Abstract

간단하고 쉬운 구성으로 유닛간의 데이터 전송을 고속으로 행하는 제어 장치를 얻기 위해서, 백 플레인(2)에 장착된 복수의 유닛(U1 ~ U5)간에 데이터의 송수신을 행하여 유닛(U1 ~ U5)간에 데이터를 공유하는 제어 장치(1)에 있어서, 유닛(U1 ~ U5)의 각각에 대해 백 플레인(2)에 배설된 1 대 1의 통신선(L1 ~ L5)을 통하여 접속되는 동시에, 통신선(L1 ~ L5)을 이용하여 유닛(U1 ~ U5)간의 데이터 중계를 행하는 통신 제어부(21)를 구비한다.

Description

제어 장치{CONTROL APPARATUS}
본 발명은 유닛간에 데이터 통신을 행하는 제어 장치에 관한 것이다.
최근 위치 결정 장치나 온도 조정 장치 등의 각종 장치의 동작이 복잡화되고 있다. 이와 같은 장치를 제어하는 방법으로, 예를 들어 시퀀서(sequencer)나 위치 결정 컨트롤러 등의 여러 가지 유닛을 조합하여 장치 제어하는 기술의 개발이 진행되고 있다. 예를 들어, 빌딩 블록형(building block type)의 복수 유닛을 임의로 조합하여 백 플레인(back plane)에 접속하는 동시에, 각 유닛간에 데이터를 서로 송수신하여 데이터를 공유하고, 소정의 장치를 제어하는 기술(장치 제어 시스템)이 있다.
이와 같은 장치 제어 시스템에서는, 예를 들어 시퀀서의 기능을 갖는 유닛 내에 래더 프로그램(ladder program)을 작성해 둔다. 그리고, 시퀀서는 래더 프로그램 내의 조건에 기초하여, 위치 결정 컨트롤러에 미리 설정된 위치 결정 프로그램의 기동 지령 등을 행하고 있다. 위치 결정 컨트롤러에서는 시퀀서로부터의 기동 지령 등에 따라서 위치 결정 처리를 행하는 동시에 상태 데이터 등을 시퀀서에 송신하고 있다.
특허 문헌 1에 기재된 동기 컨트롤러는 복수의 모듈(유닛)이 다른 유닛과 동 기를 취하면서 데이터 교환을 행하기 위해서, 각 유닛이 공통 버스에 접속되어 있다. 그리고, 공통 버스를 통하여 유닛간의 데이터 교환을 행하여 유저 프로그램의 연산 실행을 행하고 있다.
특허 문헌 1: 일본 특개 2005-293569호 공보
그러나 상기 종래의 기술에서는 유저가 각 유닛을 백 플레인상의 원하는 위치에 장착시키고 있어, 백 플레인상의 모든 슬롯에 소정의 유닛이 장착된다고는 할 수 없다. 이 때문에, 유닛의 백 플레인상으로의 장착 위치(유닛의 공통 버스로의 접속 위치)나 유닛의 백 플레인상으로의 장착 수(유닛의 공통 버스로의 접속 수) 등의 장착 조건의 차이에 따라 공통 버스상의 전기적 특성이 변화하게 된다. 또, 동일한 공통 버스에 복수의 유닛을 접속하고 있기 때문에, 공통 버스상의 전기적인 부하가 커진다. 이와 같이, 상기 종래의 기술에서는 공통 버스상의 전기적 특성의 변화나 공통 버스상의 전기적인 부하 때문에, 공통 버스상에서 데이터의 전송 속도를 올리지 못하여 유닛간에 고속의 데이터 전송을 행할 수 없다고 하는 문제가 있었다.
본 발명은 상기를 감안하여 이루어진 것으로, 간단하고 쉬운 구성으로 유닛간의 데이터 전송을 고속으로 행하는 제어 장치를 얻는 것을 목적으로 한다.
상술한 과제를 해결하고 목적을 달성하기 위해서, 본 발명은 백 플레인에 장착된 복수의 유닛간에 데이터의 송수신을 행하는 제어 장치에 있어서, 상기 백 플레인에 마련되고, 또 상기 유닛의 각각과 당해 백 플레인에 배설(配設)된 1 대 1의 통신선을 통하여 접속되는 동시에, 당해 통신선을 이용하여 상기 유닛간의 데이터 중계를 행하는 통신부를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 유닛간의 데이터 중계를 행하는 통신부와 유닛의 각각을 1 대 1의 통신선을 통하여 접속하므로, 간단하고 쉬운 구성으로 각 통신선상의 데이터 전송 속도를 올릴 수 있어, 유닛간에 고속의 데이터 전송을 행하는 것이 가능하게 된다고 하는 효과를 나타낸다.
도 1은 본 발명에 관한 제어 장치의 구성을 나타내는 사시도이다.
도 2는 실시 형태 1에 관한 제어 장치의 구성을 나타내는 상면도(上面圖)이다.
도 3은 실시 형태 1에 관한 제어 장치의 구성을 나타내는 블록도이다.
도 4는 유닛간의 데이터의 송수신 타이밍을 설명하기 위한 도면이다.
도 5는 유닛간의 데이터 송수신 처리를 설명하기 위한 도면이다.
도 6은 실시 형태 2에 관한 제어 장치의 구성을 나타내는 블록도이다.
도 7은 실시 형태 2에 관한 제어 장치의 동작 순서를 나타내는 플로우차트이다.
도 8은 에러 체크 결과 데이터의 송수신 타이밍을 설명하기 위한 도면이다.
도 9는 실시 형태 3에 관한 제어 장치의 구성을 나타내는 블록도이다.
도 10은 실시 형태 4에 관한 제어 장치의 구성을 나타내는 블록도 (1)이다.
도 11은 실시 형태 4에 관한 제어 장치의 구성을 나타내는 블록도 (2)이다.
부호의 설명
1 제어 장치
2 백 플레인
20 제어 회로
21, 21a 통신 제어부
22 신호 전송부
23 에러 검출부
24 에러 통지부
31 ~ 35 통신부
41 ~ 45 커넥터
50 공통 버스
51, 52 에러 판정부
C1 ~ C5 통신 제어부
L1 ~ L5 통신선
M1 ~ M5 2포트 메모리
P1 ~ P5 프로세서
U1 ~ U5, X1, Y1, Y2 유닛
이하에, 본 발명에 관한 제어 장치의 실시 형태를 도면에 기초하여 상세하게 설명한다. 또한, 본 실시 형태에 의해 본 발명이 한정되는 것은 아니다.
실시 형태 1.
도 1은 본 발명에 관한 제어 장치의 구성을 나타내는 사시도이다. 제어 장치(1)는 백 플레인(2)과 빌딩 블록형의 하나 ~ 복수의 유닛을 구비하고 있다. 제어 장치(1; 백 플레인(2))는 하나 ~ 복수의 유닛을 착탈 가능한 구성으로 되어 있다. 제어 장치(1)는, 예를 들어 N(N은 자연수)개의 유닛을 장착 가능한 구성으로 되어 있으며, 필요에 따라서 M(M은 자연수, M
Figure 112008085148299-pct00001
N)개의 유닛이 임의의 위치에 장착된다. 여기서는 제어 장치(1)의 일례로서, 제어 장치(1)가 5개의 유닛(U1 ~ U5)을 구비하고 있는 경우를 나타내고 있다.
백 플레인(2)은, 예를 들어 판 모양의 형상을 갖고 있다. 백 플레인(2)은 판면부(板面部)의 표측에 유닛을 장착하기 위한 복수의 슬롯(도시하지 않음)을 구비하고 있으며, 이 슬롯에 유닛을 장착한다.
각 유닛(U1 ~ U5)은, 예를 들어 직방체의 형상을 갖고 있다. 각 유닛(U1 ~ U5)은 전면측(前面側)에 조작반, 신호의 입력 단자, 신호의 출력 단자 등을 구비하고 있다. 또, 각 유닛(U1 ~ U5)은 배면측에 백 플레인(2)과 접속하기 위한 접속 핀 등을 구비하고 있다.
제어 장치(1)에 있어서는 백 플레인(2)의 각 슬롯에 유닛(U1 ~ U5)이 장착되는 동시에, 백 플레인(2)의 상면측과 각 유닛(U1 ~ U5)의 배면측이 커넥터 등을 통하여 접속되어 있다.
도 2는 실시 형태 1에 관한 제어 장치의 구성을 나타내는 상면도이다. 백 플 레인(2)은, 예를 들어 프린트 기판 등을 포함하여 구성되어 있으며, 이 프린트 기판상 등에 소정의 회로(제어 회로(20) 등)를 구비하고 있다. 제어 회로(20)는 유닛(U1 ~ U5)간에 데이터의 송수신을 행하기 위한 회로(후술하는 통신 제어부(21))를 포함하여 구성되어 있다. 또, 백 플레인(2)은 각 유닛(U1 ~ U5)과 접속하는 판면부의 표측(表側)에 커넥터(41 ~ 45)를 구비하고 있다.
백 플레인(2)의 제어 회로(20)는 커넥터(41 ~ 45)를 통하여 유닛(U1 ~ U5)과 접속한다. 여기서는 각 커넥터(41 ~ 45)가 각각 유닛(U1 ~ U5)에 접속되어 있는 경우를 나타내고 있다.
도 3은 실시 형태 1에 관한 제어 장치의 구성을 나타내는 블록도이다. 제어 장치(1)는 유닛(U1 ~ U5), 백 플레인(2)을 구비하고 있다. 유닛(U1 ~ U5)은 각각 시퀀서 기능, 위치 결정 기능, 온도 조정 기능 등 여러 가지 기능을 가지고 있으며, 유닛(U1 ~ U5)간에 데이터를 송수신하여 데이터를 공유한다. 유닛(U1 ~ U5)은 각각 백 플레인(2)과 접속하고 있다.
유닛(U1)은 프로세서(P1)와 통신부(31)를 구비하고, 유닛(U2)은 프로세서(P2)와 통신부(32)를 구비하고, 유닛(U3)은 프로세서(P3)와 통신부(33)를 구비하고 있다. 또, 유닛(U4)은 프로세서(P4)와 통신부(34)를 구비하고, 유닛(U5)은 프로세서(P5)와 통신부(35)를 구비하고 있다.
유닛(U1)의 통신부(31)는 2포트 메모리(M1)와 통신 제어부(C1)를 구비하고, 유닛(U2)의 통신부(32)는 2포트 메모리(M2)와 통신 제어부(C2)를 구비하고, 유닛(U3)의 통신부(33)는 2포트 메모리(M3)와 통신 제어부(C3)를 구비하고 있다. 또, 유닛(U4)의 통신부(34)는 2포트 메모리(M4)와 통신 제어부(C4)를 구비하고, 유닛(U5)의 통신부(35)는 2포트 메모리(M5)와 통신 제어부(C5)를 구비하고 있다.
여기서, 각 유닛(U1 ~ U5)의 상세한 것을 설명한다. 또한, 유닛(U1 ~ U5)은 동양(同樣)의 구성을 가지므로, 여기서는 유닛(U1)을 예로 들어 설명한다. 유닛(U1)에 있어서, 프로세서(P1)는 통신부(31)의 2포트 메모리(M1)에 접속하고, 2포트 메모리(M1)는 통신 제어부(C1)에 접속하고 있다.
프로세서(마이크로프로세서; P1)는 데이터의 연산ㆍ가공 수단이고, 유닛(U1)을 제어하는 동시에 필요에 따라서 통신부(31)이나 외부 장치(도시하지 않음)에 소정의 정보를 송신한다. 프로세서(P1)는 소정의 기억 수단(도시하지 않음)이 기억하는 프로그램을 읽어들이는 동시에, 읽어들인 프로그램의 지시에 기초하여, 예를 들어 메모리 등의 정보의 기억 수단(2포트 메모리(M1) 등)으로부터 데이터를 수취한다. 프로세서(P1)는 2포트 메모리(M1) 등으로부터 수취한 데이터를 프로그램에 따라서 연산ㆍ가공하고, 외부 장치 등에 송출한다.
2포트 메모리(M1)는 1개의 메모리 셀에 대해, 2 이상의 내부 입출력 버스(포트)를 통하여 외부로부터의 데이터 출납을 행하는 메모리이다. 2포트 메모리(M1)는 프로세서(P1)로부터 독출(讀出)/기입이 가능한 포트와, 통신 제어부(C1)로부터 독출/기입이 가능한 포트를 구비하고 있다. 2포트 메모리(M1)는 프로세서(P1)에 의해 기입된 데이터를 기억하는 동시에, 유닛(U2 ~ U5; 2포트 메모리(M2 ~ M5))으로부터 송신되는 데이터를 기억한다.
통신 제어부(C1)는 통신선(L1)을 통하여 백 플레인(2)의 통신 제어부(21)에 접속하고 있다. 통신 제어부(C1)는 2포트 메모리(M1)와 백 플레인(2) 사이에서 데이터를 송수신할 때의 통신을 제어한다. 통신 제어부(C1)는 프로세서(P1)에 의해 2포트 메모리(M1)에 기입된 데이터를 백 플레인(2)을 통하여 다른 유닛(U2 ~ U5)에 송신하는 동시에, 다른 유닛(U2 ~ U5)이 백 플레인(2)에 송신한 데이터를 백 플레인(2)으로부터 수신하고, 2포트 메모리(M1)에 기억시킨다.
통신 제어부(C1)는 2포트 메모리(M1)로부터 독출한 데이터(패러렐 데이터)를 시리얼 변환하고, 시리얼 신호로서 백 플레인(2)에 송신한다. 또, 통신 제어부(C1)는 백 플레인(2)으로부터 수신한 데이터(시리얼 데이터)를 패러렐 변환하여 2포트 메모리(M1)에 기입한다.
실시 형태 1에서는, 각 유닛(U1 ~ U5)의 통신 제어부(C1 ~ C5)가 각각 1 대 1의 통신선(L1 ~ L5)을 통하여 백 플레인(2)의 통신 제어부(21)와 접속하고 있다. 즉, 백 플레인(2)의 통신 제어부(21)는 백 플레인(2)에 장착되는 각 유닛(U1 ~ U5)과 1 대 1로 접속되어 있다. 또한, 여기서 1 대 1의 통신선(L1 ~ L5)은 공통 버스와는 다른 것이고, 유닛(U1 ~ U5)의 각각에 대해 통신 제어부(21)와 각 유닛(U1 ~ U5)을 물리적으로 1 대 1로 접속(유닛(U1 ~ U5)마다 1개씩 개별적으로 접속)하는 것이다.
백 플레인(2)은 통신 제어부(통신부; 21)를 구비하고 있다. 통신 제어부(21)는 각 유닛(U1 ~ U5)으로부터 데이터(시리얼 데이터)를 수신하면, 이 수신 데이터의 파형 재생(정형(整形))을 행하고, 데이터의 송신원이 된 유닛 이외의 유닛에 수신 데이터를 송신(분배)한다. 이에 의해, 통신 제어부(21)는 유닛간의 데이터 중계 를 행한다. 백 플레인(2)의 통신 제어부(21)는, 예를 들어 유닛(U1)으로부터 데이터를 수신하면, 이 데이터를 유닛(U2 ~ U5)에 송신한다. 또한, 여기서는 각 유닛(U1 ~ U5)과 백 플레인(2)을 접속하는 커넥터의 도시를 생략하고 있다.
다음에, 제어 장치(1) 내의 각 유닛(U1 ~ U5)간에 있어서 데이터 송수신의 순서에 대하여 설명한다. 제어 장치(1)에서는 소정의 주기로 유닛(U1 ~ U5)간의 데이터 교환을 행한다. 제어 장치(1)의 유닛(U1 ~ U5) 중, 마스터 유닛으로 설정되는 유닛이, 동기 통신을 행하기 위한 정보(동기 주기 마스터(동기 마스터))를 기억해 둔다. 마스터 유닛으로 설정되어 동기 마스터를 유지하고 있는 유닛은 동기 마스터에 따라서 소정의 주기(타이밍)로 백 플레인(2)에 데이터의 송신을 행한다. 한편, 마스터 유닛 이외의 유닛은 마스터 유닛으로부터 송신되는 데이터에 동기하고, 소정의 타이밍에 백 플레인(2)에 데이터의 송신을 행한다.
예를 들어, 유닛(U1)이 마스터 유닛이면, 통신 제어부(C1)는 제어 장치(1) 내에서 1 주기의 데이터 송수신을 행할 때, 다른 유닛(U2 ~ U5)보다 먼저 2포트 메모리(M1) 내의 소정 데이터를 백 플레인(2)에 송신하고, 제어 장치(1) 내에서 1 주기의 데이터 송수신을 개시시킨다.
또, 유닛(U1)은 마스터 유닛이 아니면, 통신 제어부(C1)는 제어 장치(1) 내에서 1 주기의 데이터 송수신을 행할 때, 마스터 유닛으로 설정된 유닛(유닛(U2 ~ U5) 중 어느 하나)으로부터 백 플레인(2)을 통하여 데이터를 수신한 후, 소정 시간의 경과 후에 2포트 메모리(M1) 내의 소정 데이터를 백 플레인(2)에 송신한다. 여기서 소정 시간의 계측은 프로세서(P1)가 측정해도 되고, 통신 제어부(C1)가 측정 해도 된다.
도 4는 유닛간의 데이터의 송수신 타이밍을 설명하기 위한 도면이다. 여기서는 제어 장치(1)에 있어서 유닛(U1)이 마스터 유닛으로 설정되어 있는 경우를 일례로 하여 나타내고 있다. 또, 여기서는 데이터 송신을 행하는 유닛 순서의 일례로서, 마스터 유닛(유닛(U1)), 유닛(U2), 유닛(U3), 유닛(U4), 유닛(U5)의 순서로 데이터 송신을 행하도록 설정하고 있다. 즉, 유닛(U1)으로부터 데이터를 수신한 후, x초 후에 백 플레인(2)에 데이터를 송신하도록 유닛(U2)을 설정하고, 유닛(U1)으로부터 데이터를 수신한 후, (x+t)초 후에 백 플레인(2)에 데이터를 송신하도록 유닛(U3)을 설정해 둔다. 또한, 유닛(U1)으로부터 데이터를 수신한 후, (x+2t)초 후에 백 플레인(2)에 데이터를 송신하도록 유닛(U4)을 설정하고, 유닛(U1)으로부터 데이터를 수신한 후, (x+3t)초 후에 백 플레인(2)에 데이터를 송신하도록 유닛(U5)을 설정해 둔다.
우선, 마스터 유닛으로 설정되어 동기 마스터를 유지하고 있는 유닛(U1)은 동기 마스터에 따라서 백 플레인(2)에 데이터의 송신을 행한다. 구체적으로는, 프로세서(P1)에 의해 2포트 메모리(M1)에 기입된 데이터를 통신 제어부(C1)가 백 플레인(2)에 송신한다. 이 때, 통신 제어부(C1)는 2포트 메모리(M1)에 기입된 데이터를 시리얼 변환하여 백 플레인(2)에 송신한다. 통신 제어부(C1)로부터의 데이터(시리얼 데이터)는 통신선(L1)을 통하여 백 플레인(2)에 보내진다.
유닛(U1; 통신 제어부(C1))으로부터 백 플레인(2)에 송신된 데이터는 백 플레인(2)의 통신 제어부(21)가 수신한다. 통신 제어부(21)는 유닛(U1)으로부터 데이 터를 수신하면, 이 수신 데이터의 파형 재생을 행하고, 데이터의 송신원이 된 유닛(U1) 이외의 유닛(U2 ~ U5)에 수신 데이터를 송신(분배)한다. 통신 제어부(21)로부터 유닛(U2 ~ U5)으로의 데이터는 각각 통신선(L2 ~ L5)을 통하여 송신된다. 이에 의해, 유닛(U2 ~ U5)은 유닛(U1)이 송신한 데이터를 수신한다(1).
유닛(U2 ~ U5)에서는 통신 제어부(C2 ~ C5)가 유닛(U1)으로부터의 데이터를 패러렐 변환하고, 2포트 메모리(M2 ~ M5)에 기억시킨다. 2포트 메모리(M2 ~ M5)가 기억하는 데이터는 필요에 따라서 프로세서(P2 ~ P5)가 독출 처리를 행한다.
다음에, 마스터 유닛(유닛(U1))의 다음에 데이터 송신하도록 설정된 유닛(U2)이 데이터의 송신을 개시한다. 유닛(U2)은 유닛(U1)으로부터의 데이터 수신을 완료한 후, x초 후에 백 플레인(2)으로의 데이터 송신을 개시한다. 여기서의 유닛(U2)은 유닛(U1)과 동양의 처리에 의해, 2포트 메모리(M1)에 기입된 데이터를 백 플레인(2)에 송신한다. 즉, 유닛(U2)의 프로세서(P2)에 의해 2포트 메모리(M2)에 기입된 데이터를 통신 제어부(C2)가 백 플레인(2)에 송신한다. 이 때, 통신 제어부(C2)는 2포트 메모리(M2)에 기입된 데이터를 시리얼 변환하여 백 플레인(2)에 송신한다. 통신 제어부(C2)로부터의 데이터(시리얼 데이터)는 통신선(L2)을 통하여 백 플레인(2)에 보내진다.
유닛(U2; 통신 제어부(C2))으로부터 백 플레인(2)에 송신된 데이터는 백 플레인(2)의 통신 제어부(21)가 수신한다. 통신 제어부(21)는 유닛(U2)으로부터 데이터를 수신하면, 이 수신 데이터의 파형 재생을 행하여, 데이터의 송신원이 된 유닛(U2) 이외의 유닛(U1, U3 ~ U5)에 수신 데이터를 송신(분배)한다. 통신 제어 부(21)로부터 유닛(U1, U3 ~ U5)으로의 데이터는 각각 통신선(L1, L3 ~ L5)을 통하여 송신된다. 이에 의해, 유닛(U1, U3 ~ U5)은 유닛(U2)이 송신한 데이터를 수신한다(2).
유닛(U1, U3 ~ U5)에서는 통신 제어부(C1, C3 ~ C5)가 유닛(U2)으로부터의 데이터를 패러렐 변환하고, 2포트 메모리(M1, M3 ~ M5)에 기억시킨다. 2포트 메모리(M1, M3 ~ M5)가 기억하는 데이터는 필요에 따라서 프로세서(P1, P3 ~ P5)가 독출 처리를 행한다.
유닛(U3)은 유닛(U1)으로부터의 데이터 수신을 완료한 후, (x+t)초 후에 백 플레인(2)으로의 데이터 송신을 개시한다. 유닛(U3)으로부터 통신선(L3)을 통하여 백 플레인(2)에 송신된 데이터는 통신선(L1, L2, L4, L5)을 통하여 유닛(U1, U2, U4, U5)에 송신된다. 이에 의해, 유닛(U1, U2, U4, U5)은 유닛(U3)으로부터의 데이터를 수신한다(3).
유닛(U1, U2, U4, U5)에서는 통신 제어부(C1, C2, C4, C5)가 유닛(U3)으로부터의 데이터를 패러렐 변환하고, 2포트 메모리(M1, M2, M4, M5)에 기억시킨다. 2포트 메모리(M1, M2, M4, M5)가 기억하는 데이터는 필요에 따라서 프로세서(P1, P2, P4, P5)가 독출 처리를 행한다.
이하, 동양으로 유닛(U4)은 유닛(U1)으로부터의 데이터 수신을 완료한 후, (x+2t)초 후에 백 플레인(2)으로의 데이터 송신을 개시한다. 유닛(U4)으로부터 통신선(L4)을 통하여 백 플레인(2)에 송신된 데이터는 통신선(L1 ~ 3, L5)을 통하여 유닛(U1 ~ U3, U5)에 송신된다. 이에 의해, 유닛(U1 ~ U3, U5)은 유닛(U4)으로부터 의 데이터를 수신한다(4).
유닛(U1 ~ U3, U5)에서는 통신 제어부(C1 ~ C3, C5)가 유닛(U4)으로부터의 데이터를 패러렐 변환하고, 2포트 메모리(M1 ~ M3, M5)에 기억시킨다. 2포트 메모리(M1 ~ M3, M5)가 기억하는 데이터는 필요에 따라서 프로세서(P1 ~ P3, P5)가 독출 처리를 행한다.
또, 유닛(U5)은 유닛(U1)으로부터의 데이터 수신을 완료한 후, (x+3t)초 후에 백 플레인(2)으로의 데이터 송신을 개시한다. 유닛(U5)으로부터 통신선(L5)을 통하여 백 플레인(2)에 송신된 데이터는 통신선(L1 ~ L4)을 통하여 유닛(U1 ~ U4)에 송신된다. 이에 의해, 유닛(U1 ~ U4)은 유닛(U5)으로부터의 데이터를 수신한다(5).
유닛(U1 ~ U4)에서는 통신 제어부(C1 ~ C4)가 유닛(U5)으로부터의 데이터를 패러렐 변환하고, 2포트 메모리(M1 ~ M4)에 기억시킨다. 2포트 메모리(M1 ~ M4)가 기억하는 데이터는 필요에 따라서 프로세서(P1 ~ P4)가 독출 처리를 행한다.
이에 의해, 제어 장치(1)에서는 1 주기의 데이터 송수신을 완료하고, 다음 주기의 데이터 송수신을 행한다. 다음 주기의 데이터 송수신에 있어서도, 우선 마스터 유닛으로 설정되어 동기 마스터를 유지하고 있는 유닛(U1)이, 동기 마스터에 따라서 백 플레인(2)에 데이터의 송신을 행한다. 그리고, 유닛(U2 ~ U5)이 유닛(U1)으로부터의 데이터를 수신한다(6). 이하, (2 ~ 5)와 동양의 처리에 의해 유닛(U2 ~ U5)으로부터 데이터가 송신되는 동시에, 데이터의 송신원 이외의 유닛에 의해 송신된 데이터가 수신된다.
또한, 여기서는 유닛(U1)이 마스터 유닛으로 되는 경우에 대하여 설명하였으나, 통신 제어부(21)가 동기 마스터를 유지하는 것으로 해도 된다. 이 경우, 통신 제어부(21)로부터 각 유닛(U1 ~ U5)에, 데이터 송수신을 개시시키기 위한 정보(개시 지시)를 송신하고, 각 유닛(U1 ~ U5)은 이 개시 지시를 기준으로 자(自) 유닛으로부터의 데이터 송신을 개시한다.
통신 제어부(21)가 동기 마스터를 유지하는 것에 의해, 각 유닛(U1 ~ U5)이 동기 마스터를 유지할 필요가 없어진다. 이에 의해, 마스터 유닛이 되는 유닛(U1 ~ U5) 중 어느 하나가 고장난 경우 등에 있어서도, 고장나지 않은 유닛간에서의 데이터 통신을 행하는 것이 가능하게 된다.
또, 여기서는 마스터 유닛 이외의 유닛은 마스터 유닛으로부터 데이터를 수신한 후의 소정 시간 경과 후에 데이터 송신을 개시하는 것으로 했으나, 각 마스터 유닛 이외의 유닛에 있어서, 데이터 송신의 순번을 규정한 정보 테이블을 유지해 두고, 이 정보 테이블에 따라서 데이터의 송신을 행해도 된다.
예를 들어, 유닛(U1; 마스터 유닛), 유닛(U2), 유닛(U3), 유닛(U4), 유닛(U5)의 순서로 데이터 송신을 개시하도록, 정보 테이블에 데이터 송신의 순번을 규정해 둔다. 그리고, 유닛(U2)은 유닛(U1)으로부터의 데이터 수신을 완료한 후에, 자 유닛의 데이터 송신을 개시하고, 유닛(U3)은 유닛(U2)으로부터의 데이터 수신을 완료한 후에, 자 유닛의 데이터 송신을 개시한다. 유닛(U4)은 유닛(U3)으로부터의 데이터 수신을 완료한 후에, 자 유닛의 데이터 송신을 개시하고, 유닛(U5)은 유닛(U4)으로부터의 데이터 수신을 완료한 후에, 자 유닛의 데이터 송신을 개시한다. 또, 시간, 순서를 규정한 정보 테이블이 아니라, 마스터 유닛으로부터의 지령에 기초하여 마스터 유닛 이외의 유닛이 데이터 송신을 개시해도 된다.
여기서, 유닛간의 데이터 송수신 처리에 대하여 설명한다. 도 5는 유닛간의 데이터 송수신 처리를 설명하기 위한 도면이다. 각 유닛(U1 ~ U5)으로부터 송신된 데이터는 다른 유닛으로 수신되어 기억된다. 즉, 데이터의 송신원이 되는 유닛에 의해 다른 유닛으로의 데이터 기입 처리가 행해지고, 데이터의 수신처가 되는 유닛에 의해 다른 유닛으로부터의 데이터 독출 처리가 행해진다.
예를 들어, 유닛(U2)의 2포트 메모리(M2)에 기억하고 있는 데이터(D2)는 유닛(U2)에 의해 다른 유닛(U1, U3 ~ U5; 2포트 메모리(M1, M3 ~ M5))으로 기입 처리가 행해진다.
한편, 유닛(U1, U3 ~ U5)으로부터 보면, 유닛(U1, U3 ~ U5; 2포트 메모리(M1, M3 ~ M5))은 유닛(U2)의 2포트 메모리(M2)에 기억하고 있는 데이터(D2)의 독출 처리를 행하고 있다.
유닛(U2)의 2포트 메모리(M2)에 기억하고 있는 데이터(D2)는 유닛(U1, U3 ~ U5)의 2포트 메모리(M1, M3 ~ M5) 내의 소정 위치(주소)에서 기억되게 된다. 이에 의해, 각 유닛(U1 ~ U5)이 격납하는 자 유닛의 데이터(제어 데이터)를 각 유닛(U1 ~ U5)으로 공유하는 것이 가능하게 된다.
또한, 실시 형태 1에서는 제어 장치(1)가 5개의 유닛(U1 ~ U5)을 구비하는 경우에 대하여 설명하였으나, 제어 장치(1)가 4개 이하 또는 6개 이상의 유닛을 구비하는 구성으로 해도 된다. 또, 각 유닛(U1 ~ U5), 백 플레인(2; 통신 제어 부(21))은 각각 수신한 데이터의 에러 체크를 행해도 된다.
또, 실시 형태 1에서는 각 유닛(U1 ~ U5)이 프로세서(P1 ~ P5)를 구비하는 구성으로 하였으나, 각 유닛(U1 ~ U5)은, 예를 들어 디지털 I/0 유닛과 같은 프로세서를 갖지 않는 유닛이어도 된다. 유닛(U1 ~ U5)이 프로세서를 갖지 않는 경우, 유닛(U1 ~ U5)은 예를 들어 통신 제어부(C1 ~ C5)의 타이머 기능 등을 이용하여 데이터 송신의 타이밍을 측정한다.
이와 같이 실시 형태 1에 의하면, 백 플레인(2; 통신 제어부(21))과 각 유닛(U1 ~ U5)을 1 대 1의 통신선(L1 ~ L5)으로 접속하고 있기 때문에, 백 플레인(2)상의 패턴 배선을 간단하고 쉬운 구성으로 달성할 수 있는 동시에, 백 플레인(2)과 각 유닛(U1 ~ U5)을 접속하는 커넥터의 신호 수를 적게 하는 것이 가능하게 된다.
또, 통신 제어부(21)와 각 유닛(U1 ~ U5)을 1 대 1의 통신선(L1 ~ L5)으로 접속하고 있기 때문에, 각 유닛(U1 ~ U5)의 백 플레인(2)상으로의 장착 위치나 유닛의 백 플레인(2)상으로의 장착 수 등의 장착 조건이 변화해도, 통신선(L1 ~ L5)상의 전기적 특성을 안정시킬 수 있다. 또, 통신 제어부(21)와 각 유닛(U1 ~ U5)을 1 대 1의 통신선(L1 ~ L5)으로 접속하고 있기 때문에, 각 통신선(L1 ~ L5)상의 전기적인 부하가 작아진다. 또, 통신 제어부(21)와 각 유닛(U1 ~ U5)을 1 대 1의 통신선(L1 ~ L5)으로 접속하고 있기 때문에, 통신 제어부(21)의 전기적 부하가 작아진다. 따라서, 각 통신선(L1 ~ L5)상에서 데이터의 전송 속도를 올릴 수 있어, 유닛(U1 ~ U5)간에 고속의 데이터 전송을 행하는 것이 가능하게 된다.
실시 형태 2.
다음에, 도 6 ~ 도 8을 이용하여 본 발명의 실시 형태 2에 대해 설명한다. 실시 형태 2에서는 백 플레인(2)의 통신 제어부(21)가 각 유닛(U1 ~ U5)으로부터 수신한 데이터의 에러를 체크하고, 각 유닛(U1 ~ U5)에 에러의 체크 결과를 통지한다.
도 6은 실시 형태 2에 관한 제어 장치의 구성을 나타내는 블록도이다. 도 6의 각 구성 요소 중 도 3에 나타내는 실시 형태 1의 제어 장치(1)와 동일 기능을 달성하는 구성 요소에 대해서는 동일 번호를 부여하고 있으며, 중복된 설명은 생략한다.
유닛(U1)에서는 통상 수신 데이터의 에러 체크를 행하고 있으나, 유닛(U1) 내에만 수신 에러를 검출하는 기능을 갖는 경우, 송신측 유닛에서 에러가 발생했는지, 수신측 유닛에서 에러가 발생했는지를 구별할 수 없다. 실시 형태 2에서는 백 플레인(2)상의 에러 검출 수단, 에러의 통지 수단과, 이들에 대응하는 유닛 내의 에러 판정 수단을 추가함으로써 에러 발생 개소(箇所)의 특정을 용이하게 한다. 실시 형태 2에 관한 제어 장치(1)는, 통신 제어부(21)가 신호 전송부(22), 에러 검출부(23), 에러 통지부(24)를 구비하고 있다. 또, 제어 장치(1)의 각 유닛(U1 ~ U5)이 통신부(31 ~ 35) 내에 통신 에러의 판정을 행하는 수단을 구비하고 있다.
신호 전송부(분배기; 22)는 각 유닛(U1 ~ U5)간에 송수신되는 데이터의 전송 처리를 행한다. 에러 검출부(23)는 신호 전송부(22)에 접속되고, 신호 전송부(22)가 유닛(U1 ~ U5)으로부터 수신한 데이터에 에러가 있는지의 여부를 체크하는 동시에, 체크 결과를 에러 통지부(24)에 송신한다. 에러 검출부(23)는, 예를 들어 신호 전송부(22)가 전송하는 모든 데이터를 생성 다항식에 의해 CRC(Cyclic Redundancy Check) 체크하고, CRC 에러를 검출한다.
에러 통지부(24)는 에러 검출부(23)로부터 송신되는 에러의 체크 결과에 기초하여, 신호 전송부(22)에 데이터를 송신한 유닛(송신측의 유닛)이나 신호 전송부(22)가 수신 데이터를 전송하는 유닛(수신측의 유닛)에 에러의 체크 결과를 나타내는 데이터(에러 체크 결과 데이터; 에러 정보)를 송신한다.
유닛(U1)은 통신 에러의 판정을 행하는 수단으로서 에러 판정부(에러 특정부; 51)를 구비하고, 유닛(U2)은 통신 에러의 판정을 행하는 수단으로서 에러 판정부(52)를 구비하고 있다. 또한, 도 6에서는 유닛(U3 ~ U5)이 구비하는 에러 판정부 등의 도시를 생략하고 있다.
에러 판정부(51, 52)는 통신 제어부(21)의 에러 통지부(24)로부터 송신되는 에러 체크 결과 데이터, 다른 유닛이나 백 플레인(2)으로부터 수신한 데이터에 기초하여, 송신한 데이터나 수신한 데이터에 에러가 있는지의 여부의 판정이나 에러의 발생 개소의 특정을 행한다.
다음에, 실시 형태 2에 관한 제어 장치의 동작 순서에 대하여 설명한다. 도 7은 실시 형태 2에 관한 제어 장치의 동작 순서를 나타내는 플로우차트이다. 여기서는 제어 장치(1)의 동작 순서의 일례로서, 유닛(U1)의 데이터를 유닛(U2 ~ U5)에 송신하는 경우에 대하여 설명한다. 또한, 제어 장치(1)에 있어서 실시 형태 1의 제어 장치(1)와 동양의 동작을 행하는 처리에 대해서는 그 설명을 생략한다.
유닛(U1)은 2포트 메모리(M1)에 기억하는 데이터를 소정의 타이밍에 백 플레 인(2)의 통신 제어부(21)에 송신한다. 통신 제어부(21)의 신호 전송부(22)는 통신선(L1)을 통하여 유닛(U1)으로부터의 데이터를 수신한다(단계 S10). 신호 전송부(22)는 이 수신 데이터의 신호 파형을 재생하여 유닛(U2 ~ U5)에 분배(송신)한다(단계 S2O, S30).
또, 신호 전송부(22)는 유닛(U1)으로부터 수신한 데이터를 에러 검출부(23)에 입력한다. 에러 검출부(23)는 신호 전송부(22)에 의해 입력된 데이터(수신 데이터)의 에러 체크를 행한다(단계 S40).
에러 검출부(23)는 수신 데이터의 에러 체크 결과를 에러 통지부(24)에 통지한다. 에러 검출부(23)는, 예를 들어 CRC 에러가 있는지의 여부를 체크한다. 여기서는 신호 전송부(22)가 유닛(U1)으로부터 유닛(U2)으로의 데이터 전송을 행한 후, 에러 검출부(23)가 데이터의 에러 체크를 행하고 있다. 이것은 에러 검출부(23)가 모든 데이터를 수신하여 CRC 체크를 행하고 있기 때문이다. 또한, 신호 전송부(22)는 유닛(U1)으로부터 수신한 데이터를 그대로 유닛(U2)에 송신하고 있기 때문에, 신호 전송부(22)는 모든 데이터를 유닛(U1)으로부터 수신하고 나서 송신하는 것이 아니라, 수신한 데이터를 순차적으로 유닛(U2)에 송신하고 있다.
에러 통지부(24)는 에러 검출부(23)로부터 통지되는 에러의 체크 결과에 기초하여, 신호 전송부(22)에 데이터를 송신한 유닛(U1; 송신측)이나 신호 전송부(22)가 수신 데이터를 전송하는 유닛(U2 ~ U5; 수신측)에 에러 체크 결과 데이터를 송신한다(단계 S50, S60).
에러 통지부(24)는 에러 체크 결과 데이터를 데이터의 송신측인 유닛(U1)과 데이터의 수신측인 유닛(U2 ~ U5) 중 어느 하나에 대해 먼저 송신해도 된다. 또, 에러 통지부(24)는 에러 체크 결과 데이터를 데이터의 송신측인 유닛(U1)과 데이터의 수신측인 유닛(U2 ~ U5)에 대해 동시에 송신해도 된다. 또한, 에러 통지부(24)는 에러 체크 결과 데이터를 데이터의 송신측인 유닛(U1)과 데이터의 수신측인 유닛(U2 ~ U5) 중 어느 하나에 대해서만 송신해도 된다.
이 후, 각 유닛(U1 ~ U5)에서 데이터의 에러가 발생한 개소를 특정한다. 그리고, 유닛(U2 ~ U5) 중 어느 하나의 유닛이 1 주기의 2번째 이후의 데이터 송신을 개시하고, 에러 검출부(23)는 2번째 이후의 데이터 에러 체크를 행한다.
도 8은 에러 체크 결과 데이터의 송수신 타이밍을 설명하기 위한 도면이다. 여기서는 에러 통지부(24)가 에러 체크 결과 데이터를 데이터의 송신측인 유닛(U1)과 데이터의 수신측인 유닛(U2)에 대해 동시에 송신하는 경우를 나타내고 있다.
유닛(U1)으로부터 데이터가 송신되면, 백 플레인(2)의 통신 제어부(21; 신호 전송부(22))는 유닛(U1)으로부터의 데이터를 유닛(U2)에 송신한다. 이에 의해, 유닛(U2)은 유닛(U1)으로부터의 데이터를 수신한다. 이 후, 에러 통지부(24)로부터 유닛(U1), 유닛(U2)에 에러 체크 결과 데이터(E1)가 송신된다. 이에 의해, 유닛(U1), 유닛(U2)은 에러 체크 결과 데이터(E1)를 수신한다.
데이터의 수신측인 유닛(U2)에서는 유닛(U1)으로부터 송신되어 백 플레인(2)을 경유하여 수신한 데이터에 에러가 있는 경우에도, 이 에러가 송신측의 유닛(U1)에 기인하는 것인지, 수신측의 유닛(U2)에 기인하는 것인지를 판단할 수 없다.
따라서, 유닛(U2)의 에러 판정부(52)는 우선 유닛(U1)으로부터 송신된 데이 터에 대해 CRC 에러 체크 등을 행한다. 유닛(U2)의 에러 판정부(52)는 유닛(U1)으로부터 송신된 데이터로부터 에러를 검출하면, 통신 제어부(21)로부터 송신되는 에러 체크 결과 데이터(E1)를 확인한다.
에러 판정부(52)는 유닛(U1)으로부터 송신된 데이터에 에러가 있고, 통신 제어부(21)로부터 송신되는 에러 체크 결과 데이터(E1)가 에러 있음인 결과를 나타내고 있는 경우, 데이터의 에러는 데이터의 송신측 유닛(U1)에 기인하는 것이라고 판단한다.
한편, 에러 판정부(52)는 유닛(U1)으로부터 송신된 데이터에 에러가 있고, 통신 제어부(21)로부터 송신되는 에러 체크 결과 데이터(E1)가 에러 없음인 결과를 나타내고 있는 경우, 데이터의 에러는 데이터의 수신측 유닛(U2)에 기인하는 것이라고 판단한다.
데이터의 송신측인 유닛(U1)에서는 자 유닛으로부터 데이터를 송신한 후, 다른 유닛으로부터 데이터 송신이 개시되기 전에, 에러 통지부(24)로부터 에러 체크 결과 데이터(E1)를 수신하고 있다. 이 때문에, 에러 체크 결과 데이터(E1)가 에러 있음인 결과를 나타내고 있는 경우, 유닛(U1)의 에러 판정부(51)는 유닛(U1)으로부터 백 플레인의 사이에 에러가 발생했다고 판단한다.
여기까지는 에러 체크 결과 데이터(E1)에서는 수신 에러가 발생하고 있지 않는 것으로 하고 있었으나, 유닛(U1)으로부터 유닛(U2)에 송신되는 데이터의 수신 에러의 정보, 백 플레인(2)으로부터 수신한 에러 체크 결과 데이터(E1)의 데이터 내용과 에러 체크 결과 데이터(E1)의 수신 에러의 정보를 조합하여 에러 판정 부(51, 52)가 에러가 무엇에 기인하는지를 판단하는 것도 가능하다. 예를 들어, 에러 판정부(52)에 있어서, 유닛(U1)으로부터 유닛(U2)에 송신되는 데이터의 수신 에러를 검출하고, 백 플레인(2)으로부터 수신한 에러 체크 결과 데이터(E1)의 데이터 내용이 에러 있음을 나타내고 있으며, 에러 체크 결과 데이터(E1)의 수신 에러를 검출하지 않을 때에는 백 플레인(2)으로부터 유닛(U2)의 경로에서 에러가 발생하지 않고, 유닛(U1)으로부터 백 플레인(2)으로의 사이에서 에러가 발생한 것이라고 판단한다. 한편, 에러 판정부(52)에 있어서, 유닛(U1)으로부터 유닛(U2)에 송신되는 데이터의 수신 에러를 검출하고, 또한 에러 체크 결과 데이터(E1)의 수신 에러를 검출했을 때에는 에러 체크 결과 데이터(E1)의 데이터 내용에 상관없이, 백 플레인(2)으로부터 유닛(U2)의 사이에서 에러가 발생한 것이라고 판단한다.
유닛(U1)에 있어서도, 유닛(U1)이 송신한 데이터에 대해 백 플레인(2)으로부터 송신되는 에러 체크 결과 데이터(E1)를 이용하여 에러의 발생 개소를 특정하는 것이 가능하다. 예를 들어, 상술한 바와 같이 유닛(U1)이 수신한 에러 체크 결과 데이터(E1)의 내용이 에러 있음을 나타내고 있고, 에러 체크 결과 데이터(E1)의 수신 에러를 검출하지 않을 때에는 유닛(U1)으로부터 백 플레인(2)으로의 송신에서 에러가 발생하고, 백 플레인(2)으로부터 유닛(U1)으로의 수신에서는 에러가 발생하고 있지 않다고 판단한다. 한편, 에러 체크 결과 데이터(E1)의 수신 에러를 검출했을 때에는 유닛(U1)이 수신한 에러 체크 결과 데이터(E1)의 내용에 상관없이, 백 플레인(2)으로부터 유닛(U1)으로의 수신에서 에러가 발생하고 있다고 판단한다.
유닛(U1)의 에러 판정부(51)가 자 유닛이 송신한 데이터에 에러가 있다고 판 단한 경우, 예를 들어 유닛(U1)이 구비하는 LED(Light Emitting Diode; 도시하지 않음) 등의 정보의 표시 수단에 의해 송신 데이터에 에러가 있었음을 유저에게 통지한다.
또한, 실시 형태 2에서는 신호 전송부(22)가 유닛(U1)으로부터 유닛(U2)으로의 데이터 전송을 행한 후, 에러 검출부(23)가 데이터의 에러 체크를 행하는 경우에 대하여 설명하였으나, 에러 검출부(23)는 수신한 데이터의 에러 체크를 하면서 전송할 수 있는 경우는 에러 체크를 하면서 데이터 전송해도 된다.
또, 실시 형태 2에서는 데이터의 송신측인 유닛(U1)은 에러 체크 결과 데이터(E1)가 에러 있음인 결과를 나타내고 있는 경우에 자 유닛으로부터 송신한 데이터에 에러가 있다고 판단하였으나, 데이터의 송신측인 유닛(U1)은 자 유닛이 데이터의 송신을 완료한 후, 소정의 시간이 경과해도 에러 통지부(24)로부터 에러 체크 결과 데이터를 수신하지 않은 경우에, 송신한 데이터에 에러가 있다고 판단해도 된다.
또, 실시 형태 2에서는 에러 통지부(24)가 에러 체크의 체크 결과에 관계없이 모든 에러 체크 결과 데이터를 데이터의 송신측인 유닛(U1)에 송신하는 것으로 했으나, 에러 통지부(24)는 데이터에 에러가 있는 경우만 에러 체크 결과 데이터(에러 있음)를 데이터의 송신측인 유닛(U1)에 송신하는 것으로 해도 된다. 이 경우, 데이터의 송신측인 유닛(U1)은 자 유닛이 데이터의 송신을 완료한 후, 소정의 시간이 경과해도 에러 통지부(24)로부터 에러 체크 결과 데이터를 수신하지 않으면, 자 유닛이 송신한 데이터에 에러가 없다고 판단한다.
이와 같이 실시 형태 2에 의하면, 데이터의 송신측 유닛(U1)이나 데이터의 수신측 유닛(U2)은 각각 통신 제어부(21; 에러 통지부(24))로부터 에러 체크 결과 데이터를 수신하므로, 데이터의 에러를 발생시킨 개소(통신 이상의 발생 개소)를 용이하게 특정하는 것이 가능하게 된다.
실시 형태 3.
다음에, 도 9를 이용하여 본 발명의 실시 형태 3에 대하여 설명한다. 실시 형태 3에서는 백 플레인(2) 대신에 소정의 유닛이 통신 제어부(21)를 구비하고 있다. 그리고, 유닛 내의 통신 제어부(21)와 유닛(U1 ~ U5)을 1 대 1의 통신선(L1 ~ L5)으로 접속한다.
도 9는 실시 형태 3에 관한 제어 장치의 구성을 나타내는 블록도이다. 도 9의 각 구성 요소 중 도 3에 나타내는 실시 형태 1의 제어 장치(1)와 동일 기능을 달성하는 구성 요소에 대해서는 동일 번호를 부여하고 있으며, 중복된 설명은 생략한다.
실시 형태 3에 관한 제어 장치(1)는 유닛(U1 ~ U5), 유닛(X1), 백 플레인(2)을 구비하고 있다. 유닛(X1)은 통신 제어부(21)를 포함하여 구성되어 있다. 통신 제어부(21)는 유닛(U1 ~ U5)과 통신선(L1 ~ L5)을 통하여 접속하고 있다. 또한, 제어 장치(1)의 처리 동작은 실시 형태 1의 제어 장치(1)와 동양의 처리 동작을 행하기 때문에, 그 설명을 생략한다.
또한, 여기서는 유닛(U1 ~ U5)과는 다른 유닛(X1)이 통신 제어부(21)를 구비하는 구성으로 하였으나, 유닛(U1 ~ U5) 중 어느 하나가 통신 제어부(21)를 구비하 는 구성으로 해도 된다.
이와 같이, 실시 형태 3에 의하면, 제어 장치(1)의 유닛(X1)이 통신 제어부(21)를 구비하고 있기 때문에, 백 플레인(2)을 간단하고 쉬운 구성으로 하는 것이 가능하게 된다. 따라서, 간단하고 쉬운 구성의 백 플레인(2)으로 유닛(U1 ~ U5)간의 고속의 데이터 전송을 행하는 것이 가능하게 된다.
실시 형태 4.
다음에, 도 10을 이용하여 본 발명의 실시 형태 4에 대하여 설명한다. 실시 형태 4에서는 통신 제어부(21a)가 유닛(U1 ~ U5)과 1 대 1의 통신선(L1 ~ L5)에 접속하는 동시에, 공통 버스를 통하여 다른 유닛(Y1, Y2)과 접속한다.
도 10은 실시 형태 4에 관한 제어 장치의 구성을 나타내는 블록도이다. 도 10의 각 구성 요소 중 도 3에 나타내는 실시 형태 1의 제어 장치(1)와 동일 기능을 달성하는 구성 요소에 대해서는 동일 번호를 부여하고 있으며, 중복된 설명은 생략한다.
실시 형태 4에 관한 제어 장치(1)는 유닛(U1 ~ U5), 유닛(Y1, Y2), 백 플레인(2)을 구비하고 있다. 유닛(Y1, Y2)은, 예를 들어 I/O 유닛 등의 소용량의 데이터를 유지하는 유닛이다. 유닛(Y1, Y2)이 유지하는 데이터는 유닛(U1 ~ U5)이 유지하는 데이터보다 소용량이고, 유닛(U1 ~ U5)간의 데이터 전송보다 저속의 데이터 전송으로 대응 가능한 데이터이다.
제어 장치(1)의 통신 제어부(21a)는 백 플레인(2)에 장착되는 각 유닛(U1 ~ U5)과 각각 통신선(L1 ~ L5)을 통하여 1 대 1로 접속되어 있다. 또, 제어 장치(1) 의 통신 제어부(21a)는 백 플레인(2)에 장착되는 유닛(Y1, Y2)과 공통 버스(50)를 통하여 접속되어 있다.
제어 장치(1)에서는 유닛(Y1, Y2)간의 데이터 전송을 행하는 동시에, 유닛(U1 ~ U5)간의 데이터 전송을 유닛(Y1, Y2)간의 데이터 전송보다 고속으로 행한다. 또, 통신 제어부(21a)는 통신선(L1 ~ L5)을 이용한 데이터 전송과 공통 버스(50)를 이용한 데이터 전송을 변환하는 기능(변환 수단)을 갖고, 유닛(U1 ~ U5)과 유닛(Y1, Y2)간의 데이터 전송이 가능하다. 이에 의해, 종래부터 행해지고 있던 공통 버스(50)를 통한 데이터 전송과 함께, 고속의 데이터 전송도 행하는 것이 가능하게 된다.
또한, 제어 장치(1)는 통신 제어부(21)와 유닛(U1 ~ U5)을 1 대 1의 통신선(L1 ~ L5)으로 접속하는 동시에, 공통 버스(50)를 통하여 유닛(U1 ~ U5, Y1, Y2)과 접속하는 구성으로 해도 된다. 도 11은 실시 형태 4에 관한 제어 장치의 다른 구성을 나타내는 블록도이다. 도 11의 각 구성 요소 중 도 3에 나타내는 실시 형태 1의 제어 장치(1)와 동일 기능을 달성하는 구성 요소에 대해서는 동일 번호를 부여하고 있으며, 중복된 설명은 생략한다.
여기서의 제어 장치(1)는 유닛(U1 ~ U5), 유닛(Y1, Y2), 백 플레인(2)을 구비하고 있다. 제어 장치(1)의 통신 제어부(21)는 백 플레인(2)에 장착되는 각 유닛(U1 ~ U5)과 각각 통신선(L1 ~ L5)을 통하여 1 대 1로 접속되어 있다. 또, 유닛(U1 ~ U5)은 공통 버스(50)에 의해 접속되어 있다. 유닛(U1 ~ U5)은 통신선(L1 ~ L5)을 통한 데이터 전송을 행하고, 또, 유닛(U1 ~ U5), 유닛(Y1, Y2)은 공통 버 스(50)를 통한 데이터 전송을 행한다. 이에 의해, 종래부터 행해지고 있던 공통 버스(50)를 통한 데이터 전송과 함께, 고속의 데이터 전송도 행하는 것이 가능하게 된다.
이와 같이 실시 형태 4에 의하면, 종래부터의 유닛(Y1, Y2)이나 공통 버스(50)를 이용한 데이터 전송과, 1 대 1의 통신선(L1 ~ L5)을 통한 고속의 데이터 전송을 행하는 것이 가능하게 된다.
이상과 같이, 본 발명에 관한 제어 장치는 유닛간의 데이터 전송에 적합하다.

Claims (10)

  1. 백 플레인(back plane)에 장착된 복수의 유닛간에 데이터의 송수신을 행하는 제어 장치에 있어서,
    상기 백 플레인에 마련되고, 또 상기 유닛의 각각과 당해 백 플레인에 배설(配設)된 1 대 1의 통신선을 통하여 접속되는 동시에, 당해 통신선을 이용하여 상기 유닛간의 데이터 중계를 행하는 통신부를 구비하고,
    상기 통신부는
    상기 유닛으로부터 수신한 데이터에 기초하여 당해 데이터의 에러를 검출하는 에러 검출부와,
    상기 에러 검출부의 에러 검출 결과를 에러 정보로서 상기 복수의 유닛 중 어느 하나에 송신하는 에러 통지부를 구비하고,
    상기 복수의 유닛 각각은 에러 특정부를 구비하고,
    상기 에러 통지부로부터 송신되는 에러 정보를 수신하는 유닛의 상기 에러 특정부는, 당해 에러 정보를 이용하여 상기 데이터의 에러 발생 개소(箇所)를 특정하는 것을 특징으로 하는 제어 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 청구항 1에 있어서,
    상기 에러 통지부는 상기 에러 정보를 상기 데이터의 수신측 유닛에 송신하는 것을 특징으로 하는 제어 장치.
  6. 청구항 1에 있어서,
    상기 에러 통지부는 상기 에러 정보를 상기 데이터의 송신측 유닛에 송신하는 것을 특징으로 하는 제어 장치.
  7. 삭제
  8. 청구항 1에 있어서,
    상기 에러 특정부는 자(自) 유닛이 데이터의 수신측 유닛인 경우, 데이터의 송신측 유닛으로부터 상기 통신부를 통하여 송신되는 데이터 및 상기 에러 통지부로부터 송신되는 에러 정보에 기초하여, 상기 데이터의 에러 발생 개소를 특정하는 것을 특징으로 하는 제어 장치.
  9. 청구항 1에 있어서,
    상기 통신부와 1 대 1의 통신선을 통하여 접속되는 유닛과는 별개의 유닛을 추가로 구비하고,
    상기 통신부는 당해 별개의 유닛과 상기 백 플레인에 배설된 공통 버스를 통하여 접속되는 것을 특징으로 하는 제어 장치.
  10. 청구항 1에 있어서,
    상기 통신부와 1 대 1의 통신선을 통하여 접속되는 유닛이 상기 백 플레인에 배설된 공통 버스를 통하여 접속되는 것을 특징으로 하는 제어 장치.
KR1020087030182A 2006-06-23 2007-03-29 제어 장치 KR101018542B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-174398 2006-06-23
JP2006174398 2006-06-23

Publications (2)

Publication Number Publication Date
KR20090009321A KR20090009321A (ko) 2009-01-22
KR101018542B1 true KR101018542B1 (ko) 2011-03-03

Family

ID=38833206

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087030182A KR101018542B1 (ko) 2006-06-23 2007-03-29 제어 장치

Country Status (6)

Country Link
US (1) US20090254779A1 (ko)
JP (1) JP4824756B2 (ko)
KR (1) KR101018542B1 (ko)
CN (1) CN101479677B (ko)
DE (1) DE112007001566B4 (ko)
WO (1) WO2007148462A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4600518B2 (ja) 2008-05-20 2010-12-15 ソニー株式会社 情報処理装置、情報処理システム、および情報処理方法、並びにコンピュータ・プログラム
JP2010152872A (ja) * 2008-11-26 2010-07-08 Yokogawa Electric Corp シーケンス制御装置並びにモジュール装置及び接続装置
JP5174784B2 (ja) * 2009-11-06 2013-04-03 株式会社日立製作所 処理装置、処理制御システム、およびその制御方法
US8971072B2 (en) 2011-12-30 2015-03-03 Bedrock Automation Platforms Inc. Electromagnetic connector for an industrial control system
US9727511B2 (en) 2011-12-30 2017-08-08 Bedrock Automation Platforms Inc. Input/output module with multi-channel switching capability
US11967839B2 (en) 2011-12-30 2024-04-23 Analog Devices, Inc. Electromagnetic connector for an industrial control system
US10834094B2 (en) 2013-08-06 2020-11-10 Bedrock Automation Platforms Inc. Operator action authentication in an industrial control system
US9600434B1 (en) 2011-12-30 2017-03-21 Bedrock Automation Platforms, Inc. Switch fabric having a serial communications interface and a parallel communications interface
US11144630B2 (en) 2011-12-30 2021-10-12 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
US8862802B2 (en) 2011-12-30 2014-10-14 Bedrock Automation Platforms Inc. Switch fabric having a serial communications interface and a parallel communications interface
US9467297B2 (en) 2013-08-06 2016-10-11 Bedrock Automation Platforms Inc. Industrial control system redundant communications/control modules authentication
US9437967B2 (en) 2011-12-30 2016-09-06 Bedrock Automation Platforms, Inc. Electromagnetic connector for an industrial control system
US8868813B2 (en) 2011-12-30 2014-10-21 Bedrock Automation Platforms Inc. Communications control system with a serial communications interface and a parallel communications interface
US10834820B2 (en) 2013-08-06 2020-11-10 Bedrock Automation Platforms Inc. Industrial control system cable
US11314854B2 (en) 2011-12-30 2022-04-26 Bedrock Automation Platforms Inc. Image capture devices for a secure industrial control system
US9191203B2 (en) 2013-08-06 2015-11-17 Bedrock Automation Platforms Inc. Secure industrial control system
JP6034099B2 (ja) * 2012-09-03 2016-11-30 発紘電機株式会社 プログラマブル表示器システム、そのプログラマブル表示器、画面代行表示方法
US9110169B2 (en) 2013-03-08 2015-08-18 Advanced Scientific Concepts, Inc. LADAR enabled impact mitigation system
US10613567B2 (en) 2013-08-06 2020-04-07 Bedrock Automation Platforms Inc. Secure power supply for an industrial control system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273014A (ja) * 2000-03-28 2001-10-05 Matsushita Electric Works Ltd プログラマブルコントローラ
JP2006039831A (ja) * 2004-07-26 2006-02-09 Koyo Electronics Ind Co Ltd Ｐｌｃ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2758925B1 (fr) * 1997-01-28 1999-04-23 Sextant Avionique Procede et dispositif de routage generique de messages transmis dans des formats et selon des protocoles differents
US6536000B1 (en) * 1999-10-15 2003-03-18 Sun Microsystems, Inc. Communication error reporting mechanism in a multiprocessing computer system
JP2002287807A (ja) * 2001-03-27 2002-10-04 Digital Electronics Corp 制御装置の動作異常検出システムおよびその方法
US6842870B2 (en) * 2001-09-20 2005-01-11 International Business Machines Corporation Method and apparatus for filtering error logs in a logically partitioned data processing system
US6865643B2 (en) * 2002-03-29 2005-03-08 Emc Corporation Communications architecture for a high throughput storage processor providing user data priority on shared channels
US7302282B2 (en) * 2003-12-05 2007-11-27 Agilent Technologies, Inc. Communications system for implementation of synchronous, multichannel, galvanically isolated instrumentation devices
CN2664037Y (zh) * 2003-12-28 2004-12-15 西安北方光电有限公司 光电声讯式数控机床装置
JP4441286B2 (ja) * 2004-02-10 2010-03-31 株式会社日立製作所 ストレージシステム
JP3852469B2 (ja) * 2004-03-11 2006-11-29 オムロン株式会社 同期コントローラおよびコントローラシステム
JP4386186B2 (ja) * 2004-08-06 2009-12-16 オムロン株式会社 信号入力装置
US8359112B2 (en) * 2006-01-13 2013-01-22 Emerson Process Management Power & Water Solutions, Inc. Method for redundant controller synchronization for bump-less failover during normal and program mismatch conditions

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001273014A (ja) * 2000-03-28 2001-10-05 Matsushita Electric Works Ltd プログラマブルコントローラ
JP2006039831A (ja) * 2004-07-26 2006-02-09 Koyo Electronics Ind Co Ltd Ｐｌｃ

Also Published As

Publication number Publication date
CN101479677B (zh) 2011-09-21
CN101479677A (zh) 2009-07-08
US20090254779A1 (en) 2009-10-08
WO2007148462A1 (ja) 2007-12-27
JPWO2007148462A1 (ja) 2009-11-12
KR20090009321A (ko) 2009-01-22
DE112007001566T5 (de) 2009-05-07
DE112007001566B4 (de) 2014-11-20
JP4824756B2 (ja) 2011-11-30

Similar Documents

Publication Publication Date Title
KR101018542B1 (ko) 제어 장치
US10417167B2 (en) Implementing sideband control structure for PCIE cable cards and IO expansion enclosures
US20080306722A1 (en) Logic verification system
JP6205756B2 (ja) 同期計測システム
US7685325B2 (en) Synchronous bus controller system
US8069274B2 (en) System and method for serial data communications between host and communications devices, and communications device employed in the system and method
CN101103278A (zh) 具有同步仪器的自动测试系统
US8589717B1 (en) Serial peripheral interface
US8509057B2 (en) Communication system, test apparatus, communication apparatus, communication method and test method
CN106851183B (zh) 基于fpga的多路视频处理系统及其方法
US10530562B2 (en) Correlating local time counts of first and second integrated circuits
CN112559267A (zh) 集成电路间总线i2c从机以及i2c控制器测试方法
CN109154925A (zh) 通信设备、通信方法、程序和通信系统
US9612931B2 (en) System and method for synchronously controlling LED on multiple control modules based on a register synchronized with synchronous packets
JP2006170761A (ja) 半導体集積回路テストシステム
US20080052473A1 (en) Information processing apparatus
JP5604799B2 (ja) フォールトトレラントコンピュータ
US11374846B1 (en) Lin master testing device
CN117933153B (zh) I3c总线验证系统
US7865641B2 (en) Synchronization and scheduling of a dual master serial channel
CN117707107A (zh) 响应时间的测试系统、方法
EP2555116A1 (en) Multi-cluster system
CN118151793A (zh) 红外触摸框电路板、红外触摸框和红外触摸屏
JP2003114707A (ja) 数値制御装置
CN111123760A (zh) 一种利用确定时序实现主从自动控制的通信总线方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150119

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160119

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee