JP2002174660A - 半導体デバイス試験装置の制御方法・半導体デバイス試験装置 - Google Patents

半導体デバイス試験装置の制御方法・半導体デバイス試験装置

Info

Publication number
JP2002174660A
JP2002174660A JP2000372553A JP2000372553A JP2002174660A JP 2002174660 A JP2002174660 A JP 2002174660A JP 2000372553 A JP2000372553 A JP 2000372553A JP 2000372553 A JP2000372553 A JP 2000372553A JP 2002174660 A JP2002174660 A JP 2002174660A
Authority
JP
Japan
Prior art keywords
test
handler
tester
semiconductor device
under test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000372553A
Other languages
English (en)
Other versions
JP4585685B2 (ja
Inventor
晃 ▲高▼木
Akira Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2000372553A priority Critical patent/JP4585685B2/ja
Publication of JP2002174660A publication Critical patent/JP2002174660A/ja
Application granted granted Critical
Publication of JP4585685B2 publication Critical patent/JP4585685B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【課題】半導体デバイスの試験時間を高速化する。 【解決手段】テスタとハンドラとの間でデータの授受を
行ってテスタとハンドラとを動作させ半導体デバイスを
試験し、その試験結果に従ってハンドラ側で被試験デバ
イスを分類し、格納する動作を繰返す半導体デバイス試
験装置において、ハンドラのデバイス搬送工程中にテス
タとハンドラ間のデータの授受を行う通信工程と、テス
タにおけるデータ処理工程の双方を実行させる半導体デ
バイス試験装置の制御方法を提案する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は半導体集積回路
（以下半導体デバイスと称す）によって構成される、例
えばメモリのような半導体デバイスを試験する半導体デ
バイス試験装置の制御方法に関する。
【０００２】
【従来の技術】図３に半導体デバイス試験装置の概略の
構成を示す。半導体デバイス試験装置は大きく分けてテ
スタ１００とテストヘッド２００及びハンドラ４００と
によって構成される。テストヘッド２００にはパフォー
マンスボード３００が着脱自在に装着される。このパフ
ォーマンスボード３００にはＩＣソケットＳＫが実装さ
れ、このＩＣソケットＳＫに被試験デバイスをハンドラ
４００が自動搬送して接触させ試験を実行する。
【０００３】テスタ１００は主制御器１０１に格納した
テストプログラムに従って動作し、パフォーマンスボー
ド３００に装着される被試験デバイスを試験する。つま
り、テスタ１００とテストヘッド２００はケーブルＫＢ
によって接続され、テスタ１００からケーブルＫＢを通
じてＩＣソケットＳＫに接触した被試験デバイスに試験
パターン信号を送り込み、その応答信号を再びケーブル
ＫＢを通じてテスタ１００に取り込み、その応答信号を
テスタ１００側で期待値パターンと比較し、不一致の発
生を検出して被試験デバイスの不良個所を特定する等の
判定動作を実行する。
【０００４】ハンドラ４００にも制御器４０１が搭載さ
れ、この制御器４０１によって、被試験半導体デバイス
の搬送動作の制御、試験に要する制御等が実行される。
図４にテスタ１００とハンドラ４００の動作順序をフロ
ーチャートとして示す。ステップＳＰ０は１回の試験工
程で試験する数の被試験デバイスをハンドラ４００によ
りテストヘッド２００に向って搬送している状態を示
す。この状態をここではデバイス搬入工程と表記するこ
とにする。
【０００５】ステップＳＰ１はハンドラ４００から被試
験デバイスをテストヘッド２００に設けたＩＣソケット
ＳＫに落とし込み、被試験デバイスのピンとＩＣソケッ
トのピンを互いに接触させてセットするデバイスセット
工程を示す。ステップＳＰ２はハンドラ４００からテス
タ１００に向って試験開始を要求する試験開始要求信号
ＳＲＱを発信する試験開始要求信号ＳＲＱ発信工程。ス
テップＳＰ３は試験開始に先立って、例えばテスタ１０
０側からハンドラ４００にデバイス搬入工程ＳＰ０で搬
入した被試験デバイスの数と、被試験デバイスの搬送中
の配置（例えばトレイ上のデバイスの配置）を問い合わ
せ、そのデータの授受を行う。このデータの授受により
テスタ１００はテストヘッド２００に設けたＩＣソケッ
トＳＫの数と搬送された被試験デバイスの数を照合し、
全てのＩＣソケットＳＫに被試験デバイスが装着された
か、或いは一部のＩＣソケットが空になるかを識別す
る。このデータの授受を第１通信工程と称し、ＩＣソケ
ットの全てに被試験デバイスが装着されるか或いは被試
験デバイスが装着されないＩＣソケットが発生するかを
判定する処理を第１データ処理工程と称することにす
る。
【０００６】ステップＳＰ４ではテスタ１００からテス
トヘッド２００に試験パターンを送信し、被試験デバイ
スの動作試験を行う。試験中はテスタ１００から試験パ
ターン信号を順次送信し、テストヘッド２００からはそ
の応答信号をテスタ１００に返送することを繰返す。テ
スタ１００ではテストヘッド２００から返送されてくる
応答信号と期待値とを比較し、良否の判定を下す。ステ
ップＳＰ５では試験の結果に従って、良否判定マップを
作成する。以下この区間を第２データ処理工程と称する
ことにする。
【０００７】これと共にテスタ１００で作成した良否判
定マップをハンドラ４００に送り込む。以下この工程を
第２通信工程と称する。ステップＳＰ６ではハンドラ４
００はＩＣソケットＳＫから被試験デバイスを取り外す
動作を実行する。この工程をデバイス除去工程と称する
ことにする。ステップＳＰ７ではハンドラ４００はテス
タ１００から送り込まれた良否判定結果に従って被試験
デバイスを良品と不良品に仕分けし、良品と不良品の収
納部に分類しながら被試験デバイスをテストヘッド２０
０から搬出する。以下この工程をデバイス搬出工程と称
する。
【０００８】ステップＳＰ７のデバイス搬出工程が終了
すると、ステップＳＰ０に戻り、新たな被試験デバイス
の搬入工程に入る。
【０００９】
【発明が解決しようとする課題】半導体デバイスの試験
は製造された半導体デバイスの全量を試験するため、そ
の量は膨大な量となる。このために一度に試験を行う被
試験デバイスの数を可及的に多く採ったり、ステップＳ
Ｐ４で行う試験工程を可及的に高速化し、短時間に多量
の半導体デバイスを試験しようとする試みが各種行われ
ている。ステップＳＰ４で実行される試験工程を高速化
し、試験時間を短縮しようとする試みは既に限界に近づ
きつつあり、試験時間を短縮するための手法が他に求め
られている。
【００１０】図４に示した各工程において、被試験デバ
イスの試験を行う試験工程は電気的な信号の授受で済む
ため、既に高速化されている。これに対し、被試験デバ
イスをテストヘッド２００のＩＣソケットＳＫに搬送
し、このＩＣソケットＳＫに装着する作業、及び試験の
終了後にＩＣソケットＳＫから半導体デバイスを取り外
し、良品と不良品に分類しながら、被試験デバイスを搬
出する作業は機械が実行する工程であるため、高速化は
難しい。然し乍ら、ハンドラ４００における被試験デバ
イスの搬送作業を高速化すると被試験デバイスの数が多
いほど、その搬送回数も多くなるため、搬送に要する時
間をわずかに短縮するだけでも半導体デバイスの試験時
間を大幅に短縮できる効果が得られる。
【００１１】この発明の目的は半導体デバイスの試験時
間を短縮することを可能とした半導体デバイス試験装置
の制御方法を提案しようとするものである。
【００１２】
【課題を解決するための手段】この発明の請求項１で
は、テスタとハンドラとの間でデータの授受を行ってテ
スタとハンドラとを動作させて半導体デバイスを試験
し、その試験結果に従ってハンドラ側で被試験デバイス
を分類して格納する動作を繰返す半導体デバイス試験装
置において、ハンドラのデバイス搬送工程中にテスタと
ハンドラ間のデータの授受を行う通信工程を実行させる
半導体デバイス試験装置の制御方法を提案する。
【００１３】この発明の請求項２では、テスタとハンド
ラとの間でデータの授受を行ってテスタとハンドラとを
動作させ半導体デバイスを試験し、その試験結果に従っ
てハンドラ側で被試験デバイスを分類して格納する動作
を繰返す半導体デバイス試験装置において、ハンドラの
デバイス搬送工程中にテスタとハンドラ間のデータの授
受を行う通信工程と、テスタにおけるデータ処理工程の
双方を実行させる半導体デバイス試験装置の制御方法を
提案する。
【００１４】この発明の請求項３では、請求項１記載の
半導体デバイス試験装置の制御方法において、デバイス
搬送工程と共に実行する通信工程は試験工程の前と試験
工程の後の双方で実行する半導体デバイス試験装置の制
御方法を提案する。この発明の請求項４では、請求項２
記載の半導体デバイス試験装置の制御方法において、デ
バイス搬送工程と共に実行する通信工程及びデータ処理
工程は試験工程の前と試験工程の後の双方で実行する半
導体デバイス試験装置の制御方法を提案する。
【００１５】この発明の請求項５では、テスタとハンド
ラとの間でデータの授受を行ってテスタとハンドラとを
動作させ半導体デバイスを試験し、その試験結果に従っ
てハンドラ側で被試験デバイスを分類して格納する動作
を繰返す半導体デバイス試験装置において、ハンドラの
デバイス搬送工程中にテスタとハンドラ間のデータの授
受を行う通信工程と、テスタにおけるデータ処理工程の
双方を実行する構成とした半導体デバイス試験装置を提
案する。
【００１６】
【作用】この発明の制御方法によれば、ハンドラの半導
体デバイスの搬送工程中に、テスタとハンドラ間のデー
タの授受を行う通信工程又はテスタ側のデータ処理工程
或いはこれらの双方を実行させるから、半導体デバイス
の試験に要する時間を短縮することができる。この結
果、単位時間当たりの試験可能な半導体デバイスの個数
を増加させることができるため、試験の効率を向上でき
る利点が得られる。
【００１７】
【発明の実施の形態】図１にこの発明による半導体デバ
イス試験装置の最も望ましい制御方法を説明するための
フローチャートを示す。この発明の特徴とする点はステ
ップＳＰ０及びＳＰ５に示すデバイス搬入工程及びデバ
イス搬出工程において、これらの工程と同時に第１通信
工程と第１データ処理工程、及び第２データ処理工程と
第２通信工程を実行させる制御方法とした点である。第
１通信工程はこれから試験を行う被試験デバイスの数が
テストヘッド２００に設けているＩＣソケットＳＫの数
に一致しているか否かをハンドラ４００からテスタ１０
０に通知することを主な目的としている。このため、デ
バイス搬入工程において、テストヘッド２００に向って
搬送している被試験デバイスの数を搬送中に計数し、そ
の搬送中の被試験半導体デバイスの数及び被試験デバイ
スの配列状況をテスタ１００に通知することにより第１
通信工程が達成される。
【００１８】テスタ１００は第１通信工程によりテスト
ヘッド２００に向って搬送している被試験デバイスの数
が通知されることにより、第１データ処理工程を実行す
る。第１データ処理工程ではテストヘッド２００に設け
られているＩＣソケットＳＫの全てのソケットに被試験
デバイスが装着されるか、或いは被試験デバイスの数が
ソケットの数より少ない場合は搬送中の被試験デバイス
の配列からどのＩＣソケットＳＫに被試験デバイスが装
着され、どのＩＣソケットに被試験デバイスが装着され
ないかを識別する。
【００１９】これらの第１通信工程及び第１データ処理
工程はデバイス搬入工程の実動中に実行されデバイス搬
入工程が完了する時点では、第１データ処理工程も終了
させることができる。デバイス搬入工程が完了した時点
で各被試験デバイスが位置合わせされてＩＣソケットＳ
Ｋに落とし込まれ、正確にコンタクトしたか否かを確認
した後、被試験デバイスに圧接子が接触し、圧接子の圧
接により被試験デバイスのピンとＩＣソケットＳＫのピ
ンとが電気的に接触し、その接触状態が安定した状態に
維持される。この状態がステップＳＰ１に示すデバイス
セット工程である。
【００２０】被試験デバイスのＩＣソケットＳＫに対し
て安定して接触した状態でステップＳＰ２で示す試験開
始要求信号ＳＲＱがハンドラ４００から発信され、テス
タ１００に送り込まれる。テスタ１００はハンドラ４０
０から試験開始要求信号ＳＲＱを設けると、ステップＳ
Ｐ３で示す試験工程を実行する。試験工程が終了する
と、ハンドラ４００はステップＳＰ４で示すデバイス除
去工程を実行する。デバイス除去工程とはテストヘッド
２００上のＩＣソケットＳＫから被試験デバイスを排除
し、テストヘッド２００から被試験デバイスを搬送装置
に受け渡す状況を指す。
【００２１】搬送装置に被試験デバイスが引き渡され、
被試験デバイスの搬出が開始されるとステップＳＰ５が
実行されている状況となる。この発明ではこのデバイス
搬出工程の実行中に第２データ処理工程と、第２通信工
程とを実行する。第２データ処理工程ではテスタ１００
に設けられた論理比較器で判定した良否判定結果を第２
通信工程でハンドラ４００に送り届ける。ハンドラ４０
０はテスタ１００から送り込まれた良否判定結果を元
に、被試験半導体デバイスを搬送期間中に良品と不良品
に仕分けしながらそれぞれの格納部に格納する。
【００２２】このように、試験工程の前に実行するステ
ップＳＰ０で示すデバイス搬入工程と、ステップＳＰ３
に示す試験工程の後に実行するデバイス搬送工程ＳＰ５
と平行して第１通信工程と第１データ処理工程及び第２
データ処理工程と第２通信工程をそれぞれ実行したか
ら、ステップＳＰ０〜ＳＰ５に至る所要時間を第１通信
工程と第１データ処理工程を実行するに要する時間Ｔ１
と、第２データ処理工程と第２通信手段を実行するのに
要する時間Ｔ２に相当する時間分だけ短縮することがで
きることになる。実際上Ｔ１＋Ｔ２は約０．１〜０．２
秒程度となる。
【００２３】この結果半導体デバイスを試験するに必要
な時間が従来は、例えば１秒であったとすると、１秒−
０．２秒＝０．８秒となり、従来の８０％程度の時間で
被試験デバイスを試験することができることになる。短
縮する時間が高々０．２秒であったとしても試験の回数
を重ねるごとに、その効果は大きく現れてくることは容
易に理解することができよう。図１に示した実施例では
最も望ましい実施例を示したが、図２に示す制御方法を
採ることもできる。図２に示す制御方法はデバイス搬入
工程で第１通信工程のみを実行し、第１データ処理工程
はデバイス搬入工程後に実行させ、更にデバイス除去工
程の後に第２データ処理工程を実行し、更にその後にデ
バイス搬出工程と第２通信通信工程とを同時に並行して
実行させる制御方法とした例を示す。
【００２４】このように、制御した場合でも第１通信工
程と、第２通信工程で必要な時間分は短縮することがで
きる。
【００２５】
【発明の効果】以上説明したように、この発明によれば
デバイス搬送工程の最中に他の工程を実行させるから、
この同時に実行した工程に要する時間分は全体の試験時
間から差し引くことができる。よって試験に要する時間
を短縮することができるから、試験の繰返し周期を速め
ることができ、短時間に多量の半導体デバイスを試験す
ることができることになり、その効果は実用に供して頗
る大である。
【図面の簡単な説明】
【図１】この発明による半導体デバイス試験装置の制御
方法を説明するためのフローチャート。
【図２】この発明の変形実施例を説明するためのフロー
チャート。
【図３】半導体デバイス試験装置の概要を説明するため
のブロック図。
【図４】従来の半導体デバイス試験装置の制御方法を説
明するためのフローチャート。
【符号の説明】
１００ テスタ １０１ 主制御器 ２００ テストヘッド ３００ パフォーマンスボード ４００ ハンドラ ４０１ 制御器 ＳＫ ＩＣソケット

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】テスタとハンドラとの間でデータの授受を
    行ってテスタとハンドラとを動作させて半導体デバイス
    を試験し、その試験結果に従ってハンドラ側で被試験デ
    バイスを分類して格納する動作を繰返す半導体デバイス
    試験装置において、 上記ハンドラのデバイス搬送工程中に上記テスタとハン
    ドラ間のデータの授受を行う通信工程を実行させること
    を特徴とする半導体デバイス試験装置の制御方法。
  2. 【請求項２】テスタとハンドラとの間でデータの授受を
    行ってテスタとハンドラとを動作させ半導体デバイスを
    試験し、その試験結果に従ってハンドラ側で被試験デバ
    イスを分類して格納する動作を繰返す半導体デバイス試
    験装置において、 上記ハンドラのデバイス搬送工程中に上記テスタとハン
    ドラ間のデータの授受を行う通信工程と、上記テスタに
    おけるデータ処理工程の双方を実行させることを特徴と
    する半導体デバイス試験装置の制御方法。
  3. 【請求項３】請求項１記載の半導体デバイス試験装置の
    制御方法において、上記デバイス搬送工程と共に実行す
    る通信工程は試験工程の前と試験工程の後の双方で実行
    することを特徴とする半導体デバイス試験装置の制御方
    法。
  4. 【請求項４】請求項２記載の半導体デバイス試験装置の
    制御方法において、上記デバイス搬送工程と共に実行す
    る通信工程及びデータ処理工程は試験工程の前と試験工
    程の後の双方で実行することを特徴とする半導体デバイ
    ス試験装置の制御方法。
  5. 【請求項５】テスタとハンドラとの間でデータの授受を
    行ってテスタとハンドラとを動作させ半導体デバイスを
    試験し、その試験結果に従ってハンドラ側で被試験デバ
    イスを分類して格納する動作を繰返す半導体デバイス試
    験装置において、 上記ハンドラのデバイス搬送工程中に上記テスタとハン
    ドラ間のデータの授受を行う通信工程と、上記テスタに
    おけるデータ処理工程の双方を実行する構成としたこと
    を特徴とする半導体デバイス試験装置。
JP2000372553A 2000-12-07 2000-12-07 半導体デバイス試験装置の制御方法・半導体デバイス試験装置 Expired - Fee Related JP4585685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000372553A JP4585685B2 (ja) 2000-12-07 2000-12-07 半導体デバイス試験装置の制御方法・半導体デバイス試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000372553A JP4585685B2 (ja) 2000-12-07 2000-12-07 半導体デバイス試験装置の制御方法・半導体デバイス試験装置

Publications (2)

Publication Number Publication Date
JP2002174660A true JP2002174660A (ja) 2002-06-21
JP4585685B2 JP4585685B2 (ja) 2010-11-24

Family

ID=18842084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000372553A Expired - Fee Related JP4585685B2 (ja) 2000-12-07 2000-12-07 半導体デバイス試験装置の制御方法・半導体デバイス試験装置

Country Status (1)

Country Link
JP (1) JP4585685B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232269A (ja) * 1988-07-22 1990-02-02 Mitsubishi Electric Corp 半導体装置のテスト装置
JPH08101251A (ja) * 1994-09-30 1996-04-16 Ando Electric Co Ltd Ｉｃテスタ・ｉｃハンドラシステム
JPH11231020A (ja) * 1995-07-28 1999-08-27 Advantest Corp Ｉｃ試験システム
JP2001144156A (ja) * 1999-11-10 2001-05-25 Tokyo Electron Ltd データ通信方法及びデータ通信システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232269A (ja) * 1988-07-22 1990-02-02 Mitsubishi Electric Corp 半導体装置のテスト装置
JPH08101251A (ja) * 1994-09-30 1996-04-16 Ando Electric Co Ltd Ｉｃテスタ・ｉｃハンドラシステム
JPH11231020A (ja) * 1995-07-28 1999-08-27 Advantest Corp Ｉｃ試験システム
JP2001144156A (ja) * 1999-11-10 2001-05-25 Tokyo Electron Ltd データ通信方法及びデータ通信システム

Also Published As

Publication number Publication date
JP4585685B2 (ja) 2010-11-24

Similar Documents

Publication Publication Date Title
KR100699866B1 (ko) 로트 및 트레이 확인을 통한 반도체 소자의 연속검사 방법
US7042243B2 (en) Device test apparatus and test method including control unit(s) between controller and test units
JP3745566B2 (ja) 半導体バーンイン工程の半導体デバイス自動分類装置
US7825650B2 (en) Automated loader for removing and inserting removable devices to improve load time for automated test equipment
US20080007285A1 (en) Handler and method of testing semiconductor device by means of the handler
US7230417B2 (en) Test system of semiconductor device having a handler remote control and method of operating the same
JP2002181893A (ja) 半導体装置の検査方法および検査装置
US5537331A (en) Method of testing devices to be measured and testing system therefor
CN105983538B (zh) 一种高产能的测试分选机系统
US20150066414A1 (en) Automatic retest method for system-level ic test equipment and ic test equipment using same
JP2002174660A (ja) 半導体デバイス試験装置の制御方法・半導体デバイス試験装置
US20040253753A1 (en) Method for testing a remnant batch of semiconductor devices
KR100402311B1 (ko) 반도체 소자 테스트 시스템과 그의 제어방법
JPH05136219A (ja) 検査装置
US6323666B1 (en) Apparatus and method for testing test burn-in board and device under test, and test burn-in board handler
JP2888750B2 (ja) 半導体装置の処理装置およびその処理方法
JP2000214217A (ja) 半導体試験方法および半導体テストシステム
KR102546233B1 (ko) 웨이퍼 테스트 장치 및 그 테스트 방법
MX2007005251A (es) Programacion en paralelo de memoria flash durante prueba en-circuito.
JP4444419B2 (ja) データ通信方法及びデータ通信システム
KR100835999B1 (ko) Ｉｃ 소팅 핸들러 및 그 제어방법
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
KR100884573B1 (ko) L c d 백라이트용 램프의 에이징 시스템
JPH0943313A (ja) 半導体試験方法
JPH1079455A (ja) Ｉｃ挿入抜取装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060329

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100906

R150 Certificate of patent or registration of utility model

Ref document number: 4585685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees