JP3948764B2

JP3948764B2 - Ｉｃ試験システム

Info

Publication number: JP3948764B2
Application number: JP11617096A
Authority: JP
Inventors: 眞根本; 義仁小林; 浩人中村; 武士大西; 浩樹池田
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 1995-07-28
Filing date: 1996-05-10
Publication date: 2007-07-25
Anticipated expiration: 2016-05-10
Also published as: JPH09101344A; JP2007024907A

Description

【０００１】
【発明の属する技術分野】
この発明は例えば半導体メモリのようなＩＣを試験し、良品と不良品に分類するＩＣ試験システムに関する。
【０００２】
【従来の技術】
ＩＣは集積度の向上と共に、端子数が多くなり、ＩＣを傾斜した搬送路で滑走させる自然落下式の搬送方法で搬送することが難かしい状況になっている。このため最近のハンドラはＩＣを真空吸着ヘッドで吸着し、Ｘ−Ｙ搬送手段で任意の場所に搬送する水平搬送方式が採られている。
【０００３】
水平搬送方式のハンドラには、
▲１▼ 多数のＩＣを平面状に格納したトレーから、ＩＣを真空吸着ヘッドで吸着し、この吸着したＩＣをＸ−Ｙ搬送手段によって予熱部、テスト部へと順次搬送して試験を行ない、試験済のＩＣを良品、不良品に仕分けしながらトレーに戻す型式のものと、
▲２▼ ハンドラの外部でＩＣを収納して流通させるための汎用トレーをハンドラに与え、汎用トレーからテストトレーにＩＣを乗せ替え、ＩＣを搭載したテストトレーを恒温槽を経由してテスト部に搬送し、テストトレーにＩＣを格納したまま、テスト部でＩＣを試験し、試験後は除熱槽を経由してアンローダ部にテストトレーを搬出させ、アンローダ部でＩＣをテストトレーから汎用トレーに良品、不良品に仕分けしながら戻す型式のものとが実用されている。
【０００４】
▲１▼の型式のハンドラは一度にテストできるＩＣの数が２〜４個程度に制限されるため高速処理に適していない。この点▲２▼の型式のハンドラはＩＣをテストトレーに格納した状態でテスト用ソケットに接触させるため、一度に１６個或は３２個、６４個等、多くの数のＩＣをテストすることができる。従って現在は▲２▼の型式のハンドラが主流になりつつある。
【０００５】
図４乃至図１０を用いて▲２▼の型式のハンドラの概略の構成を説明する。図４は略線的平面図を示す。図中１００はテストヘッドを含むチャンバ部、２００はこれから試験を行なう被試験ＩＣを格納し、また試験済のＩＣを分類して格納するＩＣ格納部、３００は被試験ＩＣをチャンバ部１００に送り込むローダ部、４００はチャンバ部１００で試験が行なわれた試験済のＩＣを分類して取出すアンローダ部、ＴＳＴはローダ部３００で被試験ＩＣが積み込まれてチャンバ部１００に送り込まれ、チャンバ部１００でＩＣを試験し、試験済のＩＣをアンローダ部４００に運び出すＩＣ搬送用のテストトレーを示す。
【０００６】
チャンバ部１００はテストトレーＴＳＴに積み込まれた被試験ＩＣに目的とする高温又は低温の温度ストレスを与える恒温槽１０１と、この恒温槽１０１で熱ストレスが与えられた状態にあるＩＣをテストヘッドに接触させるテストチャンバ１０２と、テストチャンバ１０２で試験されたＩＣから、与えられた熱ストレスを除去する除熱槽１０３とによって構成される。つまり、恒温槽１０１で高温を印加した場合は送風により冷却し、室温に戻してアンローダ部４００に搬出する。また恒温槽１０１で例えば−３０℃程度の低温を印加した場合は温風乃至はヒータ等で加熱し、結露が生じない程度の温度に戻してアンローダ部４００に搬出する。
【０００７】
恒温槽１０１及び除熱槽１０３はテストチャンバ１０２より上方に突出されて配置される。恒温槽１０１と除熱槽１０３の上部間に図５に示すように基板１０５が差し渡され、この基板１０５にテストトレー搬送手段１０８が装着され、このテストトレー搬送手段１０８によってテストトレーＴＳＴが、除熱槽１０３側から恒温槽１０１に向って移送される。テストトレーＴＳＴはローダ部３００で被試験ＩＣを積込み、恒温槽１０１に運び込まれる。恒温槽１０１には垂直搬送手段が装着されており、この垂直搬送手段によって複数枚のテストトレーＴＳＴが支持されてテストチャンバ１０２が空くまで待機する。この待機中に被試験ＩＣに高温又は低温の温度ストレスを印加する。テストチャンバ１０２にはその中央にテストヘッド１０４が配置され、テストヘッド１０４の上にテストトレーＴＳＴが運ばれて被試験ＩＣをテストヘッド１０４に電気的に接触させ試験を行なう。試験が終了したテストトレーＴＳＴは除熱槽１０３で除熱し、ＩＣの温度を室温に戻し、アンローダ部４００に排出する。
【０００８】
ＩＣ格納部２００には被試験ＩＣを格納する被試験ＩＣストッカ２０１と、試験の結果に応じて分類されたＩＣを格納する試験済ＩＣストッカ２０２とが設けられる。被試験ＩＣストッカ２０１には被試験ＩＣを格納した汎用トレーＫＳＴが積層されて保持される。この汎用トレーＫＳＴがローダ部３００に運ばれ、ローダ部３００に運ばれた汎用トレーＫＳＴからローダ部３００に停止しているテストトレーＴＳＴに被試験ＩＣを積み替える。汎用トレーＫＳＴからテストトレーＴＳＴにＩＣを運び込むＩＣ搬送手段としては図５に示すように、基板１０５の上部に架設した２本のレール３０１と、この２本のレール３０１によってテストトレーＴＳＴと汎用トレーＫＳＴとの間を往復（この方向をＹ方向とする）することができる可動アーム３０２と、この可動アーム３０２によって支持され、可動アーム３０２に沿ってＸ方向に移動できる可動ヘッド３０３とによって構成されるＸ−Ｙ搬送手段３０４を用いることができる。可動ヘッド３０３には下向に吸着ヘッドが装着され、この吸着ヘッドが空気を吸引しながら移動し、汎用トレーＫＳＴからＩＣを吸着し、そのＩＣをテストトレーＴＳＴに搬送する。吸着ヘッドは可動ヘッド３０３に対して例えば８本程度装着され、一度に８個のＩＣをテストトレーＴＳＴに搬送する。
【０００９】
図６にテストトレーＴＳＴの構造を示す。テストトレーＴＳＴは方形フレーム１２に複数のさん１３が平行かつ等間隔に形成され、これらさん１３の両側、またさん１３と対向するフレーム１２の辺１２ａにそれぞれ複数の取付け片１４が等間隔に突出形成され、これらさん１３の間、またはさん１３及び辺１２ａの間と、２つの取付け片１４とによりキャリア収納部１５が配列構成されている。各キャリア収納部１５にそれぞれ１個のＩＣキャリア１６が収納され、２つの取付け片１４にファスナ１７によりフローティング状態で取付けらける。ＩＣキャリア１６は１つのテストトレーＴＳＴに１６×４個程度取付けられる。
【００１０】
ＩＣキャリア１６の外形は同一形状、同一寸法をしており、ＩＣキャリア１６にＩＣ素子が収納される。ＩＣ収納部１９は、収容するＩＣの形状に応じて決められる。ＩＣ収容部１９はこの例では方形凹部とされている。ＩＣキャリア１６の両端部にはそれぞれ取付け片１４への取付け用穴２１と、位置決用ピン挿入用穴２２とが形成されている。
【００１１】
ＩＣキャリア１６内のＩＣの位置ずれや飛出し防止のため、例えば図７に示すようにラッチ２３がＩＣキャリア１６に取付けられている。ラッチ２３はＩＣ収容部１９の底面からラッチ２３が上方に一体に突出され、ＩＣキャリア１６を構成する樹脂材の弾性を利用して、ＩＣ素子をＩＣ収容部１９に収容する際、又はＩＣ収容部１９から取出す際に、ＩＣ素子を吸着するＩＣ吸着パッド２４と全体としては同時に移動するラッチ解放機構２５で２つのラッチ２３の間隔を広げた後、ＩＣの収容又は取出しを行う。ラッチ解放機構２５をラッチ２３から離すと、その弾性力で元状態に戻り、収容されたＩＣはラッチ２３で抜け止めされた状態に保持される。
【００１２】
ＩＣキャリア１６は図８に示すようにＩＣのピン１８を下面側に露出して保持する。テストヘッド１０４ではこの露出したＩＣのピン１８をＩＣソケットのコンタクト１９に押し付け、ＩＣをテストヘッドに電気的に接触させる。このためにテストヘッド１０４の上部にはＩＣを下向に抑え付ける圧接子２０が設けられ、この圧接子が各ＩＣキャリア１６に収納されているＩＣを上方から抑え付け、テストヘッド１０４に接触させる。
【００１３】
テストヘッドに一度に接続されるＩＣの数は例えば図９に示すように４行１６列に配列されたＩＣを４列おきに４列（斜線部分）を１度に試験を行なう。つまり１回目は１，５，９，１３列に配置された１６個のＩＣを試験し、２回目はテストトレーＴＳＴを１列分移動させて２，６，１０，１４列に配置されたＩＣを試験し、これを４回繰返して全てのＩＣを試験する。試験の結果は各ＩＣに割当たシリアル番号（ロット内のシリアル番号）、テストトレーＴＳＴに付された識別番号、テストトレーＴＳＴのＩＣ収納部に割当た番号で決まるアドレスに試験結果を記憶する。
【００１４】
アンローダ部４００にはローダ部３００に設けられたＸ−Ｙ搬送手段３０４と同一構造の搬送手段４０４が設けられ、このＸ−Ｙ搬送手段４０４によってアンローダ部４００に運び出されたテストトレーＴＳＴから試験済のＩＣを汎用トレーＫＳＴに積み替える。図４及び図５に示す例では試験済ＩＣストッカ２０２に８個のストッカＫＳＴ−１，ＫＳＴ−２，…，ＫＳＴ−８を設け、試験結果に応じて最大８つの分類に仕分けして格納できるように構成した場合を示す。つまり、良品と不良品の別の外に、良品の中でも動作速度が高速のもの、中速のもの、低速のもの、或は不良の中でも再試験が必要なもの等に仕分けされる。仕分け可能なカテゴリーの最大が８種類としても、アンローダ部４００には４枚の汎用トレーしか配置することができない。このため、従来はアンローダ部４００に配置された汎用トレーＫＳＴに割当られたカテゴリー以外のカテゴリーに分類されるＩＣが発生した場合は、アンローダ部４００から１枚の汎用トレーＫＳＴをＩＣ格納部２００に戻し、これに代えて新たに発生したカテゴリーのＩＣを格納すべき汎用トレーＫＳＴをアンローダ部４００に転送し、そのＩＣを格納する。
【００１５】
被試験ＩＣストッカ２０１及び試験済ＩＣストッカ２０２は図１０に示すように枠状のトレー支持枠２０３と、このトレー支持枠２０３の下部から侵入して上部に向って昇降可能とするエレベータ２０４とを具備して構成される。トレー支持枠２０３には汎用トレーＫＳＴが複数積み重ねられて支持され、この積み重ねられた汎用トレーＫＳＴがエレベータ２０４で上下に移動される。
【００１６】
被試験ＩＣストッカ２０１及び試験済ＩＣストッカ２０２の上部には基板１０５との間において被試験ＩＣストッカ２０１と試験済ＩＣストッカ２０２（図５）の配列方向の全範囲にわたって移動するトレー搬送手段２０５が設けられる。トレー搬送手段２０５には下向に汎用トレーを把持する把持具を装備する。被試験ＩＣストッカ２０１の上部にトレー搬送手段２０５を移動させ、その状態でエレベータ２０４を駆動させ、積み重ねた汎用トレーＫＳＴを上昇させる。上昇して来る汎用トレーＫＳＴの最上段のトレーを把持具で把持する。トレー搬送手段２０５に被試験ＩＣを格納している汎用トレーＫＳＴを引き渡すと、エレベータ２０４は下降し、元の位置に戻る。これと共に、トレー搬送手段２０５は水平方向に移動し、ローダ部３００の位置に運ばれる。この位置でトレー搬送手段２０５は把持具から汎用トレーを外し、わずか下にあるトレー受（特に図示しない）に汎用トレーＫＳＴを一旦預ける。トレー受けに汎用トレーＫＳＴを預けたトレー搬送手段２０５はローダ部３００以外の位置に移動する。この状態で汎用トレーＫＳＴが搭載されている部分の下側からエレベータ２０４が上昇し、被試験ＩＣを搭載している汎用トレーＫＳＴを上方に上昇させ基板１０５に形成した窓１０６に汎用トレーＫＳＴが臨むように支持させる。つまり、窓１０６の下面周辺には汎用トレーＫＳＴを把持する把持手段（特に図示しない）が設けられ、この把持手段に被試験ＩＣを格納した汎用トレーＫＳＴが把持される。
【００１７】
アンローダ部４００の窓１０６には空の汎用トレーが保持され、この空の汎用トレーＫＳＴに、各汎用トレーに割当たカテゴリーに従って試験済ＩＣを分類して格納する。窓１０６の部分に保持された汎用トレーが満杯になると、その汎用トレーＫＳＴはエレベータ２０４に抑えられ、エレベータ２０４に支持された状態で把持手段が解除されて窓１０６の位置からエレベータ２０４によって降され、トレー搬送手段２０５によって自己に割当られたカテゴリーのトレー格納位置に収納される。尚、図４に示す２０６は空トレーストッカを示す。この空トレーストッカ２０６から空のトレーがアンローダ部４００の各窓１０６の位置に配置され、試験済ＩＣの格納に供せられる。
【００１８】
【発明が解決しようとする課題】
上述したように、ＩＣをテストトレーに積み替えてテスト部に送り込む型式のハンドラを用いたＩＣ試験システムにあっては、一度にテストできるＩＣの数を大きく採れるのでテストに要する時間を短かくすることができる。これに対し、アンローダ部４００では一度に８個程度のＩＣをテストトレーから汎用トレーに戻す作業を行なう。然も仕分けしながらの作業となるので、この仕分け作業に時間が掛る欠点がある。このため、アンローダ部４００には搬送装置を２台設けているが、テストに要する時間より仕分けに要する時間の方が長くなってしまう不都合が生じる。
【００１９】
この発明の第１の目的はテストトレーから汎用トレーへのＩＣの排出を高速度に実行することができるＩＣ試験システムを提供しようとするものである。
この発明の第２の目的は条件の異なる試験を複数回繰返し実行するＩＣ試験システムにおいて、多量のＩＣを可及的に短かい時間でテストを実行し、その結果に従って分類を実行することができるＩＣ試験システムを提供しようとするものである。
【００２０】
【課題を解決するための手段】
この発明の請求項１で提案するＩＣ試験システムでは、被試験ＩＣをローダ部において汎用トレーからテストトレーに積み替え、テストトレーに被試験ＩＣを搭載した状態のテストトレーを恒温槽からテスト部に搬送し、テスト部でテストトレーに搭載した状態のＩＣをテストし、テスト終了後にテストトレーをアンローダ部に搬出し、アンローダ部で試験済ＩＣを汎用トレーに戻す型式のハンドラにおいて、
ＩＣ試験装置本体乃至はその上位に位置するホストコンピュータに格納情報記憶手段を設け、この格納情報記憶手段に各ＩＣに付したシリアル番号、各汎用トレーに付した識別番号及び汎用トレーの各ＩＣ収納部に付した番号で決められるアドレスにこの各収納部に収納したＩＣの試験結果及びテスト部で接触したソケット番号等を記憶させる構成としたＩＣ試験システムを提供するものである。
【００２１】
この請求項１で提案したＩＣ試験システムの構成によれば格納情報記憶手段に記憶した格納情報を利用することにより分類専用機によってＩＣを分離させることができる。従ってテスト用のハンドラでは分類作業を行なわずに、単にテストトレーから汎用トレーにＩＣを搬出すればよいから、高速にＩＣを積み替えることができる。特に分類に不足したカテゴリーの汎用トレーをアンローダ部に呼び出さなくて済むから、この点でも処理速度を高めることができる。
【００２２】
この発明の請求項２及び３で提案するＩＣ試験システムでは条件が異なる試験を複数回実行するＩＣ試験システムにおいて、上記した格納情報記憶手段を設け、この格納情報記憶手段により各汎用トレーに格納されたＩＣのテスト結果を全て記憶させると共に、分類は良品と不良品の２者択一に分類するだけにする。
分類作業を２者択一に制限することにより、全てのカテゴリーに分類するより高速処理ができる。これと共に、一度不良と判定されたＩＣを次の条件のテストに供給しないように制限することができる。よって、この制限により、一度不良と判定されたＩＣは、複数回繰返されるＩＣのテストに混入しないため、不良と判定されたＩＣを再度試験するような無駄な時間が生じることを阻止することができる。従ってこの点でＩＣを高速に試験できる利点が得られる。また、この請求項２の発明でも格納情報記憶手段に記憶した情報を利用することにより、分類専用機でこまかい分類に仕分けすることができる利点が得られる。
【００２３】
【発明の実施の形態】
図１にこの発明の請求項１で提案するＩＣ試験システムの一実施例を示す。図中Ａ、Ｂ、ＣはＩＣテストステーションを示す。各ＩＣテストステーションＡ、Ｂ、ＣはＩＣ試験装置本体１０と、ハンドラ１１とによって構成される。各ＩＣ試験装置本体１０はホストコンピュータ１２の管理下におかれて制御される。図示した例では各ＩＣ試験装置本体１０に１台のハンドラ１１を接続した状態を示すが、現実には１台の試験装置本体１０に２台のハンドラ１１が接続されてＩＣテストステーションＡ、Ｂ、Ｃが構成される。
【００２４】
この実施例ではホストコンピュータ１２に格納情報記憶手段１４を設けた場合を示す。この格納情報記憶手段１４には各ハンドラ１１において、テスト済のＩＣを汎用トレーＫＳＴに格納する毎に、その各ＩＣに割当たシリアル番号、汎用トレーＫＳＴに付した識別番号、各格納場所に対応して割付けた番号等によって決められるアドレスにＩＣの試験結果を全て記憶させる。試験結果としては試験の条件、良品の中の例えば高速、中速、低速の分類、不良の中の再テストの要否、試験時に接触したテストヘッドのソケット番号等を記憶させる。この記憶させる格納情報はＩＣ試験装置１０を経由して例えばコンピュータ間におけるＧＰＩＢ通信ポート或はＲＳ２３２Ｃ通信ポート等の通信手段１５によりホストコンピュータ１２に送り込まれ、格納情報記憶手段１４に記憶させる。
【００２５】
格納情報記憶手段１４はメモリで構成することができる。格納情報記憶手段１４に記憶した格納情報は例えば各ＩＣテストステーションＡ、Ｂ、Ｃの別にフロッピーディスク等の記憶媒体に記憶させて分類専用機１３に提供するか、又は通信手段１５を利用して分類専用機１３に転送することができる。
各ハンドラ１１で試験済のＩＣを格納した汎用トレーＫＳＴは例えば図２に示すような容器２０に収容されて分類専用機１３に運ぶか、又は各ハンドラ１１と分類専用機１３との間に架設したトレー搬送装置によって分類専用機２０に運ばれる。分類専用機１３に運ばれた汎用トレーＫＳＴから分類専用機１３に設けられたＩＣ吸着ヘッドによってＩＣが取り出され、その取出位置に対応したアドレスに記憶されている格納情報に従って分類が実行される。
【００２６】
図３はこの発明の請求項２と３で提案したＩＣ試験システムの実施例を示す。この発明の請求項２で提案したＩＣ試験システムでは各ＩＣテストステーションＡ，Ｂ，Ｃは例えば試験の条件が異ならされてＩＣを試験する。試験の条件としては例えば被試験ＩＣに与える温度の違い或は動作電圧の違い等が上げられる。ＩＣテストステーションＡでは被試験ＩＣを全量試験する。被試験ＩＣはＩＣ収納部となる汎用トレーＫＳＴに収納されてハンドラ１１に与えられる。汎用トレーＫＳＴは例えば図２に示すように搬送用の容器２０に複数枚積み重ねられて収納され、容器２０の開閉蓋２１を開いてハンドラ１１に装着する。ハンドラ１１は容器２０から汎用トレーＫＳＴを１枚づつ運び出し、汎用トレーＫＳＴに搭載されているＩＣを必要に応じてテスト用のトレーに移し替え、テスト用トレーが恒温槽を通じてテストチャンバに送り込まれ、テストチャンバに設けられたテストヘッド部にＩＣを接触させ、ＩＣの動作を試験する。テストトレーに搭載されているＩＣの全てのテストが終了すると、テストトレーはテストチャンバから搬出され、除熱槽で除熱されてチャンバーの外に排出される。チャンバーの外に排出されたテストトレー上のＩＣはアンローダ部で先に示した汎用トレーＫＳＴに移し替えられる。この移し替えを行なう際に、この発明の請求項２では汎用トレーＫＳＴを少なくとも２枚用意し、良品と不良品に分類する。汎用トレーＫＳＴが良品及び不良品で満杯になると、その満杯になった汎用トレーＫＳＴは搬送手段で容器２０に戻される。このとき、容器２０内において、例えば下段側から不良品を収納した汎用トレーＫＳＴを格納し、良品を収納した汎用トレーＫＳＴは上段側から格納する。このようにして容器２０内で良品と不良品を格納した汎用トレーＫＳＴを仕分けする。
【００２７】
容器２０に全ての汎用トレーＫＳＴが戻されると、容器２０を次のＩＣテストステーションＢに移す。ＩＣテストステーションＢでは良品を格納した汎用トレーＫＳＴだけを引き出し、良品と判定されたＩＣだけを試験する。ＩＣテストステーションＢで不良品が発生した場合は容器２０内で不良品を格納した汎用トレーＫＳＴ（ＩＣ収納凹部に空きが有るもの）がアンローダ部に呼び出され、ＩＣテストステーションＢで不良と判定されたＩＣを格納する。
【００２８】
ＩＣテストステーションＡで良品と判定されたＩＣが全て試験され、全ての汎用トレーＫＳＴが容器２０に戻されると、容器２０を次のＩＣテストステーションＣに移す。ＩＣテストステーションＣではＩＣテストステーションＢで良品と判定されたＩＣだけを試験し、その試験結果を各汎用トレーＫＳＴのＩＣ毎にホストコンピュータ１２に設けた格納情報記憶手段１４に記憶する。ＩＣテストステーションＣで不良品が発生すると、その不良のＩＣは不良のＩＣを収納した汎用トレーＫＳＴに収納される。
【００２９】
ＩＣテストステーションＣで過去の試験で良品と判定されたＩＣが全て試験されると、容器２０は分類専用機１３に移される。分類専用機１３ではホストコンピュータ１２から送られて来る格納情報に従ってＩＣを分類する。
尚、図１及び図３に示した例ではＩＣテストステーションをＡ，Ｂ，Ｃの３組設けた例を示したが、ＩＣテストステーションの組数に制限はない。また、ＩＣテストステーションＣと分類専用機１３の組合せだけでもハンドラ１１の処理速度を向上させることができる。よってＩＣテストステーションＣと分類専用機１３との組合せだけでもこの発明の目的を達することができる。また、請求項２及び３で提案したＩＣ試験システムは従来技術で説明した型式▲１▼のハンドラを用いる場合に適用しても有効である。
【００３０】
【発明の効果】
以上説明したように、この発明によればハンドラ１１は請求項１の発明によれば分類動作を実行することなく、また請求項２及び３の発明によれば良品と不良品或はその他の仕分け方法による２分類だけを実行すればよいから、各ＩＣテストステーション毎のＩＣの試験に要する時間を短縮することができ、高速化することができる。また各ハンドラ１１は分類動作させたとしても高々２分類だけを実行すればよいから、構成を簡素化することができる。よってハンドラ１１のコストダウンも期待できる。また試験結果の中にテスト部で接触したソケット番号を記憶したから、特定のソケットに接触したＩＣに不良が集中して発生した場合は、ソケットの不良になっていることが多い、従って、テスト部におけるソケットの不良を検出できる利点が得られる。
【００３１】
更に分類専用機１３は分類だけを行なうだけでよいから、ハンドラ１１より安価に作ることができる。よって全体として安価なＩＣ試験システムを構築できる利点が得られる。
【図面の簡単な説明】
【図１】この発明の請求項１の実施例を示すブロック図。
【図２】汎用トレーの複数枚を１組として持運びする容器を説明するための斜視図。
【図３】この発明の請求項２の実施例を示すブロック図。
【図４】従来のテストトレーを用いる型式のハンドラを説明するための略線的平面図。
【図５】図４のハンドラの構成を説明するための斜視図。
【図６】図４及び図５に示したハンドラに用いるテストトレーの構造を説明するための斜視図。
【図７】図６に示したテストトレーのＩＣ収納部分を説明するための斜視図。
【図８】図７に示したＩＣ収納部にＩＣを収納し、テスト部でＩＣをテストヘッドに接触させた状態を説明するための図。
【図９】テストトレーに収納したＩＣのテスト順序を説明するための平面図。
【図１０】図４及び図５に示したハンドラの汎用トレーを収納するストッカの構造を説明するための斜視図。
【符号の説明】
Ａ，Ｂ，ＣＩＣテストステーション
１０ＩＣ試験装置本体
１１ハンドラ
１２ホストコンピュータ
１３分類専用機
１４格納情報記憶手段
ＴＳＴテストトレー
ＫＳＴ汎用トレー

Claims

ローダ部において被試験ＩＣをテストトレーに搭載し、このテストトレーをテスト部に順次搬送し、テスト部においてテストトレーに搭載した被試験ＩＣを試験装置本体に電気的に接続し、被試験ＩＣの動作を試験すると共に、試験終了後はテスト部からテストトレーをアンローダ部に搬出し、アンローダ部においてテストトレーから汎用トレーに試験済ＩＣを積み替え、試験済ＩＣを搭載した汎用トレーをハンドラから取り出すＩＣ試験システムにおいて、
上記試験装置本体と上記ハンドラとから成る試験条件が互いに異なるＩＣテストステーションが複数併設され、
上記複数併設されたＩＣテストステーションそれぞれが接続される１つのホストコンピュータに上記全てのＩＣテストステーションにおける被試験ＩＣの試験結果が記憶される格納情報記憶手段が設けられ、
上記各ＩＣテストステーションの上記ハンドラは、その試験装置本体における試験済ＩＣ内の良品のみを次のＩＣテストステーションに移送するために、上記アンローダ部においてテストトレーから汎用トレーに試験済みＩＣを積み替える際に、試験済ＩＣに付された番号、試験結果及び試験に用いたソケット番号、上記積み替えられた汎用トレー上の搭載情報、の格納情報を上記格納情報記憶手段に記憶し、この格納情報を分類専用機に送給し、分類専用機で試験済ＩＣを試験結果に従って分類するように構成したことを特徴とするＩＣ試験システム。