JPH09101344A - Ic試験システム - Google Patents
Ic試験システムInfo
- Publication number
- JPH09101344A JPH09101344A JP8116170A JP11617096A JPH09101344A JP H09101344 A JPH09101344 A JP H09101344A JP 8116170 A JP8116170 A JP 8116170A JP 11617096 A JP11617096 A JP 11617096A JP H09101344 A JPH09101344 A JP H09101344A
- Authority
- JP
- Japan
- Prior art keywords
- test
- tray
- tested
- ics
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Discharge Of Articles From Conveyors (AREA)
Abstract
るIC試験システムを得る。 【解決手段】 ICを搬送するハンドラ11と、ハンド
ラで搬送されてテストヘッドに接続されたICの動作を
試験するIC試験装置本体10とによって構成されるI
Cテストステーションにおいて、各ハンドラは良品と不
良品の別を仕分けすることなく、テストトレーから汎用
トレーに試験済ICを移し、各ICの試験結果は格納情
報記憶手段に記憶させ、この格納情報記憶手段に記憶し
た情報を分類専用機に送給し、分類は分類専用機で行な
わせる。
Description
リのようなICを試験し、良品と不良品に分類するIC
試験システムに関する。
くなり、ICを傾斜した搬送路で滑走させる自然落下式
の搬送方法で搬送することが難かしい状況になってい
る。このため最近のハンドラはICを真空吸着ヘッドで
吸着し、X−Y搬送手段で任意の場所に搬送する水平搬
送方式が採られている。
真空吸着ヘッドで吸着し、この吸着したICをX−Y搬
送手段によって予熱部、テスト部へと順次搬送して試験
を行ない、試験済のICを良品、不良品に仕分けしなが
らトレーに戻す型式のものと、 ハンドラの外部でICを収納して流通させるための
汎用トレーをハンドラに与え、汎用トレーからテストト
レーにICを乗せ替え、ICを搭載したテストトレーを
恒温槽を経由してテスト部に搬送し、テストトレーにI
Cを格納したまま、テスト部でICを試験し、試験後は
除熱槽を経由してアンローダ部にテストトレーを搬出さ
せ、アンローダ部でICをテストトレーから汎用トレー
に良品、不良品に仕分けしながら戻す型式のものとが実
用されている。
ICの数が2〜4個程度に制限されるため高速処理に適
していない。この点の型式のハンドラはICをテスト
トレーに格納した状態でテスト用ソケットに接触させる
ため、一度に16個或は32個、64個等、多くの数の
ICをテストすることができる。従って現在はの型式
のハンドラが主流になりつつある。
ラの概略の構成を説明する。図4は略線的平面図を示
す。図中100はテストヘッドを含むチャンバ部、20
0はこれから試験を行なう被試験ICを格納し、また試
験済のICを分類して格納するIC格納部、300は被
試験ICをチャンバ部100に送り込むローダ部、40
0はチャンバ部100で試験が行なわれた試験済のIC
を分類して取出すアンローダ部、TSTはローダ部30
0で被試験ICが積み込まれてチャンバ部100に送り
込まれ、チャンバ部100でICを試験し、試験済のI
Cをアンローダ部400に運び出すIC搬送用のテスト
トレーを示す。
積み込まれた被試験ICに目的とする高温又は低温の温
度ストレスを与える恒温槽101と、この恒温槽101
で熱ストレスが与えられた状態にあるICをテストヘッ
ドに接触させるテストチャンバ102と、テストチャン
バ102で試験されたICから、与えられた熱ストレス
を除去する除熱槽103とによって構成される。つま
り、恒温槽101で高温を印加した場合は送風により冷
却し、室温に戻してアンローダ部400に搬出する。ま
た恒温槽101で例えば−30℃程度の低温を印加した
場合は温風乃至はヒータ等で加熱し、結露が生じない程
度の温度に戻してアンローダ部400に搬出する。
ャンバ102より上方に突出されて配置される。恒温槽
101と除熱槽103の上部間に図5に示すように基板
105が差し渡され、この基板105にテストトレー搬
送手段108が装着され、このテストトレー搬送手段1
08によってテストトレーTSTが、除熱槽103側か
ら恒温槽101に向って移送される。テストトレーTS
Tはローダ部300で被試験ICを積込み、恒温槽10
1に運び込まれる。恒温槽101には垂直搬送手段が装
着されており、この垂直搬送手段によって複数枚のテス
トトレーTSTが支持されてテストチャンバ102が空
くまで待機する。この待機中に被試験ICに高温又は低
温の温度ストレスを印加する。テストチャンバ102に
はその中央にテストヘッド104が配置され、テストヘ
ッド104の上にテストトレーTSTが運ばれて被試験
ICをテストヘッド104に電気的に接触させ試験を行
なう。試験が終了したテストトレーTSTは除熱槽10
3で除熱し、ICの温度を室温に戻し、アンローダ部4
00に排出する。
る被試験ICストッカ201と、試験の結果に応じて分
類されたICを格納する試験済ICストッカ202とが
設けられる。被試験ICストッカ201には被試験IC
を格納した汎用トレーKSTが積層されて保持される。
この汎用トレーKSTがローダ部300に運ばれ、ロー
ダ部300に運ばれた汎用トレーKSTからローダ部3
00に停止しているテストトレーTSTに被試験ICを
積み替える。汎用トレーKSTからテストトレーTST
にICを運び込むIC搬送手段としては図5に示すよう
に、基板105の上部に架設した2本のレール301
と、この2本のレール301によってテストトレーTS
Tと汎用トレーKSTとの間を往復(この方向をY方向
とする)することができる可動アーム302と、この可
動アーム302によって支持され、可動アーム302に
沿ってX方向に移動できる可動ヘッド303とによって
構成されるX−Y搬送手段304を用いることができ
る。可動ヘッド303には下向に吸着ヘッドが装着さ
れ、この吸着ヘッドが空気を吸引しながら移動し、汎用
トレーKSTからICを吸着し、そのICをテストトレ
ーTSTに搬送する。吸着ヘッドは可動ヘッド303に
対して例えば8本程度装着され、一度に8個のICをテ
ストトレーTSTに搬送する。
テストトレーTSTは方形フレーム12に複数のさん1
3が平行かつ等間隔に形成され、これらさん13の両
側、またさん13と対向するフレーム12の辺12aに
それぞれ複数の取付け片14が等間隔に突出形成され、
これらさん13の間、またはさん13及び辺12aの間
と、2つの取付け片14とによりキャリア収納部15が
配列構成されている。各キャリア収納部15にそれぞれ
1個のICキャリア16が収納され、2つの取付け片1
4にファスナ17によりフローティング状態で取付けら
ける。ICキャリア16は1つのテストトレーTSTに
16×4個程度取付けられる。
寸法をしており、ICキャリア16にIC素子が収納さ
れる。IC収納部19は、収容するICの形状に応じて
決められる。IC収容部19はこの例では方形凹部とさ
れている。ICキャリア16の両端部にはそれぞれ取付
け片14への取付け用穴21と、位置決用ピン挿入用穴
22とが形成されている。
出し防止のため、例えば図7に示すようにラッチ23が
ICキャリア16に取付けられている。ラッチ23はI
C収容部19の底面からラッチ23が上方に一体に突出
され、ICキャリア16を構成する樹脂材の弾性を利用
して、IC素子をIC収容部19に収容する際、又はI
C収容部19から取出す際に、IC素子を吸着するIC
吸着パッド24と全体としては同時に移動するラッチ解
放機構25で2つのラッチ23の間隔を広げた後、IC
の収容又は取出しを行う。ラッチ解放機構25をラッチ
23から離すと、その弾性力で元状態に戻り、収容され
たICはラッチ23で抜け止めされた状態に保持され
る。
のピン18を下面側に露出して保持する。テストヘッド
104ではこの露出したICのピン18をICソケット
のコンタクト19に押し付け、ICをテストヘッドに電
気的に接触させる。このためにテストヘッド104の上
部にはICを下向に抑え付ける圧接子20が設けられ、
この圧接子が各ICキャリア16に収納されているIC
を上方から抑え付け、テストヘッド104に接触させ
る。
は例えば図9に示すように4行16列に配列されたIC
を4列おきに4列(斜線部分)を1度に試験を行なう。
つまり1回目は1,5,9,13列に配置された16個
のICを試験し、2回目はテストトレーTSTを1列分
移動させて2,6,10,14列に配置されたICを試
験し、これを4回繰返して全てのICを試験する。試験
の結果は各ICに割当たシリアル番号(ロット内のシリ
アル番号)、テストトレーTSTに付された識別番号、
テストトレーTSTのIC収納部に割当た番号で決まる
アドレスに試験結果を記憶する。
設けられたX−Y搬送手段304と同一構造の搬送手段
404が設けられ、このX−Y搬送手段404によって
アンローダ部400に運び出されたテストトレーTST
から試験済のICを汎用トレーKSTに積み替える。図
4及び図5に示す例では試験済ICストッカ202に8
個のストッカKST−1,KST−2,…,KST−8
を設け、試験結果に応じて最大8つの分類に仕分けして
格納できるように構成した場合を示す。つまり、良品と
不良品の別の外に、良品の中でも動作速度が高速のも
の、中速のもの、低速のもの、或は不良の中でも再試験
が必要なもの等に仕分けされる。仕分け可能なカテゴリ
ーの最大が8種類としても、アンローダ部400には4
枚の汎用トレーしか配置することができない。このた
め、従来はアンローダ部400に配置された汎用トレー
KSTに割当られたカテゴリー以外のカテゴリーに分類
されるICが発生した場合は、アンローダ部400から
1枚の汎用トレーKSTをIC格納部200に戻し、こ
れに代えて新たに発生したカテゴリーのICを格納すべ
き汎用トレーKSTをアンローダ部400に転送し、そ
のICを格納する。
ストッカ202は図10に示すように枠状のトレー支持
枠203と、このトレー支持枠203の下部から侵入し
て上部に向って昇降可能とするエレベータ204とを具
備して構成される。トレー支持枠203には汎用トレー
KSTが複数積み重ねられて支持され、この積み重ねら
れた汎用トレーKSTがエレベータ204で上下に移動
される。
ストッカ202の上部には基板105との間において被
試験ICストッカ201と試験済ICストッカ202
(図5)の配列方向の全範囲にわたって移動するトレー
搬送手段205が設けられる。トレー搬送手段205に
は下向に汎用トレーを把持する把持具を装備する。被試
験ICストッカ201の上部にトレー搬送手段205を
移動させ、その状態でエレベータ204を駆動させ、積
み重ねた汎用トレーKSTを上昇させる。上昇して来る
汎用トレーKSTの最上段のトレーを把持具で把持す
る。トレー搬送手段205に被試験ICを格納している
汎用トレーKSTを引き渡すと、エレベータ204は下
降し、元の位置に戻る。これと共に、トレー搬送手段2
05は水平方向に移動し、ローダ部300の位置に運ば
れる。この位置でトレー搬送手段205は把持具から汎
用トレーを外し、わずか下にあるトレー受(特に図示し
ない)に汎用トレーKSTを一旦預ける。トレー受けに
汎用トレーKSTを預けたトレー搬送手段205はロー
ダ部300以外の位置に移動する。この状態で汎用トレ
ーKSTが搭載されている部分の下側からエレベータ2
04が上昇し、被試験ICを搭載している汎用トレーK
STを上方に上昇させ基板105に形成した窓106に
汎用トレーKSTが臨むように支持させる。つまり、窓
106の下面周辺には汎用トレーKSTを把持する把持
手段(特に図示しない)が設けられ、この把持手段に被
試験ICを格納した汎用トレーKSTが把持される。
用トレーが保持され、この空の汎用トレーKSTに、各
汎用トレーに割当たカテゴリーに従って試験済ICを分
類して格納する。窓106の部分に保持された汎用トレ
ーが満杯になると、その汎用トレーKSTはエレベータ
204に抑えられ、エレベータ204に支持された状態
で把持手段が解除されて窓106の位置からエレベータ
204によって降され、トレー搬送手段205によって
自己に割当られたカテゴリーのトレー格納位置に収納さ
れる。尚、図4に示す206は空トレーストッカを示
す。この空トレーストッカ206から空のトレーがアン
ローダ部400の各窓106の位置に配置され、試験済
ICの格納に供せられる。
をテストトレーに積み替えてテスト部に送り込む型式の
ハンドラを用いたIC試験システムにあっては、一度に
テストできるICの数を大きく採れるのでテストに要す
る時間を短かくすることができる。これに対し、アンロ
ーダ部400では一度に8個程度のICをテストトレー
から汎用トレーに戻す作業を行なう。然も仕分けしなが
らの作業となるので、この仕分け作業に時間が掛る欠点
がある。このため、アンローダ部400には搬送装置を
2台設けているが、テストに要する時間より仕分けに要
する時間の方が長くなってしまう不都合が生じる。
汎用トレーへのICの排出を高速度に実行することがで
きるIC試験システムを提供しようとするものである。
この発明の第2の目的は条件の異なる試験を複数回繰返
し実行するIC試験システムにおいて、多量のICを可
及的に短かい時間でテストを実行し、その結果に従って
分類を実行することができるIC試験システムを提供し
ようとするものである。
案するIC試験システムでは、被試験ICをローダ部に
おいて汎用トレーからテストトレーに積み替え、テスト
トレーに被試験ICを搭載した状態のテストトレーを恒
温槽からテスト部に搬送し、テスト部でテストトレーに
搭載した状態のICをテストし、テスト終了後にテスト
トレーをアンローダ部に搬出し、アンローダ部で試験済
ICを汎用トレーに戻す型式のハンドラにおいて、IC
試験装置本体乃至はその上位に位置するホストコンピュ
ータに格納情報記憶手段を設け、この格納情報記憶手段
に各ICに付したシリアル番号、各汎用トレーに付した
識別番号及び汎用トレーの各IC収納部に付した番号で
決められるアドレスにこの各収納部に収納したICの試
験結果及びテスト部で接触したソケット番号等を記憶さ
せる構成としたIC試験システムを提供するものであ
る。
の構成によれば格納情報記憶手段に記憶した格納情報を
利用することにより分類専用機によってICを分離させ
ることができる。従ってテスト用のハンドラでは分類作
業を行なわずに、単にテストトレーから汎用トレーにI
Cを搬出すればよいから、高速にICを積み替えること
ができる。特に分類に不足したカテゴリーの汎用トレー
をアンローダ部に呼び出さなくて済むから、この点でも
処理速度を高めることができる。
試験システムでは条件が異なる試験を複数回実行するI
C試験システムにおいて、上記した格納情報記憶手段を
設け、この格納情報記憶手段により各汎用トレーに格納
されたICのテスト結果を全て記憶させると共に、分類
は良品と不良品の2者択一に分類するだけにする。分類
作業を2者択一に制限することにより、全てのカテゴリ
ーに分類するより高速処理ができる。これと共に、一度
不良と判定されたICを次の条件のテストに供給しない
ように制限することができる。よって、この制限によ
り、一度不良と判定されたICは、複数回繰返されるI
Cのテストに混入しないため、不良と判定されたICを
再度試験するような無駄な時間が生じることを阻止する
ことができる。従ってこの点でICを高速に試験できる
利点が得られる。また、この請求項2の発明でも格納情
報記憶手段に記憶した情報を利用することにより、分類
専用機でこまかい分類に仕分けすることができる利点が
得られる。
するIC試験システムの一実施例を示す。図中A、B、
CはICテストステーションを示す。各ICテストステ
ーションA、B、CはIC試験装置本体10と、ハンド
ラ11とによって構成される。各IC試験装置本体10
はホストコンピュータ12の管理下におかれて制御され
る。図示した例では各IC試験装置本体10に1台のハ
ンドラ11を接続した状態を示すが、現実には1台の試
験装置本体10に2台のハンドラ11が接続されてIC
テストステーションA、B、Cが構成される。
格納情報記憶手段14を設けた場合を示す。この格納情
報記憶手段14には各ハンドラ11において、テスト済
のICを汎用トレーKSTに格納する毎に、その各IC
に割当たシリアル番号、汎用トレーKSTに付した識別
番号、各格納場所に対応して割付けた番号等によって決
められるアドレスにICの試験結果を全て記憶させる。
試験結果としては試験の条件、良品の中の例えば高速、
中速、低速の分類、不良の中の再テストの要否、試験時
に接触したテストヘッドのソケット番号等を記憶させ
る。この記憶させる格納情報はIC試験装置10を経由
して例えばコンピュータ間におけるGPIB通信ポート
或はRS232C通信ポート等の通信手段15によりホ
ストコンピュータ12に送り込まれ、格納情報記憶手段
14に記憶させる。
ことができる。格納情報記憶手段14に記憶した格納情
報は例えば各ICテストステーションA、B、Cの別に
フロッピーディスク等の記憶媒体に記憶させて分類専用
機13に提供するか、又は通信手段15を利用して分類
専用機13に転送することができる。各ハンドラ11で
試験済のICを格納した汎用トレーKSTは例えば図2
に示すような容器20に収容されて分類専用機13に運
ぶか、又は各ハンドラ11と分類専用機13との間に架
設したトレー搬送装置によって分類専用機20に運ばれ
る。分類専用機13に運ばれた汎用トレーKSTから分
類専用機13に設けられたIC吸着ヘッドによってIC
が取り出され、その取出位置に対応したアドレスに記憶
されている格納情報に従って分類が実行される。
IC試験システムの実施例を示す。この発明の請求項2
で提案したIC試験システムでは各ICテストステーシ
ョンA,B,Cは例えば試験の条件が異ならされてIC
を試験する。試験の条件としては例えば被試験ICに与
える温度の違い或は動作電圧の違い等が上げられる。I
CテストステーションAでは被試験ICを全量試験す
る。被試験ICはIC収納部となる汎用トレーKSTに
収納されてハンドラ11に与えられる。汎用トレーKS
Tは例えば図2に示すように搬送用の容器20に複数枚
積み重ねられて収納され、容器20の開閉蓋21を開い
てハンドラ11に装着する。ハンドラ11は容器20か
ら汎用トレーKSTを1枚づつ運び出し、汎用トレーK
STに搭載されているICを必要に応じてテスト用のト
レーに移し替え、テスト用トレーが恒温槽を通じてテス
トチャンバに送り込まれ、テストチャンバに設けられた
テストヘッド部にICを接触させ、ICの動作を試験す
る。テストトレーに搭載されているICの全てのテスト
が終了すると、テストトレーはテストチャンバから搬出
され、除熱槽で除熱されてチャンバーの外に排出され
る。チャンバーの外に排出されたテストトレー上のIC
はアンローダ部で先に示した汎用トレーKSTに移し替
えられる。この移し替えを行なう際に、この発明の請求
項2では汎用トレーKSTを少なくとも2枚用意し、良
品と不良品に分類する。汎用トレーKSTが良品及び不
良品で満杯になると、その満杯になった汎用トレーKS
Tは搬送手段で容器20に戻される。このとき、容器2
0内において、例えば下段側から不良品を収納した汎用
トレーKSTを格納し、良品を収納した汎用トレーKS
Tは上段側から格納する。このようにして容器20内で
良品と不良品を格納した汎用トレーKSTを仕分けす
る。
れると、容器20を次のICテストステーションBに移
す。ICテストステーションBでは良品を格納した汎用
トレーKSTだけを引き出し、良品と判定されたICだ
けを試験する。ICテストステーションBで不良品が発
生した場合は容器20内で不良品を格納した汎用トレー
KST(IC収納凹部に空きが有るもの)がアンローダ
部に呼び出され、ICテストステーションBで不良と判
定されたICを格納する。
れたICが全て試験され、全ての汎用トレーKSTが容
器20に戻されると、容器20を次のICテストステー
ションCに移す。ICテストステーションCではICテ
ストステーションBで良品と判定されたICだけを試験
し、その試験結果を各汎用トレーKSTのIC毎にホス
トコンピュータ12に設けた格納情報記憶手段14に記
憶する。ICテストステーションCで不良品が発生する
と、その不良のICは不良のICを収納した汎用トレー
KSTに収納される。
良品と判定されたICが全て試験されると、容器20は
分類専用機13に移される。分類専用機13ではホスト
コンピュータ12から送られて来る格納情報に従ってI
Cを分類する。尚、図1及び図3に示した例ではICテ
ストステーションをA,B,Cの3組設けた例を示した
が、ICテストステーションの組数に制限はない。ま
た、ICテストステーションCと分類専用機13の組合
せだけでもハンドラ11の処理速度を向上させることが
できる。よってICテストステーションCと分類専用機
13との組合せだけでもこの発明の目的を達することが
できる。また、請求項2及び3で提案したIC試験シス
テムは従来技術で説明した型式のハンドラを用いる場
合に適用しても有効である。
ハンドラ11は請求項1の発明によれば分類動作を実行
することなく、また請求項2及び3の発明によれば良品
と不良品或はその他の仕分け方法による2分類だけを実
行すればよいから、各ICテストステーション毎のIC
の試験に要する時間を短縮することができ、高速化する
ことができる。また各ハンドラ11は分類動作させたと
しても高々2分類だけを実行すればよいから、構成を簡
素化することができる。よってハンドラ11のコストダ
ウンも期待できる。また試験結果の中にテスト部で接触
したソケット番号を記憶したから、特定のソケットに接
触したICに不良が集中して発生した場合は、ソケット
の不良になっていることが多い、従って、テスト部にお
けるソケットの不良を検出できる利点が得られる。
けでよいから、ハンドラ11より安価に作ることができ
る。よって全体として安価なIC試験システムを構築で
きる利点が得られる。
図。
器を説明するための斜視図。
図。
説明するための略線的平面図。
図。
トレーの構造を説明するための斜視図。
明するための斜視図。
ト部でICをテストヘッドに接触させた状態を説明する
ための図。
明するための平面図。
を収納するストッカの構造を説明するための斜視図。
Claims (3)
- 【請求項1】 ローダ部において被試験ICをテストト
レーに搭載し、このテストトレーをテスト部に順次搬送
し、テスト部においてテストトレーに搭載した被試験I
Cを試験装置本体に電気的に接続し、被試験ICの動作
を試験すると共に、試験終了後はテスト部からテストト
レーをアンローダ部に搬出し、アンローダ部においてテ
ストトレーから汎用トレーに試験済ICを積み替え、試
験済ICを搭載した汎用トレーをハンドラから取り出す
IC試験システムにおいて、 上記アンローダ部においてテストトレーから汎用トレー
に試験済ICを積み替える際に、試験済ICに付された
番号、試験結果及び試験に用いたソケット番号等の格納
情報を、各汎用トレーのIC格納部に試験済ICを格納
する毎に格納情報記憶手段に記憶し、この格納情報を分
類専用機に送給し、分類専用機で試験済ICを試験結果
に従って分類するように構成したことを特徴とするIC
試験システム。 - 【請求項2】 被試験ICをテスト部に順次搬送し、テ
スト部において、被試験ICを試験装置本体に電気的に
接続し、被試験ICの動作を試験すると共に、試験終了
後はテスト部から試験済ICを搬出し、IC分類手段に
よって試験結果に従ってICを分類し、IC格納部に格
納するIC試験装置において、 上記分類手段は良品と不良品の2分類に分類する動作を
行なうのみとし、上記IC格納部に格納するICの試験
結果、ICに付された番号、テスト部で使用したソケッ
ト番号等の格納情報を格納情報記憶手段に記憶させ、こ
の格納情報記憶手段に記憶した格納情報を分類専用機に
送給し、この分類専用機において試験済ICを上記試験
結果に従って多分類に分類することを特徴とするIC試
験システム。 - 【請求項3】 複数のICテストステーションを設置
し、被試験ICを第1、第2…第nICテストステーシ
ョンの順に順次試験条件を異ならせて試験を繰返すIC
試験システムにおいて、 各ICテストステーションの分類手段は試験済ICを良
品と不良品に分類すると共に、良品と判定されたICだ
けを次のICテストステーションに送給することを特徴
とするIC試験システム。
Priority Applications (14)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11617096A JP3948764B2 (ja) | 1995-07-28 | 1996-05-10 | Ic試験システム |
US08/809,702 US6066822A (en) | 1995-07-28 | 1996-07-29 | Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus |
DE19680785T DE19680785B4 (de) | 1995-07-28 | 1996-07-29 | Halbleiterbauelement-Testgerät und Halbleiterbauelement-Testsystem, das eine Mehrzahl von Halbleiterbauelement-Testgeräten enthält |
KR1019970702037A KR100295703B1 (ko) | 1995-07-28 | 1996-07-29 | 반도체디바이스시험장치및복수의반도체디바이스시험장치를구비한반도체디바이스시험시스템 |
SG9904124A SG90713A1 (en) | 1995-07-28 | 1996-07-29 | Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus |
PCT/JP1996/002130 WO1997005496A1 (fr) | 1995-07-28 | 1996-07-29 | Testeur de dispositif a semiconducteur et systeme de test de dispositif a semiconducteur comportant plusieurs testeurs |
CN96190819.XA CN1084476C (zh) | 1995-07-28 | 1996-07-29 | 半导体器件试验装置及半导体器件试验系统 |
MYPI20013193A MY128163A (en) | 1995-07-28 | 1996-07-30 | Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus |
TW085109508A TW336213B (en) | 1996-04-05 | 1996-08-06 | A semiconductor test device and a semiconductor element testing system with a plurality of semiconductor element test devices |
JP10302747A JPH11231020A (ja) | 1995-07-28 | 1998-10-23 | Ic試験システム |
CNB991047311A CN1137508C (zh) | 1995-07-28 | 1999-04-02 | 半导体器件试验装置及半导体器件试验系统 |
KR1019997011177A KR100295251B1 (ko) | 1995-07-28 | 1999-11-30 | 복수의 반도체 디바이스 시험장치를 구비한 반도체디바이스 시험시스템 |
US09/505,634 US6433294B1 (en) | 1995-07-28 | 2000-02-16 | Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus |
US10/000,507 US20020036161A1 (en) | 1995-07-28 | 2001-12-04 | Semiconductor device testing apparatus and semiconductor device testing system having a plurality of semiconductor device testing apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19299695 | 1995-07-28 | ||
JP7-192996 | 1995-07-28 | ||
JP11617096A JP3948764B2 (ja) | 1995-07-28 | 1996-05-10 | Ic試験システム |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10302747A Division JPH11231020A (ja) | 1995-07-28 | 1998-10-23 | Ic試験システム |
JP2006253036A Division JP2007024907A (ja) | 1995-07-28 | 2006-09-19 | Ic試験システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09101344A true JPH09101344A (ja) | 1997-04-15 |
JP3948764B2 JP3948764B2 (ja) | 2007-07-25 |
Family
ID=26454550
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11617096A Expired - Fee Related JP3948764B2 (ja) | 1995-07-28 | 1996-05-10 | Ic試験システム |
JP2006253036A Pending JP2007024907A (ja) | 1995-07-28 | 2006-09-19 | Ic試験システム |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006253036A Pending JP2007024907A (ja) | 1995-07-28 | 2006-09-19 | Ic試験システム |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP3948764B2 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1032844A1 (en) * | 1997-10-31 | 2000-09-06 | Credence Systems Corporation | Modular integrated circuit tester with distributed synchronization and control |
US7459902B2 (en) | 2002-04-25 | 2008-12-02 | Advantest Corporation | Electronic device testing apparatus |
JP2008304508A (ja) * | 2007-06-05 | 2008-12-18 | Toppan Printing Co Ltd | ガラス基板の移載装置 |
KR101241127B1 (ko) * | 2006-06-30 | 2013-03-08 | 엘지디스플레이 주식회사 | 카세트이송시스템 및 이를 이용한 카세트이송방법 |
JP2020067691A (ja) * | 2018-10-22 | 2020-04-30 | 株式会社ミツトヨ | データ記録システム |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100917021B1 (ko) | 2007-11-23 | 2009-09-10 | 세크론 주식회사 | 테스트 핸들러의 작동 점검 방법 |
-
1996
- 1996-05-10 JP JP11617096A patent/JP3948764B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-19 JP JP2006253036A patent/JP2007024907A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1032844A1 (en) * | 1997-10-31 | 2000-09-06 | Credence Systems Corporation | Modular integrated circuit tester with distributed synchronization and control |
EP1032844A4 (en) * | 1997-10-31 | 2001-03-21 | Credence Systems Corp | MODULAR TEST DEVICE FOR INTEGRATED CIRCUITS WITH DISTRIBUTED SYNCHRONIZATION AND CONTROL |
US7459902B2 (en) | 2002-04-25 | 2008-12-02 | Advantest Corporation | Electronic device testing apparatus |
KR101241127B1 (ko) * | 2006-06-30 | 2013-03-08 | 엘지디스플레이 주식회사 | 카세트이송시스템 및 이를 이용한 카세트이송방법 |
JP2008304508A (ja) * | 2007-06-05 | 2008-12-18 | Toppan Printing Co Ltd | ガラス基板の移載装置 |
JP2020067691A (ja) * | 2018-10-22 | 2020-04-30 | 株式会社ミツトヨ | データ記録システム |
Also Published As
Publication number | Publication date |
---|---|
JP2007024907A (ja) | 2007-02-01 |
JP3948764B2 (ja) | 2007-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11231020A (ja) | Ic試験システム | |
JPH0943309A (ja) | Ic試験装置 | |
JP3591679B2 (ja) | Ic用トレイ取出装置及びic用トレイ収納装置 | |
JP3951436B2 (ja) | Ic試験装置 | |
US6248967B1 (en) | IC testing apparatus | |
KR101042655B1 (ko) | 전자부품 이송방법 및 전자부품 핸들링 장치 | |
JP4202498B2 (ja) | 部品ハンドリング装置 | |
JP4451992B2 (ja) | 試験用電子部品搬送媒体、電子部品試験装置および試験方法 | |
JP2007024907A (ja) | Ic試験システム | |
JP4222442B2 (ja) | 電子部品試験装置用インサート | |
JPH112657A (ja) | 複合ic試験装置 | |
JP3376784B2 (ja) | Ic試験装置 | |
KR100452069B1 (ko) | 시험 종료 전자 부품의 분류 제어 방법 | |
JP2001033518A (ja) | 電子部品試験装置用インサート | |
JP2940858B2 (ja) | Ic試験装置 | |
JPWO2008142752A1 (ja) | トレイ格納装置及び電子部品試験装置 | |
JP3379077B2 (ja) | Ic試験装置 | |
TWI490970B (zh) | A pallet handling device, and an electronic component testing device provided with the device | |
JP2002207063A (ja) | プッシャ及びこれを備えた電子部品試験装置 | |
KR100295703B1 (ko) | 반도체디바이스시험장치및복수의반도체디바이스시험장치를구비한반도체디바이스시험시스템 | |
JP3494642B2 (ja) | Ic試験装置 | |
JP2000074987A (ja) | 電子部品試験装置 | |
KR20100108612A (ko) | 전자부품 이재장치 및 이를 구비한 전자부품 시험장치 | |
JPH1194902A (ja) | Ic試験装置 | |
JPH09113581A (ja) | Ic試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050719 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060718 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061003 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070417 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |