KR20100066542A - 레거시 테스트 시스템의 동작 에뮬레이팅 - Google Patents

레거시 테스트 시스템의 동작 에뮬레이팅 Download PDF

Info

Publication number
KR20100066542A
KR20100066542A KR1020107007428A KR20107007428A KR20100066542A KR 20100066542 A KR20100066542 A KR 20100066542A KR 1020107007428 A KR1020107007428 A KR 1020107007428A KR 20107007428 A KR20107007428 A KR 20107007428A KR 20100066542 A KR20100066542 A KR 20100066542A
Authority
KR
South Korea
Prior art keywords
communication channel
bias
current
test
voltage
Prior art date
Application number
KR1020107007428A
Other languages
English (en)
Other versions
KR101489542B1 (ko
Inventor
투사르 케이. 고헬
로이드 케이. 프릭
Original Assignee
테라다인 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 테라다인 인코퍼레이티드 filed Critical 테라다인 인코퍼레이티드
Publication of KR20100066542A publication Critical patent/KR20100066542A/ko
Application granted granted Critical
Publication of KR101489542B1 publication Critical patent/KR101489542B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

디바이스를 테스트하는데 사용되는 장치는 통신 채널(56)과 연관된 프로그램가능한 파라미터들의 세트를 갖는 통신 채널(56)을 포함한다. 프로그램가능한 파라미터들은 통신 채널 상의 바이어스 컨디션으로 된다. 바이어스 제어 회로(75)는, 소망의 바이어스 컨디션을 에뮬레이트하기 위해 프로그램가능한 파라미터들로부터 발생하는 바이어스 컨디션에 영향을 미치기 위해 사용된다.

Description

레거시 테스트 시스템의 동작 에뮬레이팅{EMULATING BEHAVIOR OF A LEGACY TEST SYSTEM}
본 특허 출원은 일반적으로 레거시 테스트 시스템의 동작을 에뮬레이팅하는 것에 관한 것이다.
자동 테스트 장비(ATE)는 반도체 디바이스들 및 회로 보드 조립물들의 제조에서 역할을 한다. 제조업자들은 일반적으로 자동 테스트 장비, 또는 "테스터들"을 이용하여 제조 프로세스 중에 디바이스들의 동작을 검증한다. 그러한 디바이스들은 "테스트 대상 디바이스(device under test)"(DUT) 또는 "테스트 대상 유닛(unit under test)"(UUT)으로서 지칭된다. 결함을 조기에 검출하는 것은, 그렇지 않다면, 결함있는 디바이스들을 처리하는 것에 의해 발생될 비용을 제거하며, 따라서 총 제조 비용을 감소시킨다. 제조업자들은 또한 ATE를 이용하여 다양한 스펙들을 등급 분류한다. 디바이스들은 속도 등의, 에어리어들에서의 상이한 성능 레벨들에 따라 테스트되고 저장(binned)될 수 있다. 디바이스들은 그들의 실제적인 성능 레벨들에 따라 라벨링되어 판매될 수 있다.
본 명세서에서 "레거시(legacy)" 또는 기존의 ATE로서 지칭되는 것에 대한 테스트 프로그램들이 개발되어 왔다. 일부 테스트 프로그램들은 ATE의 비활성 통신 채널들에 나타나는 신호들을 설명하기 위해 개발되어 왔다. 비활성 통신 채널은 드라이버, 검출기, 능동 부하, 및/또는 PMU가 턴 오프되었거나 또는 달리 비활성으로 된 통신 채널을 포함할 수 있다. 비록 비활성이라 해도, 일부 통신 채널들은 여전히 ATE 검출기들에서 신호 레벨들을 등록할 수 있다. 이것은, 예를 들어, ATE 드라이버로부터의 누설 전류 또는 그외의 일부 의도되지 않은 신호들에 기인할 수 있다. 상이한 유형의 레거시 ATE는 통상적으로 비활성 채널들에 대해 일관된 신호 레벨들을 보여준다. 따라서 테스트 프로그램들은 그러한 신호들을 예상하고 이 예상된 신호들을 테스트 중에 고려하도록 개발되어 왔다. 그러한 테스트 프로그램들의 경우에, 비활성 통신 채널로부터의 예상 신호의 등록 실패는, 실제로 실패 표시가 단지 비활성 통신 채널 상에서 예상되지 않은 신호의 결과인 경우에는, DUT가 테스트에 실패했다는 표시를 야기시킬 수 있다.
최근에, 많은 유형의 레거시 ATE들이 새로운 고성능의 ATE로 대체되어 왔다. 비록 그런 새로운 테스터들이 많은 새로운 특징들을 갖는다고 하더라도, 이 새로운 테스터들 상에서 구동하는 다수의 테스트 프로그램들은 이미 기입되었고, 레거시 ATE들의 성능 특성들에 의존한다. 예를 들면, 테스트 프로그램은 그의 드라이버 및 능동 부하가 디스에이블되었을 때(예를 들면, 통신 채널이 비활성일 때) 통신 채널의 예상 바이어스 컨디션들에 의존할 수 있다. 그러나, 새로운 ATE는 반드시 레거시 ATE와 동일한 성능 특성들을 가질 필요는 없다. 이것은 기존의 테스트 프로그램들이 새로운, 또는 후속 ATE와 함께 이용되는 방법에 영향을 미칠 수 있다.
[발명의 개요]
본 특허 출원은 레거시 테스트 시스템의 동작을 에뮬레이팅하기 위한 방법들, 및 회로를 포함하는 장치들을 기술한다.
본 명세서에는 통신 채널과 연관된 프로그램가능한 파라미터들의 세트를 갖는 통신 채널을 포함하는, 디바이스의 테스트 시에 이용하기 위한 시스템 및 장치가 기술된다. 프로그램가능한 파라미터들은 통신 채널상의 바이어스 컨디션으로 된다. 바이어스 제어 회로는 소망의 바이어스 컨디션을 에뮬레이트하기 위해, 프로그램가능한 파라미터들로부터 발생되는 바이어스 컨디션에 영향을 미치는데 사용된다. 그외의 양상들, 특징들, 및 구현들이 또한 기술된다.
첨부하는 도면들 및 이하의 설명에서는 하나 이상의 예시들의 상세한 설명이 기술된다. 추가의 특징들, 양상들 및 이점들은 명세서, 도면, 및 청구범위로부터 명백할 것이다.
도 1은 소망의 바이어스 컨디션을 에뮬레이트하는 통신 채널상의 바이어스 컨디션을 생성하는데 사용될 수 있는 ATE 컴포넌트들의 블록도이다.
도 2는 디바이스들을 테스트하기 위한 ATE의 블록도이다.
도 3은 ATE에서 사용되는 테스터의 블록도이다.
도 4는 ATE와 DUT 사이의 비활성 통신 채널 상에서 레거시 ATE의 동작을 에뮬레이트하는데 이용될 수 있는 회로의 도면이다.
도 5는 프로그램가능한 파라미터들의 세트에 대해 비활성 통신 채널의 바이어스 전압을 결정하는 데 사용되는 그래프의 예시를 도시한다.
상이한 도면들에서의 유사한 참조번호들은 유사한 구성요소들을 나타낸다.
도 1은 ATE(1)의 부분일 수 있는 컴포넌트들의 블록도를 도시한다. ATE(1)는 기존 ATE의 새로운 모델 또는 ATE의 완전히 새로운 모델 등과 같은, 레거시 ATE의 후속일 수 있다. 이 컴포넌트들은 ATE(1)에서 사용되어 레거시 ATE의 바이어스 컨디션들, 또는 그외의 임의의 소망하는 바이어스 컨디션들을 에뮬레이트할 수 있다. 바이어스 컨디션들은 누설 전류일 수 있거나 또는 누설 전류를 포함할 수 있는 바이어스 전류를 포함할 수 있다. 바이어스 컨디션들은 오프셋(예를 들면, 논제로(non-zero)) 전압일 수 있거나 또는 이 전압을 포함할 수 있는 바이어스 전압을 포함할 수 있다. 테스트 프로그램(2)은 레거시 ATE(도시되지 않음)에 이용하기 위해 설계될 수 있다. ATE(1)에서, 테스트 프로그램(2)은 통신 채널(3)을 통해 DUT(도시되지 않음)로부터 수신된 신호들에 대해 테스트들을 수행하는데 이용된다. 소프트웨어, 펌웨어, 및/또는 하드웨어의 조합을 통해 실행될 수 있는 제어 블록(4)은 ATE(1) 상의 테스트 파라미터들의 프로그래밍을 제어한다. 이 테스트 파라미터들은 검출기(5)용 테스트 임계값들(예를 들면, 하이 또는 VOH 레벨들, 및 로우 또는 VOL 레벨들), 능동 부하(들)의 전압 및/또는 전류 출력을 제어하는 파라미터들, 및/또는 그외의 회로 구성요소들(7)을 위한 그외의 기능들을 구현하는 파라미터들을 포함할 수 있으나, 이에 한정되는 것은 아니다.
테스트 파라미터들의 값들은 통신 채널 상의 바이어스 컨디션에 영향을 미친다. 즉, 테스트 파라미터들의 상이한 값들은 상이한 바이어스 전압을 생성할 것이다. 일례로, 레거시 ATE 통신 채널 상의 이들 파라미터들에 대한 특정 값들에 의해 발생된 바이어스 컨디션들은 후속 (예를 들면, 더욱 현대적인) ATE에 대한 동일한 파라미터 값들에 대해 생성된 바이어스 컨디션들과 비교된다. (이하에서 기술되는) 바이어스 제어기(6)는 통신 채널 상의 바이어스 컨디션(들)에 영향을 미쳐서 후속 ATE의 바이어스 컨디션(들)이 레거시 ATE의 바이어스 컨디션(들)과 매치하도록 한다.
ATE(1)의 동작 중에, 테스트 신호들은 ATE(1)로부터 통신 채널(3)을 통해 DUT로 출력될 수 있다. DUT는 통신 채널(3)을 통해 응답 신호들을 제공함으로써 응답한다. 응답 신호들은, 예를 들면, ATE가 제공한 테스트 신호들에 응답하여 DUT에 의해 발생될 수 있다. 대안적으로, DUT로부터 통신 채널(3)로, 테스트 신호들과는 독립적인 신호들이 제공될 수 있다. 대안적으로, DUT는 모두 함께 채널로부터 단절될 수 있는 한편, 테스트 프로그램은, 통과하는 시스템 테스트에 대해 채널이 일관되게 바이어스 컨디션들을 유지하는 것을 예상할 수 있다. 임의의 경우에, 검출기(5)와 같은 검출기들은 신호들을 수신할 수 있다. 채널(오직 하나의 채널만이 도 1에 도시되어 있음)당 하나의 검출기가 있을 수 있다.
검출기(5)는 측정 기능을 구현하기 위해 하나 이상의 비교기들 및/또는 그외의 유형들의 하드웨어를 포함할 수 있다. 검출기(5)의 적어도 일부는 소프트웨어로 구현될 수도 있다. 검출기(5)는 통신 채널(3)에 전기적으로 접속되어 있고, 통신 채널로부터 신호들을 수신하고, 이 신호들을 하나 이상의 임계값들과 비교하고, 비교 결과들을 테스트 프로그램(2)에 제공하도록 구성된다. 그 점에서, 예를 들어, DUT가 특정 테스트를 실패한 것으로 통과하였는지를 결정하기 위해 비교 결과들이 평가된다. 본 명세서에서 사용되는 경우에, 전기적 접속은 직접적인 물리적 접속을 요구하지 않음을 유의한다. 전기적 접속은 2개의 컴포넌트들 사이에 중개 컴포넌트들을 포함할 수 있다. 마찬가지로, 전기적 접속은 트랜스포머에 의해 생성되는 것과 같은, 와이어없는(non-wired) 전기적 접속들을 포함할 수 있다.
능동 및/또는 수동 부하들을 포함할 수 있는 그외의 회로(7)는 또한 통신 채널(3)에 전기적으로 접속되어 있을 수 있다. 이 그외의 회로는, 예를 들어, 통신 채널(3)에 하나 이상의 부하 바이어스 컨디션(들)을 제공하는데 이용될 수 있다. 부하 컨디션(들)은 통신 채널(3)로의 소망의 전압 및/또는 전류를 포함할 수 있으나, 이에 한정되는 것은 아니다.
ATE(1)는 또한 바이어스 제어기(6)를 포함한다. 바이어스 제어기(6)는 통신 채널(3) 상에서 레거시 ATE의 통신 채널의 바이어스 컨디션 등의 소망의 바이어스 컨디션을 에뮬레이트하는데 사용될 수 있다. 바이어스 제어기(6)는 프로그램가능한, 양방향의(소스 또는 싱크) 바이어스 전류원(8)을 포함할 수 있으나, 그외의 유형의 신호원들이 - 프로그램가능한 것 및 프로그램가능하지 않은 것 모두 - 전류원(8)을 대신하여 이용될 수 있다. 이미 통신 채널(3)상에 있는 전류들 및 임피던스들과 함께 전류원(8)에 의한 전류 출력은 통신 채널 상의 기존의 바이어스 컨디션에 영향을 주어서 통신 채널 상에 새로운 바이어스 컨디션(예를 들면, 전압)을 발생시킨다. 예를 들면, 출력 전류는 통신 채널상의 전압이 동일한 통신 채널 상의 레거시 ATE로부터 예상되는 바이어스 전압과 동등하게 되도록 통신 채널상의 전압을 변경할 수 있다.
바이어스 제어기(6)는 전압원/임피던스 회로(9)를 포함할 수 있으며, 이 전압원/임피던스 회로(9)는 임피던스 회로(9b)와 결합하는 전압원(9a)을 포함할 수 있다. 전압원(9a)은 프로그램가능할 수도 있고, 또는 프로그램가능하지 않을 수도 있다. 임피던스 회로(9b)는 저항기, 저항성 네트워크, 가변 저항기, 용량성 소자, 유도성 소자, 트랜지스터, 및/또는 이들 또는 그외의 소자들 중 하나 이상의 조합들일 수 있다. 동작 시에, 이 회로는 통신 채널(3)로/로부터 전류를 통과시키며, 그 결과 임피던스 회로(9b)에 걸쳐 전압을 생성한다. 이 전압은, 소스(9a)로부터의 전압 및 통신 채널(3)의 바이어스 컨디션(들)과 결합되는 경우, 레거시 ATE가 통신 채널(3) 상에서 생성할 바이어스 컨디션들을 에뮬레이트하는 바이어스 컨디션(예를 들면, 전압)을 발생시킨다.
바이어스 제어기(6)는 프로그램가능한 바이어스 전류원(8) 및 전압원/임피던스 회로(9)의 조합을 포함할 수 있다. 이들 소자들 둘다를 포함하는 회로의 일례가 도 4에 대하여 이하에 기술된다. 바이어스 제어기(6)는 에뮬레이트되고 있는 레거시 ATE와 후속 ATE 사이의 바이어스 차를 보상하기에 충분한 프로그램가능 범위를 가져야만 한다는 점을 유의한다.
전술한 바와 같이, 레거시 ATE를 위해 설계된 테스트 프로그램은 비활성 통신 채널(예를 들면, 디스에이블되거나 또는 3상태(tri-state)인 통신 채널) 상에 특정한 전압을 예상할 수 있다. 일부 테스트 프로그램들은 통신 채널 상에서 특정한 전류 또는 그외의 신호 레벨들을 예상할 수 있으나, 이하에서는 특정 전압이 예상되는 예를 기술한다. 이 전압은 검출기(5)를 통하여 검출되고 테스트 프로그램(2)을 실행하는 프로세싱 디바이스(예를 들면, 컴퓨터)로 전달된다.
동작 시에, 바이어스 제어기(6)는 비활성 통신 채널(3)로 신호(예를 들면, 전류)를 제공하기 위해 제어될(예를 들면, 프로그램될) 수 있으며, 이것은 비활성 통신 채널(3) 상에, 레거시 ATE의 비활성 통신 채널 상에 존재하는 바이어스 컨디션과 동일하거나 또는 실질적으로 동일한 바이어스 컨디션(예를 들면, 전류 및/또는 전압 신호들)을 발생시킨다. 테스트 프로그램(2)은 그에 맞춰 테스트 프로그램(2)이 설계된 바이어스 컨디션, 예를 들면, 레거시 ATE로부터의 전류 및/또는 전압 신호들을 예상한다. 바이어스 제어기(6)가 비활성 통신 채널(3) 상에서 레거시 ATE의 성능을 에뮬레이트하는 것의 결과로서, 테스트 프로그램(2)은 그것이 비활성 통신 채널(3) 상에서 수신하기를 예상하는 신호들을 수신할 것이며, 그 결과, 테스트 프로그램(2)은 넌-레거시, 예를 들면, 후속 또는 현대적인 ATE(1)에서 이용될 수 있다.
이제 도 2를 참조하면, 이 도면은 전술한 바이어스 컨디션 에뮬레이션 프로세스가 구현될 수 있는 시스템의 예를 도시한다. 도 2는 반도체 디바이스와 같은 테스트 대상 디바이스(device-under-test)(DUT)(18)를 테스트하기 위한, 테스터(12)를 포함하는 ATE 시스템(10)을 도시한다. 테스터(12)를 제어하기 위해, 시스템(10)은 하드웨어 커넥션(16)을 통해 테스터(12)와 인터페이스하는 컴퓨터 시스템(14)을 포함한다. 전형적으로, 컴퓨터 시스템(14)은 테스터(12)로 명령어를 전송하여 DUT(18)를 테스트하기 위한 루틴들 및 기능들의 실행을 개시한다. 그러한 테스트 루틴들의 실행은 테스트 신호들의 생성 및 DUT(18)로의 전송을 개시하고 DUT로부터의 응답을 수집할 수 있다. 다양한 유형의 DUT들은 시스템(10)에 의해 테스트될 수 있다. 예를 들면, DUT들은 집적 회로(IC) 칩(예를 들면, 메모리 칩, 마이크로프로세서, 아날로그-디지털 변환기, 디지털-아날로그 변환기 등) 등의 반도체 디바이스들일 수 있다.
테스트 신호들을 제공하고 DUT로부터의 응답들을 수집하기 위하여, 테스터(12)를 DUT(18)의 내부 회로에 대한 인터페이스를 제공하는 하나 이상의 커넥터 핀들에 접속한다. 일부 DUT들을 테스트하기 위해, 예를 들면, 64개 또는 128개 만큼의 커넥터 핀들이 (또는 그 이상이) 테스터(12)에 인터페이스될 수 있다. 예시의 목적을 위하여, 본 예에서, 반도체 디바이스 테스터(12)는 하드웨어 커넥션을 통해 DUT(18)의 하나의 커넥터 핀에 접속된다. 컨덕터(20)(예를 들면, 케이블)은 핀(22)에 접속되어 테스트 신호들(예를 들면, PMU 테스트 신호들, PE 테스트 신호들 등)을 DUT(18)의 내부 회로에 전달하는데 이용된다. 컨덕터(20)는 또한 반도체 디바이스 테스터(12)에 의해 제공된 테스트 신호들에 응답하여 핀(22)에서 신호들을 감지한다. 예를 들면, 전압 신호 또는 전류 신호는 테스트 신호에 응답하여 핀(22)에서 감지될 수 있고 분석을 위해 컨덕터(20)를 통하여 테스터(12)로 전송될 수 있다. 그러한 단일 포트 테스트들은 또한 DUT(18)에 포함된 다른 핀들에서도 수행될 수 있다. 예를 들면, 테스터(12)는 다른 핀들에 테스트 신호들을 제공하고 (제공된 신호들을 전달하는) 컨덕터들을 통해 되반사된 관련 신호들을 수집할 수 있다. 이 반사된 신호들을 수집함으로써, 핀들의 입력 임피던스는 다른 단일 포트 테스팅 양들과 함께 특징지어질 수 있다. 다른 테스트 시나리오에서는, DUT(18)에 디지털 값을 저장하기 위해 디지털 신호를 컨덕터(20)를 통해 핀(22)에 전송할 수 있다. 일단 저장되면, DUT(18)는 그 저장된 디지털 값을 검색하고 컨덕터(20)를 통해 테스터(12)에 전송하기 위해 액세스될 수 있다. 검색된 디지털 값은 그 다음에 적절한 값이 DUT(18)에 저장되었는지의 여부를 판정하기 위해 식별될 수 있다.
1-포트 측정을 수행하는 것에 추가하여, 반도체 디바이스 테스터(12)에 의해 2-포트 테스트 또한 수행될 수 있다. 예를 들면, 테스트 신호가 컨덕터(20)를 통해 핀(22)으로 주입될 수 있고 응답 신호가 DUT(18)의 하나 이상의 그외의 핀들로부터 수집될 수 있다. 이 응답 신호는 반도체 디바이스 테스터(12)에 제공되어, 이득 응답, 위상 응답, 및 그외의 수율 측정량들 등과 같은 양들을 결정한다.
이제 도 3을 참조하면, DUT(또는 다수의 DUT들)의 다수의 커넥터 핀들로부터 테스트 신호들을 전송하고 수집하기 위해, 반도체 디바이스 테스터(12)는 다수의 핀들과 통신할 수 있는 인터페이스 카드(24)를 포함한다. 예를 들면, 인터페이스 카드(24)는 테스트 신호들을 예를 들면, 32, 64, 또는 128 핀들로 전송하고, 대응하는 응답들을 수집할 수 있다. 핀으로의 각각의 통신 링크는 채널을 포함하고, 테스트 신호들을 많은 수의 채널들에 제공함으로써, 다수의 테스트들이 동시에 수행될 수 있기 때문에, 테스팅 시간은 감소된다. 인터페이스 카드 상에 다수의 채널을 갖는 것에 추가하여, 다수의 인터페이스 카드들을 테스터(12)에 포함함으로써, 전체적인 채널들의 수는 증가하고, 따라서 테스팅 시간은 더욱 감소된다. 이 예에서는, 다수의 인터페이스 카드들이 테스터(12)에 존재할 수 있다는 것을 설명하기 위해 2개의 추가의 인터페이스 카드들(26, 28)이 도시된다.
각각의 인터페이스 카드는 특정한 테스트 기능들을 수행하기 위한 전용의 집적 회로(IC) 칩(예를 들면, ASIC(application specific integrated circuit))을 포함한다. 예를 들면, 인터페이스 카드(24)는 PE 테스트들을 수행하는 회로를 포함하는 PE(pin electronics) 스테이지(34)를 포함한다. PE 스테이지(34)는 또한 파라미터 계측 유닛(parametric measurement unit)(PMU) 테스트들을 수행하는 회로를 포함할 수 있다. 또한, 인터페이스 카드들(26, 28)은 PE 회로를 포함하는 PE 스테이지들(36, 38)을 각각 포함한다. 전형적으로, PMU 테스팅은 DUT에 (프로그램가능한) DC 전압 또는 전류 신호를 제공하여, 입력 및 출력 임피던스, 전류 누설, 및 그외의 유형의 DC 성능 특성들과 같은 양들을 결정하는 것을 수반한다. PE 테스팅은 DUT(예를 들면, DUT(18))에 DC 또는 AC 테스트 신호들, 또는 파형들을 전송하는 것 및 DUT의 성능을 더욱 특징짓기 위한 응답들을 수집하는 것을 수반한다.
예컨대, PE 스테이지(34)는 DUT에 저장하기 위한 바이너리 값들의 벡터를 나타내는 AC 테스트 신호들을 (DUT에) 송신할 수 있다. 이들 바이너리 값들이 일단 저장되고 나면, 테스터(12)가 DUT에 액세스하여 정확한 바이너리 값들이 저장되었는지를 판정할 수 있다.
인터페이스 카드(24)로부터 DUT(18)(도 2)에 DC 및 AC 테스트 신호들 양자를 전달하기 위해서, 컨덕팅 트레이스(40)는 신호들이 인터페이스 보드(24)에 대해 온 오프되어 전달되게 하는 인터페이스 보드 커넥터(42)에 PE 스테이지(34)를 접속시킨다. 인터페이스 보드 커넥터(42)는 또한, 신호들이 테스터(12)에/로부터 전달되게 하는 인터페이스 커넥터(46)에 접속되는 컨덕터(44)에 접속된다. 이 예에서, 컨덕터(20)는 테스터(12)와 DUT(18)의 핀(22) 사이의 양방향 신호 통로인 인터페이스 커넥터(46)에 접속된다. 일부 구성에서는, 인터페이스 디바이스를 이용하여 테스터(12)로부터 DUT에 하나 이상의 컨덕터를 접속시킬 수 있다. 예컨대, DUT는 테스터에 접속되는 인터페이스 접속 어댑터(ICA)와 인터페이스하는 인터페이스 테스트 어댑터(ITA)에 접속될 수 있다. DUT(예컨대, DUT(18))는 디바이스 인터페이스 보드(DIB) 상에 장착되어 각 DUT 핀에 대한 액세스를 제공할 수 있다. 그러한 구성에서, 컨덕터(20)는 DIB에 접속되어 DUT의 적절한 핀(들)(예컨대, 핀(22))에 테스트 신호들을 인가할 수 있다.
이 예에서는, 컨덕팅 트레이스(40) 및 컨덕터(44)만이 각각 PE 스테이지(34) 및 인터페이스 보드(24)에 접속되어 신호들을 전달 및 수집한다. 그러나, PE 스테이지(34)는 (PE 스테이지(36, 38)과 함께) 통상은 다수의 컨덕팅 트레이스 및 대응하는 컨덕터와 각각 접속되는 다수의 핀(예컨대, 8개, 16개 등)을 가져 (DIB를 통해) DUT로부터 신호들을 제공 및 수집한다. 추가로, 일부 구성에서는, 테스터(12)는 둘 이상의 DIB에 접속되어 인터페이스 카드들(24, 26, 28)이 제공하는 채널들을 하나 또는 다수의 테스트 대상 디바이스에 인터페이스시킬 수 있다.
인터페이스 카드들(24, 26, 28)이 행하는 테스팅을 개시 및 제어하기 위해서, 테스터(12)는 테스트 파라미터들(예컨대, 테스트 신호 전압 레벨, 테스트 신호 전류 레벨, 디지털 값들 등)을 제공하여 테스트 신호들을 생성하고 DUT 응답들을 분석하는 PE 제어 회로(50)를 포함한다. PE 제어 회로는 하나 이상의 프로세싱 디바이스를 이용하여 구현될 수 있다. 프로세싱 디바이스들의 예로는 마이크로프로세서, 마이크로컨트롤러, 프로그램가능한 로직(예컨대, 필드-프로그램가능한 게이트 어레이), 및/또는 그들의 조합(들)이 있지만, 이것들로 제한되지 않는다.
테스터(12)는 컴퓨터 시스템(14)으로 하여금 테스터(12)가 실행하는 동작들을 제어하게 하고 또한 데이터(예컨대, 테스트 파라미터들, DUT 응답들 등)가 테스터(12)와 컴퓨터 시스템(14) 사이에서 전달되게 하는 컴퓨터 인터페이스(52)를 또한 포함한다.
컴퓨터(14), 또는 ATE(10)에서 사용되거나 그와 연관된 그외의 프로세싱 디바이스는, ATE와의 활성 통신 채널들 상의 DUT를 테스트하는 테스트 프로그램을 실행하도록 구성될 수 있다. 테스트 프로그램은 하나 이상의 비활성 통신 채널 상에서 소정의 전압을 예상하도록 구성될 수 있다. 따라서, ATE(10)는 비활성 통신 채널(들) 상에서 예상된 바이어스 컨디션들을 생성하는 하드웨어(예컨대, 회로) 및/또는 소프트웨어를 포함한다. 하나 이상의 PMU를 포함하여, 이러한 기능을 행하는 임의의 유형의 회로가 이용될 수 있지만, 이것으로 제한되지 않는다.
ATE 시스템(10)에 통합될 수 있는 레거시 ATE의 바이어스 컨디션들을 에뮬레이트하는데 이용할 수 있는 회로의 일례가 도 4에 도시되어 있다. 예컨대, 그 회로는 전술한 핀 전자장치들 또는 인터페이스 카드들의 일부일 수 있다.
도 4를 참조하면, ATE(10)는 통신 채널(56)을 통해 DUT(18)와 같은 DUT에 테스트 신호들을 출력하는 드라이버(55)와, 통신 채널(56)을 통해 DUT로부터 신호들을 수신하는 검출기(또는 수신기)(57)를 포함한다. 검출기(57)는 하나 이상의 비교기 및/또는 다른 유형의 검출 회로를 포함할 수 있다. 수신된 신호들은 드라이버(55)가 제공한 테스트 신호들에 응답하여 DUT가 생성한 출력 결과들이거나, 드라이버(55)가 제공한 신호들과는 상관없이 DUT가 제공하는 신호들일 수 있다. 부하(59)는 통신 채널(56)을 로딩 컨디션으로 종속시키는 능동 부하일 수 있다. 이 예에서, 부하(59)는 복수의 부하 컨디션들 중 하나를 통신 채널에 제공하도록 제어 가능(예컨대, 프로그램가능)하다. 능동 부하 전류들은 IOH 및 IOL 전류 값들을 프로그램하는 것에 의해 제어될 수 있다. 정류 전압(VCOM)은 프로그램가능하고 전류원들(IOL 및 IOH)에 전압을 제공하여 채널(56)을 특정 전압으로 끌어당긴다. 이용가능한 다른 부하들은 프로그램가능하지 않을 수 있다.
버퍼(60)는 전압원(63)(VCOM)으로부터 통신 채널(56)에 부하 저항을 제공하는 데에 이용될 수 있다. 일 구현예에서, 버퍼(60)의 입력은 VCOM에 대해 독립적일 수 있다. 인에이블 신호(58)(Rpull _ Enable)는 버퍼(60)를 통해 전압, 예컨대 VCOM의 통과를 제어한다. 인에이블 신호는 PE 제어 회로(50)에 의해 출력되고, 컴퓨터(14)와 같은 프로세싱 디바이스에 의해 설정될 수 있다. 회로 소자(61)는 부하(59)와 통신 채널(56) 사이에 전기적으로 접속될 수 있다. 이 예에서, 회로 소자(61)는 저항 소자(예컨대, 저항기 - Rpull)이지만, 다른 유형(들)의 회로 소자들을 저항기 대신에 또는 저항기에 더하여 이용할 수 있다. 이용가능한 회로 소자들의 예로는 도 1과 관련하여 전술되어 있다. 하나 이상의 입력을 갖는 버퍼(60) 및 Rpull의 다수의 예들이 또한 채널(56)에 전기적으로 접속되어, 본 명세서에 기술된 기능들을 구현할 수 있다.
신호원(62)(도 4에서 BIAS_CTRL Current로 라벨링됨)은 통신 채널(56)에 전기적으로 접속된다. 도 1과 관련하여 전술한 예에서의 경우와 같이, 신호원(62)은 프로그램 가능하고, 양방향(소스 또는 싱크)이고, 바이어스 전류원인데, 신호원(62) 대신에 다른 유형의 신호원 - 프로그램가능 및 프로그램가능하지 않은 것 모두 - 도 이용가능하다. 이 예에서, 신호원(62)은 통신 채널에/로부터 200 마이크로암페어(㎂)까지 소스 또는 싱크할 수 있다. 컴퓨터(14)와 같이 ATE(10)와 연관된 프로세싱 디바이스는 후술하는 바와 같이 통신 채널(56) 상에서 소정의 전류 및 전압을 취득하는 데에 필요한 전류량을 생성하도록 신호원(62)을 프로그램하는 데에 이용될 수 있다. 프로세싱 디바이스는 높은 문턱 전압 및 낮은 문턱 전압, 능동 부하 전압 등의 메모리 저장 파라미터들을 참조하여 신호원(62)에 대한 프로그래밍을 결정할 수 있다.
상기한 회로 소자들(60, 61, 62)은 기술된 바와 같이, 도 1의 바이어스 컨트롤러(6)와 실질적으로 동일한 기능들을 행하도록 구성될 수 있는 바이어스 제어 회로(75)(도 4에서 BIAS_CTRL Circuit으로 라벨링됨)의 일부이다.
전술한 바와 같이, 레거시 ATE 용으로 설계된 테스트 프로그램은 비활성 통신 채널(예컨대, 그것의 소싱 소자들이 디스에이블되거나 또는 3상태인 통신 채널) 상에서 소정의 전압을 예상할 수 있다. 일부 테스트 프로그램은 통신 채널 상에서 소정의 전류 또는 다른 신호 레벨들을 예상할 수 있지만, 전압이 예상되는 예를 이하에서 설명한다. 이 전압은 검출기(57)를 통해 검출되어 테스트 프로그램을 실행하는 프로세싱 디바이스(예컨대, 컴퓨터(14))에 전달된다. 이 예에서, 검출기(57)는 높은 검출 문턱값 VOH 및 낮은 검출 문턱값 VOL을 포함할 수 있고, 이들 양자는 통신 채널 상에서 고 신호 레벨 및 저 신호 레벨을 검출하도록 프로그램가능하다. 예상될 수 있는 전압은 VOH와 VOL 사이에 있지만, 다른 문턱 전압들도 이용가능하다.
레거시 ATE들과 동일한 성능 특성을 갖지 않는 ATE와 함께 이용하기 위한 테스트 프로그램을 인에이블하기 위해서, 비활성 통신 채널(56)에 신호(예컨대, 전류)를 제공하도록 신호원(62)을 제어(예컨대, 프로그램)할 수 있고, 레거시 ATE의 비활성 통신 채널 상에 존재할 것들과 실질적으로 동일한 비활성 통신 채널 상의 신호들에 대한 전류, 전압, 및/또는 임피던스로 되게 하도록, 버퍼(60)를 인에이블함으로써 Rpull(61)을 활성화할 수 있다. 이러한 식으로 레거시 ATE의 바이어스 컨디션들을 시뮬레이트함으로써, 동일한 성능 특성을 갖지 않는 ATE에서 레거시 ATE 용으로 설계된 테스트 프로그램들을 이용할 수 있다.
도 4에 도시한 바와 같이, 드라이버(55) 및 부하(59)가 비활성(예컨대, 오프 또는 디스에이블)일 때, 검출기(57)는 여전히 통신 채널(56) 상의 신호를 검출하도록 구성되어 있다. 더욱이, DUT도 통신 채널 상의 신호를 측정하고 있을 수 있다. DUT가 약한 소스로 또는 소스 없이 통신 채널을 구동한다면, 드라이버(55) 및 능동 부하(59)의 비활성 상태 행동은, 검출기(57)(및 통신 채널에 전기적으로 접속된 임의의 다른 검출기(들))의 입력 특성과 함께, 통신 채널(56)이 비활성일 때의 통신 채널(56) 상의 바이어스 컨디션들 - 예컨대, 전압 - 을 지시할 것이다.
예를 들면, 드라이버(55)가 디스에이블될 때, 누설 전류가 여전히 드라이버(55)를 통해 통신 채널(56)로 전달된다. 누설 전류는 또한 검출기, 및/또는 신호원(62)을 포함하는 통신 채널에 전기적으로 접속된 다른 회로 소자들을 통해 생성될 수 있다. 드라이버 및 검출기의 높은 문턱값 및 낮은 문턱값은 이들 소자들에 의해 생성되는 누설 전류의 양에 영향을 미칠 수 있다. 이러한 누설 전류는, 통신 채널(56) 상의 다른 전류들과 함께, 통신 채널(56) 상의 임피던스를 통해 흘러서, 통신 채널(56) 상에 전압을 생성한다. 통신 채널 상의 임피던스는 버퍼(60)가 인에이블된다면 소자들(예컨대, 드라이버, 능동 부하) 및 Rpull의 오프 상태 임피던스의 병렬 결합이다. 레거시 ATE 시스템의 전압을 시뮬레이트하기 위해서는, 통신 채널(56) 상에 이미 존재하는 전류와 결합될 때, 레거시 ATE에 의해 생성되었을 통신 채널(56) 상의 전압과 실질적으로 동일한 통신 채널(56) 상의 전압을 생성하는, 통신 채널(56) 상의 임피던스를 통한 바이어스 전류를 생성하도록 신호원(62)을 프로그램할 수 있다. 이 전압은 검출기(57)에 의해 검출되어 테스트 프로그램에 의해 처리될 것이다. 비활성 통신 채널 상의 전압은 테스트 프로그램에 의해 예상되는 전압이 될 것이므로, 테스트 프로그램에 의해 생성되는 테스트 결과는 후속의 비-레거시 ATE에 대해 악영향을 받지 않을 것이다.
이 예에서는, 통신 채널(56) 상에서 원하는 전압을 생성하기 위해서, 신호원(62)은 바이어스 전류를 생성하도록 프로그램된다. 이 바이어스 전류는 통신 채널 상의 기존의 전류(예컨대, 누설 전류)와 결합한다(예컨대, 증대된다). 인에이블 신호(58)는, 전압을 버퍼(60)의 출력에 전달하게 하고, 전류 소자(Rpull)(61), 여기서는 저항기가, 채널 상의 전압을 VCOM을 향해 끌어당기면서 라인 상의 임피던스에 영향을 미치게 하도록 설정된다. 채널(56) 상의 소자들에 의한 바이어스/누설 전류들은 Rpull에 걸쳐 전압을 생성하여 VCOM에 관한 채널 상에 전압을 형성한다. 신호원(62)이 적절히 프로그램되면, 통신 채널 상에 생성되는 전압은 레거시 ATE의 비활성 통신 채널 상에 존재할 전압에 대응한다. 검출기(57)는 이 전압을 검출하여 그것을 경로를 따라 테스트 프로그램에 의해 이용되는 프로세싱 디바이스에 전달한다.
일 예에서, 정류 전압(VCOM)은 2 볼트(V)로 프로그램되고, 저항기 Rpull은 230 ㏀의 값을 갖고, 신호원은 -40 마이크로암페어(㎂) 내지 40 ㎂의 프로그램가능한 전류를 생성할 수 있다. 그러나, 이들 값은 단순히 예일 뿐이고 임의의 값이 이용가능하다.
도 5는 예시의 디바이스/기구에 대한 파라미터 세트에 기초하여 바이어스 컨디션들을 결정하기 위한 그래픽 예시를 도시한다. 도 5에서, 커브(70)는 예시의 레거시 ATE의 프로그램가능한 파라미터들의 특정 세트에 대해 회로 소자 Rpull(61)에 걸쳐 생성되는 누설 전류 기여분을 도시한다. 커브(70) - 이 예에서는 라인임 - 의 특성은 Rpull, VCOM, 및 채널 전압의 값들에 기초하여 결정된다. 커브(70)의 경우, VCOM은 그것의 X축 절편을 결정하고, Rpull은 그것의 기울기를 결정한다.
커브(71)는 커브(70)의 생성에 이용되는 프로그램가능한 파라미터들의 동일한 세트에 대한 예시의 레거시 ATE의 통신 채널 상의 검출기(57)의 누설 전류 기여분을 도시한다. 도 5를 참조하면, 스텝(77)은 통신 채널 상의 침묵 누설 전류에 대응한다. 스텝들(78, 79)의 X축 위치들은 문턱 전압들(VOH, VOL)의 값들에 기초한다. 스텝(77)에서 스텝(78)로의 전이는 두 문턱 전압들 중 하나(VOH 또는 VOL)를 넘을 때 일어나고, 스텝(78)에서 스텝(79)로의 전이는 다른 문턱 전압(VOH 또는 VOL)을 넘을 때 일어난다. 도 5에 도시한 예들에서, 문턱 전압들은 각 스텝의 기울기의 대략 중간에 있다. 스텝들에서의 전류들의 크기는 검출기(57)의 특성에 기초한다.
두 커브(70, 71)의 교차점, 즉 점(74)은 예시의 레거시 ATE 상에 나타나고 새로운(현대적인) ATE가 호환성을 위해 달성해야 하는 바이어스 전압(80)에 대응한다. 새로운 ATE는 전술한 바와 같이 바이어스 제어 회로(75)를 통해 이 바이어스 전압(80)을 달성할 수 있다. 일 예에서, 직선(70)은 전류가 Rpull(61)을 통해 채널(56)로 흐른다는 것을 나타낸다. 커브(71)는 문턱값 세트에 대해 누설 전류(스텝 전류)가 검출기(57)로 흐른다는 것을 나타낸다. 교차점(74)은 이들 두 전류가 상쇄하는(예컨대 크기가 같고 방향이 반대인) 점에 대응하고, 이것이 평형점으로 지정된다. 이 점에서, 통신 채널(56) 상의 전압은 평형점에서의 전압(80)으로 부유한다. 이것은 바이어스 제어 회로(75)의 소자들을 통해 현대적인 테스터에서 달성될 수 있는 레거시 테스터의 전압 바이어스이다. 상이한 프로그램가능한 파라미터들, 예컨대 VOH, VOL, VCOM은 대응하는 그러나 상이한 커브들(70, 71) 및 그에 따른 상이한 교차점을 생성할 것이다. 바이어스 제어 회로(75)는 전술한 바와 같이 상이한 전압들을 취득하도록 제어될 수 있다.
요약하자면, Rpull을 통한 전류는 VCOM 및 채널 전압으로부터 발생한다. 평형점에서의 전압(80)은 전류들이 평형(교차점(74))에 있을 때 통신 채널이 부유하는 전압이다. 이 점은 "알려지지 않은 것"으로, 어떤 바이어스 컨디션이 "현대적인" ATE에서 달성될 필요가 있는지(및 따라서 어떻게 바이어스 전류를 프로그램하는지)를 결정하기 위해서, 그래프는 이 점을 해결하는 것을 돕는다.
도 4에 도시한 것과 유사한 그래프 기술을 이용하여, 현대적인 ATE의 프로그램 가능한 파라미터들과 평형점(80)의 관계를 결정할 수 있다. 이들 프로그램가능한 파라미터들은 바이어스 제어 회로(75)(도 4)와 연관된 프로그램가능한 파라미터들을 포함한다.
이 그래프는 현대적인 ATE의 통신 채널 상의 소자들과 연관된 프로그램가능한 파라미터들을 이용하여 생성될 수 있다. 그래프는 레거시 ATE와 같은 동일한 소자들과 연관된 커브들을 가질 수 있고, 현대적인 ATE에 대한 소자들과 연관된 커브들을 가질 수 있다. 임의의 경우에, 바이어스 제어 회로(75)는 예시적인 레거시 ATE의 통신 채널의 평형점과 매치하는 현대적인 ATE의 통신 채널에 대한 평형점(80)을 생성하도록 조정될 수 있다.
도 5는 바이어스 전류원을 어떻게 프로그램하는지를 결정하기 위한 한가지 방법만을 도시하고 있음에 유의한다. VOH, VOL, 및 부하 전압의 함수인 수학적 처리를 이용하는 방법을 이용하는 것을 포함하지만, 이에 한정되지 않는, 바이어스 전류원을 프로그램하는 다른 방법들이 사용될 수 있다.
ATE의 각각의 통신 채널에 대하여 전술한 기능들을 수행하는 유형의 에뮬레이션 회로가 존재할 수 있다. 그러한 각각의 회로는, 그것의 대응하는 채널이 레거시 ATE의 비활성 통신 채널의 바이어스 컨디션들(예를 들어, 전압 및 전류)을 에뮬레이트하도록 프로그램될 수 있다. 대응하는 통신 채널이 활성 채널인 경우, 신호원(62)은 그에 따라 프로그램될 수 있다.
본 명세서에서 바이어스 제어 회로는 하드웨어와 함께 전술한 바와 같이 사용되도록 한정되지 않는다. 본 명세서에서 기술된 ATE는 PMU를 포함하는 임의의 하드웨어를 사용하여 구현될 수 있다. PMU는 통상적으로 프로그램가능한 전류를 강제하기 때문에, PMU는 바이어스 컨디션들을 정정하는데 필요한 능력들을 제공할 수 있고, PMU를 포함하는 핀 전자장치는 추가의 바이어스 제어 회로를 필요로 하지 않을 수 있다.
본 명세서에서 기술된 ATE는 전술한 하드웨어 및 소프트웨어와 함께 사용되도록 한정되지 않는다. 본 명세서에서 기술된 ATE는 임의의 하드웨어 및/또는 소프트웨어를 이용하여 구현될 수 있다. 예를 들어, 본 명세서에서 기술된 ATE 또는 그것의 일부는, 적어도 부분적으로는, 디지털 전자 회로, 또는 컴퓨터 하드웨어, 펌웨어, 소프트웨어, 또는 그 조합을 이용하여 구현될 수 있다.
본 명세서에서 기술된 ATE(예를 들어, 프로세싱 디바이스에 의해 수행되는 기능들)는, 적어도 부분적으로는, 컴퓨터 프로그램 제품, 즉, 예컨대 하나 이상의 머신 판독가능한 매체인 정보 매체 내에 유형으로 구현된 컴퓨터 프로그램을 통해, 또는 예컨대 프로그램가능한 프로세서, 컴퓨터, 또는 다수의 컴퓨터인 데이터 처리 장치의 실행을 위한 또는 그 동작의 제어를 위한 전파 신호 내에 구현될 수 있다. 컴퓨터 프로그램은, 컴파일링되고 인터프리팅된 언어들을 포함하는 임의의 형태의 프로그래밍 언어로 기입될 수 있으며, 독립 프로그램으로서, 또는 모듈, 컴퓨터, 서브루틴 또는 컴퓨팅 환경에서 사용하기에 적절한 기타 유닛으로서를 포함하여 임의의 적절한 형태로 배치될 수 있다. 컴퓨터 프로그램은 하나의 컴퓨터상에서 또는 한 장소의 다수의 컴퓨터상에서 또는 다수의 장소에 걸쳐 분산되고 통신 네트워크에 의해 상호접속된 다수의 컴퓨터상에서 실행되도록 배치될 수 있다.
ATE를 구현하는 것과 연관된 동작들이, 본 명세서에서 기술된 ATE의 기능들을 수행하기 위한 하나 이상의 컴퓨터 프로그램들을 실행하는 하나 이상의 프로그램가능한 프로세서들에 의해 수행될 수 있다. ATE의 전부 또는 일부가 특정 목적의 논리 회로, 예컨대 FPGA(field programmable gate array) 및/또는 ASIC(application-specific integrated circuit)으로서 구현될 수 있다.
컴퓨터 프로그램의 실행에 적절한 프로세서들은, 예시로서, 범용 및 특정 목적의 마이크로프로세서들, 마이크로컨트롤러들, 및 임의의 종류의 디지털 컴퓨터의 하나 이상의 임의의 프로세서들을 포함한다. 일반적으로, 프로세서는 판독전용 메모리 또는 랜덤 액세스 메모리 또는 양쪽 모두로부터 명령들 및 데이터를 수신할 것이다. 컴퓨터의 소자들은 명령들을 실행하기 위한 프로세서 및 명령들과 데이터를 저장하기 위한 하나 이상의 메모리 디바이스를 포함한다.
본 명세서에서 기술된 상이한 실시예들의 소자들은 상기에서 구체적으로 설명되지 않은 그외의 실시예들을 형성하기 위해 결합될 수 있다. 본 명세서에서 구체적으로 기술되지 않은 그외의 실시예들 또한 다음의 특허청구범위의 범주 내에 있다.

Claims (25)

  1. 테스팅 디바이스에서 사용하기 위한 장치로서,
    통신 채널과 연관된 프로그램가능한 파라미터들의 세트를 갖는 통신 채널 - 상기 프로그램가능한 파라미터들은 상기 통신 채널에 대한 바이어스 컨디션이 됨 -; 및
    소망의 바이어스 컨디션을 에뮬레이트(emulate)하기 위해 상기 프로그램가능한 파라미터들로부터 발생하는 바이어스 컨디션에 영향을 미치는 바이어스 제어 회로
    를 포함하는 장치.
  2. 제1항에 있어서,
    상기 통신 채널상의 신호들을 검출하는 검출기; 및
    상기 통신 채널을 로딩(loading) 컨디션으로 종속시키는 능동 부하
    를 더 포함하고,
    상기 프로그램가능한 파라미터들은 상기 검출기 및 상기 능동 부하 중 적어도 하나와 연관된 파라미터를 포함하는 장치.
  3. 제2항에 있어서,
    상기 프로그램가능한 파라미터는 상기 검출기와 연관된 문턱 전압 및 상기 능동 부하와 연관된 전압 중 적어도 하나를 포함하는 장치.
  4. 제2항에 있어서,
    상기 프로그램가능한 파라미터들은 상기 통신 채널상의 바이어스 제어 전류를 포함하는 장치.
  5. 제1항에 있어서,
    상기 소망의 바이어스 컨디션은 상기 장치 이외의 디바이스와 연관된 바이어스 컨디션에 대응하고, 상기 디바이스는 상기 바이어스 컨디션들에 따라 테스트 프로그램을 실행하기 위한 것인 장치.
  6. 제1항에 있어서,
    상기 바이어스 제어 회로는 상기 통신 채널상에 제1 바이어스 전류를 제공하기 위해 제어가능한 전류원을 포함하고, 상기 제1 바이어스 전류는 상기 통신 채널이 비활성인 경우, 존재하는 상기 통신 채널 상의 제2 전류와 결합되는 장치.
  7. 제6항에 있어서,
    상기 제1 바이어스 전류와 상기 제2 바이어스 전류의 결합은, 테스트 장비가 상기 통신 채널에 전기적으로 접속되는 경우에 상기 테스트 장비에 의해 생성되는 바이어스 전류에 대응하는 장치.
  8. 제1항에 있어서,
    상기 통신 채널상의 테스트 신호들을 검출하는 검출기; 및
    상기 테스트 신호들을 이용하여 테스트 프로그램을 실행하는 프로세싱 디바이스
    를 더 포함하고,
    상기 테스트 프로그램은, 상기 통신 채널이 비활성인 경우 상기 통신 채널로부터의 전압을 예상하도록 구성되고,
    상기 바이어스 제어 회로는 상기 전압에 영향을 미치도록 구성되는 장치.
  9. 제1항에 있어서,
    상기 바이어스 제어 회로는, 전압원과 상기 통신 채널 사이에 전기적으로 접속된 회로 소자를 포함하고, 상기 회로 소자는 상기 바이어스 컨디션을 생성하기 위해 상기 전압원 및 상기 통신 채널에 관련된 전류를 전달하는 장치.
  10. 제1항에 있어서,
    바이어스 제어 회로는 파라미터 계측 유닛(PMU)을 포함하는 장치.
  11. 디바이스를 테스트하기 위한 자동 테스트 장비(ATE)로서,
    상기 ATE와 상기 디바이스 사이의 통신 채널들;
    활성 통신 채널들 상에서 상기 디바이스를 테스트하기 위한 테스트 프로그램을 실행하는 프로세싱 디바이스 - 상기 테스트 프로그램은 비활성 통신 채널 상에서 제1 바이어스 컨디션을 예상하도록 구성됨 -; 및
    상기 제1 바이어스 컨디션을 에뮬레이트하기 위해 상기 비활성 통신 채널 상의 제2 바이어스 컨디션에 영향을 미치는 바이어스 제어기 - 상기 제2 바이어스 컨디션은 상기 통신 채널과 연관된 프로그램가능한 파라미터들의 결과임 -
    를 포함하는 자동 테스트 장비.
  12. 제11항에 있어서,
    상기 통신 채널 상의 신호들을 검출하는 검출기를 더 포함하고,
    상기 프로그램가능한 파라미터들은 상기 검출기와 연관된 파라미터들을 포함하는 자동 테스트 장비.
  13. 제11항에 있어서,
    상기 통신 채널을 로딩 컨디션으로 두는 활성 부하를 더 포함하고,
    상기 프로그램가능한 파라미터들은 상기 활성 부하와 연관된 파라미터들을 포함하는 자동 테스트 장비.
  14. 제13항에 있어서,
    상기 프로그램가능한 파라미터들은 검출기와 연관된 문턱 전압들을 포함하는 자동 테스트 장비.
  15. 제12항에 있어서,
    상기 프로그램가능한 파라미터들은 상기 통신 채널 상의 바이어스 제어 전류에 대응하는 자동 테스트 장비.
  16. 제11항에 있어서,
    상기 바이어스 제어기는 상기 통신 채널에 대한 출력을 위한 바이어스 전류를 생성하는 프로그램가능한 전류 생성기를 포함하고, 상기 바이어스 전류는, 상기 제2 바이어스 컨디션에 영향을 미치기 위하여 상기 비활성 통신 채널 상의 기존의 전류와 결합되는 자동 테스트 장비.
  17. 제11항에 있어서,
    상기 바이어스 제어기는, 상기 통신 채널 상의 전류를 이용하여 상기 제2 바이어스 컨디션을 생성하는데 사용되는 회로 소자를 포함하는 자동 테스트 장비.
  18. 제11항에 있어서,
    상기 바이어스 제어기는,
    상기 통신 채널에 대한 출력을 위한 바이어스 전류를 생성하는 프로그램가능한 전류 생성기 - 상기 바이어스 전류는 상기 비활성 통신 채널 상의 기존의 전류와 결합됨 -, 및
    상기 바이어스 전류 및 상기 기존의 전류를 이용하여 상기 제2 바이어스 컨디션에 영향을 미치는데 사용되는 회로 소자
    를 포함하는 자동 테스트 장비.
  19. 제18항에 있어서,
    상기 회로 소자는 저항을 갖고, 상기 기존의 전류 및 상기 바이어스 전류의 결합은 상기 저항을 통과하여 제1 전압을 생성하고, 상기 제2 바이어스 컨디션은 상기 제1 전압에 기초하는 자동 테스트 장비.
  20. 제19항에 있어서,
    제2 전압을 제공하기 위한 전압원을 더 포함하고, 상기 제2 바이어스 컨디션은 상기 제1 전압 및 상기 제2 전압에 기초하는 자동 테스트 장비.
  21. 제11항에 있어서,
    상기 바이어스 제어기는 파라미터 계측 유닛(PMU)을 포함하는 자동 테스트 장비.
  22. 디바이스를 테스트하는데 사용하기 위한 시스템으로서,
    상기 디바이스에 테스트 신호들을 보내고 상기 디바이스로부터 응답 신호들을 수신하는 테스트 장비 - 상기 응답 신호들은 상기 테스트 신호들의 적어도 일부로부터 발생함 -; 및
    상기 테스트 장비에 제어 신호들을 제공하는 프로세싱 디바이스 - 상기 제어 신호들은 상기 테스트 장비와 상기 테스트되는 디바이스 사이의 통신 채널들과 연관된 파라미터들을 프로그램함 -; 및
    비활성 통신 채널 상에서 적어도 하나의 미리정의된 신호 레벨들을 생성하기 위해 비활성 통신 채널 상의 바이어스 컨디션에 영향을 미치는 바이어스 제어기
    를 포함하고,
    상기 프로세싱 디바이스는 상기 응답 신호들의 적어도 일부를 해석하기 위한 하나 이상의 테스트 프로그램을 실행하도록 구성되고, 상기 테스트 프로그램들의 적어도 하나는 상기 비활성 통신 채널들 상에서 미리정의된 신호 레벨들을 예상하도록 구성되며,
    상기 파라미터들은 상기 테스트 장비와 상기 테스트되는 디바이스 사이의 비활성 통신 채널 상의 바이어스 컨디션으로 되는 시스템.
  23. 제22항에 있어서,
    상기 바이어스 제어기는 상기 비활성 통신 채널에 대한 출력을 위한 바이어스 전류를 생성하는 프로그램가능한 전류 생성기를 포함하고, 상기 바이어스 전류는 상기 비활성 통신 채널 상에서 미리정의된 신호 레벨들 중 적어도 하나의 신호 레벨을 생성하기 위해 상기 비활성 통신 채널 상의 기존의 전류와 결합되는 시스템.
  24. 제22항에 있어서,
    상기 바이어스 제어기는 상기 비활성 통신 채널 상의 전류를 이용하여 상기 비활성 통신 채널 상에서 상기 미리정의된 신호 레벨들 중 적어도 하나의 신호 레벨을 생성하는데 이용되는 회로 소자를 포함하는 시스템.
  25. 제22항에 있어서,
    상기 바이어스 제어기는,
    상기 통신 채널에 대한 출력을 위한 바이어스 전류를 생성하는 프로그램가능한 전류 생성기 - 상기 바이어스 전류는 상기 비활성 통신 채널 상의 기존의 전류와 결합됨 -; 및
    상기 바이어스 전류 및 상기 기존의 전류를 이용하여 상기 비활성 통신 채널 상에서 상기 미리정의된 신호 레벨들 중 적어도 하나의 신호 레벨을 생성하는 회로 소자
    를 포함하는 시스템.
KR1020107007428A 2007-10-04 2008-10-03 레거시 테스트 시스템의 동작 에뮬레이팅 KR101489542B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/867,672 2007-10-04
US11/867,672 US8310270B2 (en) 2007-10-04 2007-10-04 Emulating behavior of a legacy test system
PCT/US2008/078715 WO2009046276A1 (en) 2007-10-04 2008-10-03 Emulating behavior of a legacy test system

Publications (2)

Publication Number Publication Date
KR20100066542A true KR20100066542A (ko) 2010-06-17
KR101489542B1 KR101489542B1 (ko) 2015-02-03

Family

ID=40120102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107007428A KR101489542B1 (ko) 2007-10-04 2008-10-03 레거시 테스트 시스템의 동작 에뮬레이팅

Country Status (7)

Country Link
US (1) US8310270B2 (ko)
JP (1) JP5363491B2 (ko)
KR (1) KR101489542B1 (ko)
CN (1) CN101821642B (ko)
DE (1) DE112008002672T5 (ko)
TW (1) TWI488188B (ko)
WO (1) WO2009046276A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8660817B2 (en) * 2007-12-14 2014-02-25 Broadcom Corporation Hardware test and diagnosis system and method
JP5193975B2 (ja) * 2009-09-04 2013-05-08 富士通株式会社 半導体試験回路、半導体試験用冶具、半導体試験装置及び半導体試験方法
US10776233B2 (en) 2011-10-28 2020-09-15 Teradyne, Inc. Programmable test instrument
US9470759B2 (en) * 2011-10-28 2016-10-18 Teradyne, Inc. Test instrument having a configurable interface
US9759772B2 (en) 2011-10-28 2017-09-12 Teradyne, Inc. Programmable test instrument
US8988081B2 (en) 2011-11-01 2015-03-24 Teradyne, Inc. Determining propagation delay
US9785526B2 (en) * 2013-04-30 2017-10-10 Advantest Corporation Automated generation of a test class pre-header from an interactive graphical user interface
US10715250B2 (en) 2017-05-01 2020-07-14 Teradyne, Inc. Calibrating non-linear data
US10404364B2 (en) 2017-05-01 2019-09-03 Teradyne, Inc. Switch matrix system
US10523316B2 (en) * 2017-05-01 2019-12-31 Teradyne, Inc. Parametric information control
US10404363B2 (en) 2017-05-01 2019-09-03 Teradyne, Inc. Optical pin electronics
US10564219B2 (en) 2017-07-27 2020-02-18 Teradyne, Inc. Time-aligning communication channels
CN108333987A (zh) * 2018-02-05 2018-07-27 北京龙坤盛达科技有限公司 一种多类型多通道的可控故障注入装置
US10387356B1 (en) 2018-10-02 2019-08-20 Teradyne, Inc. Generating timestamps on a packet-oriented bus
CN109697148B (zh) * 2018-12-28 2021-01-15 苏州浪潮智能科技有限公司 一种测试方法和装置
US11408927B2 (en) 2019-06-18 2022-08-09 Teradyne, Inc. Functional testing with inline parametric testing
US11159248B2 (en) 2019-12-18 2021-10-26 Teradyne, Inc. Optical receiving device
US11899056B2 (en) 2022-03-04 2024-02-13 Teradyne, Inc. Communicating using contactless coupling

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09178811A (ja) * 1995-12-25 1997-07-11 Advantest Corp Ｌｓｉテスタ用ｉ／ｏ回路
US5929628A (en) 1996-12-05 1999-07-27 Teradyne, Inc. Apparatus and method for performing amplitude calibration in an electronic circuit tester
JP4119060B2 (ja) 1999-10-01 2008-07-16 株式会社アドバンテスト 試験装置
US20040225459A1 (en) * 2003-02-14 2004-11-11 Advantest Corporation Method and structure to develop a test program for semiconductor integrated circuits
US7199604B2 (en) 2003-03-28 2007-04-03 Analog Devices, Inc. Driver circuit with low power termination mode
JP4538714B2 (ja) * 2003-11-26 2010-09-08 横河電機株式会社 テスタシミュレーション装置及びテスタシミュレーション方法
US20060123301A1 (en) * 2004-10-19 2006-06-08 James Wey Transconductance stage operating as an active load for pin electronics
US7256600B2 (en) * 2004-12-21 2007-08-14 Teradyne, Inc. Method and system for testing semiconductor devices
US7135881B2 (en) * 2004-12-21 2006-11-14 Teradyne, Inc. Method and system for producing signals to test semiconductor devices
US7733163B1 (en) * 2006-11-02 2010-06-08 Marvell International Ltd. Bias current compensation device and method

Also Published As

Publication number Publication date
US20090091347A1 (en) 2009-04-09
JP2010540972A (ja) 2010-12-24
CN101821642A (zh) 2010-09-01
KR101489542B1 (ko) 2015-02-03
CN101821642B (zh) 2014-07-30
US8310270B2 (en) 2012-11-13
WO2009046276A1 (en) 2009-04-09
TW200929239A (en) 2009-07-01
DE112008002672T5 (de) 2010-08-26
TWI488188B (zh) 2015-06-11
JP5363491B2 (ja) 2013-12-11

Similar Documents

Publication Publication Date Title
KR101489542B1 (ko) 레거시 테스트 시스템의 동작 에뮬레이팅
KR100897009B1 (ko) 반도체 디바이스를 테스트하기 위한 신호를 생성하는시스템 및 방법
US7508228B2 (en) Method and system for monitoring test signals for semiconductor devices
US7256600B2 (en) Method and system for testing semiconductor devices
KR101257246B1 (ko) 핀 일렉트로닉스 드라이버
KR102402458B1 (ko) 자동 테스트 장비의 채널에 의해 소싱된 전류 결합
JP4698680B2 (ja) 高電圧機能を備えたピンエレクトロニクス
US20060247882A1 (en) Test apparatus, test method, electronic device manufacturing method, test simulator and test simulation method
KR102412330B1 (ko) 테스트 기기 보호 회로
US7023366B1 (en) Using a parametric measurement unit for converter testing
WO2008005362A2 (en) Calibration device
US7202688B2 (en) Output buffer circuit having signal path used for testing and integrated circuit and test method including the same
US20040153276A1 (en) Method and apparatus for reduced pin count package connection verification
US20200408824A1 (en) Measuring a leakage characteristic of a signal path
Salman et al. DESIGN AND IMPLELMENTATION A PC BASED SYSTEM FOR CIRCUIT TESTING

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee