JP3139742B2 - 故障シミュレーション方法 - Google Patents

故障シミュレーション方法

Info

Publication number
JP3139742B2
JP3139742B2 JP09164078A JP16407897A JP3139742B2 JP 3139742 B2 JP3139742 B2 JP 3139742B2 JP 09164078 A JP09164078 A JP 09164078A JP 16407897 A JP16407897 A JP 16407897A JP 3139742 B2 JP3139742 B2 JP 3139742B2
Authority
JP
Japan
Prior art keywords
connection information
circuit connection
test pattern
failure
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09164078A
Other languages
English (en)
Other versions
JPH1115686A (ja
Inventor
陽一郎 田中
Original Assignee
日本電気アイシーマイコンシステム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気アイシーマイコンシステム株式会社 filed Critical 日本電気アイシーマイコンシステム株式会社
Priority to JP09164078A priority Critical patent/JP3139742B2/ja
Publication of JPH1115686A publication Critical patent/JPH1115686A/ja
Application granted granted Critical
Publication of JP3139742B2 publication Critical patent/JP3139742B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はLSIのテスト技術
に関し、特に故障検出率を向上させた故障シミュレーシ
ョン方法に関する。
【0002】
【従来の技術】図10は、故障シミュレーションにおけ
る従来技術の一例を示すフローチャートである。設計者
はステップ101、102において第1の回路接続情報
及び第1の回路接続情報を検査する第1のテストパター
ンを設計する。ステップ103において、第1の回路接
続情報と第1のテストパターンを用いて故障シミュレー
ションを実行し、第1のテストパターンにより回路内の
故障定義をどれだけ検出できているかを調べ、その結果
を、どれだけの故障検出率を持っているかを示す故障検
出率サマリと、回路内のどのブロックが故障定義されて
いないかを示す未故障検出リストを出力する。
【0003】ステップ120において、故障検出率サマ
リから故障検出率が要求水準に達しているか否かを判定
する。答えがYesならば終了し、Noならばステップ
121に進み、故障検出率を向上させるにはテストパタ
ーンの修正のみで良いか否かを判定する。答えがYes
ならばステップ102に戻ってテストパターンを変更す
る。Noならば双方とも修正を要するので開始へ戻り、
回路接続情報についてはステップ101で、テストパタ
ーンについてはステップ102で変更を行う。
【0004】修正した回路接続情報及びテストパターン
を用いて再びステップ103を実行し、ステップ120
で故障検出率について判定を行い、要求する故障検出率
に到達するまで、上記各ステップを繰り返す。
【0005】しかしながら、上記の従来技術では、回路
規模が大きくなるに従って故障検出率を上げるための検
出作業量、未故障検出ブロックの入出力ピンへの信号の
変更回数が増大する。従って、回路規模が大きいほど、
要求する故障検出率を達成するための変更数が増大し、
必要な変更数を予測することが困難になる。そこで、故
障検出率が要求に達するまでシミュレーションを繰り返
すことになる。また、故障検出できていたブロックであ
ても、他のブロックの故障検出を行うためのテストパタ
ーンの変更や回路変更により、検出できなくなる場合が
ある。
【0006】上記の一般的傾向に加えて、故障検出率向
上のための回路変更において、対象とする回路の論理が
深い場合は、入力端子から対象とする回路まで信号が伝
達する経路の信号設定の検討に長時間を必要とするとい
う問題点がある。
【0007】さらに、故障検出率向上のためのテストパ
ターン変更において、対象とする回路の信号が多ビット
カウンタのキャリ信号である場合は、キャリ信号を発生
させるだけで多くのパターンを必要とする。また、カウ
ンタに伝達するまでのタイミングを考慮してキャリ信号
を発生させるのであれば、さらに多くのテストパターン
が必要である。このように、その信号自体を発生させる
のに多くのテストパターンを必要とするブロックがあれ
ば、故障検出のためのテストパターン数が多くなり、故
障シミュレーションの所要期間が増大するという問題点
も指摘される。
【0008】
【発明が解決しようとする課題】本発明の課題は、上記
の問題点から、第1の回路接続情報及びこれを検査する
第1のテストパターンを用いて故障シミュレーションを
実行し、少なくとも未故障検出リストを生成する故障シ
ミュレーション方法において、設計者が設計する第1の
回路接続情報及び第1のテストパターンの変更を検討す
ることなしに、未故障検出ブロックの故障検出を可能と
する回路接続情報及びテストパターンを生成することで
ある。
【0009】
【課題を解決するための手段】上記の課題は、第1の回
路接続情報及び前記第1の回路接続情報を検査する第1
のテストパターンを用い、故障シミュレーションを実行
し、少なくとも未故障検出リストを生成する故障シミュ
レーション方法において、前記第1の回路接続情報と、
第2の回路接続情報と、前記未故障検出リストとを用い
て、第3の回路接続情報を生成し、前記第1のテストパ
ターンと、あらかじめ用意しておいた第2のテストパタ
ーンとを用いて、第3のテストパターンを生成し、及
び、前記第3の回路接続情報と前記第3のテストパター
ンとを用いて、1以上の未故障を検出する、各処理手順
を有する故障シミュレーション方法であって、前記第2
のテストパターンが、前記未故障検出リスト中の最大入
力端子数がm(mは自然数)である未検出ブロックに対
し、2のm乗ビットのパターンの組み合わせによって構
成されているテストパターンであることを特徴とする故
障シミュレーション方法によって達成される。
【0010】また、第1の回路接続情報及び前記第1の
回路接続情報を検査する第1のテストパターンを用い、
故障シミュレーションを実行し、少なくとも未故障検出
リストを生成する故障シミュレーション方法において、
前記第1の回路接続情報と、第2の回路接続情報と、前
記未故障検出リストとを用いて、第3の回路接続情報を
生成し、前記第1のテストパターンと、あらかじめ用意
しておいた第2のテストパターンとを用いて、第3のテ
ストパターンを生成し、及び、前記第3の回路接続情報
と前記第3のテストパターンとを用いて、1以上の未故
障を検出する、各処理手順を有する故障シミュレーショ
ン方法であって、前記第3の回路接続情報を生成する処
理手順が、前記第1の回路接続情報から前記未故障検出
リストの未検出ブロック名と同名の回路接続情報を抽出
する第1ステップと、前記第2の回路接続情報の入力ネ
ット名に前記第1ステップで抽出された回路接続情報の
入力ネット名を入れる第2ステップと、前記第1の回路
接続情報の入力ネット名を第2の回路接続情報の出力ネ
ット名に入れ換える第3ステップと、前記第1の回路接
続情報に前記第2の回路接続情報を追加する第4ステッ
プとを有することを特徴とする故障シミュレーション方
法によっても達成される。
【0011】更に、第1の回路接続情報及び前記第1の
回路接続情報を検査する第1のテストパターンを用い、
故障シミュレーションを実行し、少なくとも未故障検出
リストを生成する故障シミュレーション方法において、
前記第1の回路接続情報と、第2の回路接続情報と、前
記未故障検出リストとを用いて、第3の回路接続情報を
生成し、前記第1のテストパターンと、あらかじめ用意
しておいた第2のテストパターンとを用いて、第3のテ
ストパターンを生成し、及び、前記第3の回路接続情報
と前記第3のテストパターンとを用いて、1以上の未故
障を検出する、各処理手順を有する故障シミュレーショ
ン方法であって前記第3のテストパターンが、前記第1
のテストパターンに、前記未故障検出リスト中の最大入
力端子数がm(mは自然数)である未検出ブロックに対
し、2のm乗ビットのパターンの組み合わせによって構
成される第2のテストパターンを、並列に又は順次追加
されたテストパターンであることを特徴とする故障シミ
ュレーション方法によっても達成される。ここで、前記
第2の回路接続情報は、前記未故障検出リスト中の未検
出ブロックの入力端子とテスト入力端子とがセレクタ回
路を介して接続された接続情報であることが好ましい。
【0012】すなわち、本発明の故障シミュレーション
方法では、設計者が設計した第1の回路接続情報と第1
のテストパターンを用いて第1回目の故障シミュレーシ
ョンを実行し、その結果を故障検出率サマリと未故障検
出リストとして出力する。続いて、第1の回路接続情報
に、上記のようにして用意した第2の回路接続情報と、
上で出力された未故障検出リストとを用いて第3の回路
接続情報を生成し、また、第1のテストパターンと、上
記のようにして用意した第2のテストパターンを用いて
第3のテストパターンを生成し、これら第3の回路接続
情報と第3のテストパターンを用いて第2回目の故障シ
ミュレーションを実行し、回路接続情報とテストパター
ンの修正を行うことなく、故障シミュレーションを完了
する。
【0013】
【発明の実施の形態】本発明の好適な一実施形態を図1
を用いて説明する。図1において、ステップ101と1
02で設計者が設計する第1の回路接続情報を検査する
第1のテストパターンを生成し、ステップ103で故障
シミュレーションを実行する。ステップ104で第1の
回路接続情報と、予め用意しておいた第2の回路接続情
報と、故障シミュレーションの実行結果である未故障検
出リストとを用いて、第3の回路接続情報を生成する。
【0014】また、ステップ105で前記第1のテスト
パターンと、予め用意しておいた第2のテストパターン
を用いて第3のテストパターンを生成し、前記第3の回
路接続情報と第3のテストパターンを用いて、ステップ
106で2回目の故障シミュレーションを実行する。こ
れにより、前記未故障検出リストの未検出ブロックの故
障検出ができる。
【0015】第3の回路接続情報を生成手順(104)
について図2〜図4を用いて説明する。図2は第3の回
路接続情報を生成手順を示すフローチャートである。図
3(A)は第1の回路接続情報、図3(B)は第2の回
路接続情報、図4は第3の回路接続情報の構成図であ
る。
【0016】図3,図4の回路接続情報の記述形式につ
いて説明すると、内部回路の場合は CELL 回路名 COMP ブロックタイプ,,ブロック名 PIN Hピン番号,入力ネット名 Nピン番号,出力ネット名 入出力回路の場合は、 COMP ブロックタイプ,,端子名 PIN ,入力回路では出力ネット名、出力回路では入
力ネット名 である。
【0017】図2のステップ201で、第1の回路接続
情報から未故障検出リスト中の未検出ブロック名と同名
の回路接続情報を抽出する。未故障検出リストにおける
未検出ブロックが、図8(A)の回路図に示す、入力端
子A、Bと出力端子Cを有する2入力ANDゲート(8
03)であったとする。このブロックは第1の回路接続
情報(図3(A))では、 COMP 2入力AND,,A001 PIN H01,ネットA PIN H02,ネットB PIN N01,ネット3 と記述されており、これが図2のステップ201で抽出
される。
【0018】ステップ202で、第2の回路接続情報の
テスト回路1、2の出力ネット名をステップ201で抽
出された第1の回路接続情報の入力ネット名に入れる。
これにより、図3(A)のPIN H01の「ネット
A」、PIN H02の「ネットB」が、第2の回路接
続情報の入力ネット名(空欄)に挿入される。その結
果、図4の参照符号403,404で示す記述が生成さ
れる。
【0019】さらに、ステップ203で、第1の回路接
続情報の入力ネット名を第2の回路接続情報の出力ネッ
ト名に入れ換えるから、図3(A)のPIN H01の
「ネットA」、PIN H02の「ネットB」が、図3
(B)におけるテスト回路1中のPIN N01の「ネ
ットC」、テスト回路2中のPIN N01の「ネット
D」によって置換され、その結果、図4の参照符号40
1,402で示す記述が生成される。
【0020】図8は本実施形態の一適用例を示す回路図
である。図8(A)は第1の回路接続情報(図3
(A))に対応する回路図、図8(B)は第3の回路接
続情報(図4)に対応する回路図である。図8では回路
要素803の前段に、故障検出率を向上させるための回
路801が追加される。
【0021】次に、第3のテストパターンを生成手順
(105)について図5〜図7を用いて説明する。図5
はステップ105の詳細を示すフローチャートであっ
て、内部ステップ501〜505を含む。図6は第2の
テストパターンを、図7は第3のテストパターンを示す
構成図である。なお、図6におけるmは未故障検出リス
ト中の未検出ブロックの最大入力数(自然数)である。
図7にはm=2の場合を示しており、第1のテストパタ
ーン、第2のテストパターンと順次追加した場合を示
す。
【0022】図5のステップ501で、第2のテストパ
ターンは未検出ブロックの最大入力数mに対して、mの
2乗のテストパターンを作成する。図6の601はm=
1、602はm=2、603はm=3のテストパターン
を示す。ステップ502で第1のテストパターン(図7
の701)に第2のテストパターン(図7の702)を
順次追加し、ステップ503で第1のテストパターン入
力信号動作時、第2のテストパターンの入力信号はレベ
ル固定(図7の704)、テスト制御信号入力端子は第
2のテストパターン(図7の708)の反転信号(図7
の705)を入力する。ステップ504で第2のテスト
パターン入力信号動作時、第1のテストパターン入力信
号は最終パターンの信号レベルを保持し(図7の70
9)、出力信号は、出力される信号のシミュレーション
予測値を挿入する(図7の703)。以上のステップに
より第3のテストパターン(図7の703)が生成され
る。
【0023】
【実施例】本発明に係る故障シミュレーション方法の適
用例2例を、図8,図9を参照して説明する。
【0024】図8(A)は第1の回路接続情報(図3
(A))に対応する回路である。入力端子A、Bと出力
端子Cを有する2入力ANDゲートが未故障検出リスト
中の未検出ブロックであるとすると、この未検出ブロッ
クの前段に、第2の回路接続情報に対応する回路801
が追加される。図8(B)は追加後の回路であり、第3
の回路接続情報(図4)に対応している。本適用例は、
未検出ブロックの入力端子数nがT1とT2の2本の例
であり、切り替え手段の回路は2tolセレクタ回路
(802)を用いている。
【0025】図9は、本発明における第2の適用例を説
明する回路図である。未故障検出リストにおける未検出
ブロックが、図9(A)に示す回路であったとする。こ
れは図8(B)のセレクタ回路(802)をメモリマク
ロ(902)で構成した回路に相当する。図9(B)は
未故障検出ブロックがブロックタイプの違う3種類の2
入力AND(903)、3入力OR(904)、4入力
AND(905)に対する回路である。図9(A)、
(B)の回路は8個のメモリ出力を備えているので、8
入力までの未検出ブロックの故障検出が可能である。
【0026】なお、ROMマクロを用いて、未故障検出
リストの未検出ブロックの入力端子数nをROMの入力
コードで表し、その情報で生成される2のn乗の第2の
テストパターンを出力コードに表せば、第3のテストパ
ターンが自動生成されるので図1のステップ105は不
要となる。
【0027】
【発明の効果】本発明によれば、故障シミュレーション
結果である未故障検出リストの情報から、第1の回路接
続情報を修正、追加し、第1のテストパターンに他のテ
ストパターンを付加する方法でテストパターンを生成す
るので、設計者が設計する第1の回路接続情報、第1の
テストパターンの変更を検討することなしに、未故障検
出ブロックの故障検出を可能とする回路接続情報とテス
トパターンを生成することができる。
【0028】また、故障シミュレーション結果である未
故障検出リストの情報から、故障検出のための回路接続
情報、テストパターンを生成するので、1回の故障シミ
ュレーション結果から故障検出のための回路接続情報、
テストパターンを生成することができる。
【0029】さらに、1回の故障シミュレーションの実
行からテストパターン、回路の変更を検討することなし
に、故障検出ができる回路接続情報、テストパターンが
生成されるので、短時間で故障検出ができ、製品出荷時
のテスター選別によるテストパターンの故障検出率が向
上する。
【図面の簡単な説明】
【図1】本発明における一実施形態の動作を説明するフ
ローチャートである。
【図2】第3の回路接続情報生成手順を説明するフロー
チャートである。
【図3】第1の回路接続情報の構成(A)、及び第2の
回路接続情報の構成(B)を示す構成図である。
【図4】第3の回路接続情報の構成を示す構成図であ
る。
【図5】第3のテストパターン生成手順を説明するフロ
ーチャートである。
【図6】第2のテストパターンの形態を示す構成図であ
る。
【図7】第3のテストパターンの形態を示す構成図であ
る。
【図8】本発明の一適用例(セレクタ回路)の構成を示
す回路図である。
【図9】本発明の他の適用例(メモリマクロ)の構成を
示す回路図である。
【図10】故障シミュレーションにおける従来技術の一
例を示すフローチャートである。
【符号の説明】
101…第1の回路接続情報作成ステップ 102…第1のテストパターン作成ステップ 103…第1回目の故障シミュレーション実行ステップ 104…第3の回路接続情報生成ステップ 105…第3のテストパターン生成ステップ 106…第2回目の故障シミュレーション実行ステップ 201…ステップ104の詳細第1ステップ 202…ステップ104の詳細第2ステップ 203…ステップ104の詳細第3ステップ 204…ステップ104の詳細第4ステップ 401…第1回路接続の入力ネット名 402…第1回路接続の入力ネット名 403…第2回路接続の入力ネット名 404…第2回路接続の入力ネット名 501…ステップ105の詳細第1ステップ 502…ステップ105の詳細第2ステップ 503…ステップ105の詳細第3ステップ 504…ステップ105の詳細第4ステップ 601…m=1の時の第2のテストパターン 602…m=2の時の第2のテストパターン 603…m=3の時の第2のテストパターン 701…第1のテストパターン 702…第2のテストパターン 703…第3のテストパターン 704…第1テストパターン動作時の第2テストパター
ンの入力端子信号レベル 705…第1テストパターン動作時の第2テストパター
ンのテスト制御信号端子信号レベル 706…第2テストパターン動作時の第1テストパター
ンの入力端子信号レベル 707…第2テストパターン動作時の第1テストパター
ンの出力端子信号レベル 708…第2テストパターン動作時のテスト制御信号端
子信号レベル 709…第1テストパターンの最終パターンの信号レベ
ル 801…第1の回路接続情報の回路図 802…2tolセレクタ回路 803…未検出ブロック 901…未検出ブロック 902…メモリマクロ 903…未検出ブロック 904…未検出ブロック 905…未検出ブロック 120…故障検出率の要求達成判断ステップ 121…テストパタン変更のみでよいかの判断ステップ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−140969(JP,A) 特開 平7−36722(JP,A) 特開 平4−142475(JP,A) 特開 平4−310185(JP,A) 特開 平4−260939(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 11/22 - 11/277 G01R 31/28 - 31/30 G06F 17/50

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 第1の回路接続情報及び前記第1の回路
    接続情報を検査する第1のテストパターンを用い、故障
    シミュレーションを実行し、少なくとも未故障検出リス
    トを生成する故障シミュレーション方法において、 前記第1の回路接続情報と、第2の回路接続情報と、前
    記未故障検出リストとを用いて、第3の回路接続情報を
    生成し、前記第1のテストパターンと、あらかじめ用意
    しておいた第2のテストパターンとを用いて、第3のテ
    ストパターンを生成し、及び、前記第3の回路接続情報
    と前記第3のテストパターンとを用いて、1以上の未故
    障を検出する、各処理手順を有する故障シミュレーショ
    ン方法であって、 前記第2のテストパターンが、前記未故障検出リスト中
    の最大入力端子数がm(mは自然数)である未検出ブロ
    ックに対し、2のm乗ビットのパターンの組み合わせに
    よって構成されているテストパターンであることを特徴
    とする故障シミュレーション方法。
  2. 【請求項2】 第1の回路接続情報及び前記第1の回路
    接続情報を検査する第1のテストパターンを用い、故障
    シミュレーションを実行し、少なくとも未故障検出リス
    トを生成する故障シミュレーション方法において、 前記第1の回路接続情報と、第2の回路接続情報と、前
    記未故障検出リストとを用いて、第3の回路接続情報を
    生成し、前記第1のテストパターンと、あらかじめ用意
    しておいた第2のテストパターンとを用いて、第3のテ
    ストパターンを生成し、及び、前記第3の回路接続情報
    と前記第3のテストパターンとを用いて、1以上の未故
    障を検出する、各処理手順を有する故障シミュレーショ
    ン方法であって、 前記第3の回路接続情報を生成する処理手順が、前記第
    1の回路接続情報から前記未故障検出リストの未検出ブ
    ロック名と同名の回路接続情報を抽出する第1ステップ
    と、前記第2の回路接続情報の入力ネット名に前記第1
    ステップで抽出された回路接続情報の入力ネット名を入
    れる第2ステップと、前記第1の回路接続情報の入力ネ
    ット名を第2の回路接続情報の出力ネット名に入れ換え
    る第3ステップと、前記第1の回路接続情報に前記第2
    の回路接続情報を追加する第4ステップとを有すること
    を特徴とする故障シミュレーション方法。
  3. 【請求項3】 第1の回路接続情報及び前記第1の回路
    接続情報を検査する第1のテストパターンを用い、故障
    シミュレーションを実行し、少なくとも未故障検出リス
    トを生成する故障シミュレーション方法において、 前記第1の回路接続情報と、第2の回路接続情報と、前
    記未故障検出リストとを用いて、第3の回路接続情報を
    生成し、 前記第1のテストパターンと、あらかじめ用意しておい
    た第2のテストパターンとを用いて、第3のテストパタ
    ーンを生成し、及び、前記第3の回路接続情報と前記第
    3のテストパターンとを用いて、1以上の未故障を検出
    する、各処理手順を有する故障シミュレーション方法で
    あって、前記第3のテストパターンが、前記第1のテス
    トパターンに、前記未故障検出リスト中の最大入力端子
    数がm(mは自然数)である未検出ブロックに対し、2
    のm乗ビットのパターンの組み合わせによって構成され
    る第2のテストパターンを、並列に又は順次追加された
    テストパターンであることを特徴とする故障シミュレー
    ション方法。
  4. 【請求項4】 前記第2の回路接続情報は、前記未故障
    検出リスト中の未検出ブロックの入力端子とテスト入力
    端子とがセレクタ回路を介して接続された接続情報であ
    ることを特徴とする請求項1、請求項2又は請求項3の
    いずれか一に記載の故障シミュレーション方法。
JP09164078A 1997-06-20 1997-06-20 故障シミュレーション方法 Expired - Fee Related JP3139742B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09164078A JP3139742B2 (ja) 1997-06-20 1997-06-20 故障シミュレーション方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09164078A JP3139742B2 (ja) 1997-06-20 1997-06-20 故障シミュレーション方法

Publications (2)

Publication Number Publication Date
JPH1115686A JPH1115686A (ja) 1999-01-22
JP3139742B2 true JP3139742B2 (ja) 2001-03-05

Family

ID=15786372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09164078A Expired - Fee Related JP3139742B2 (ja) 1997-06-20 1997-06-20 故障シミュレーション方法

Country Status (1)

Country Link
JP (1) JP3139742B2 (ja)

Also Published As

Publication number Publication date
JPH1115686A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
US5719881A (en) Test pattern generating apparatus and method
US7308631B2 (en) Wrapper serial scan chain functional segmentation
CN114880975A (zh) 一种硬件木马的生成方法、系统、设备以及介质
US6662328B1 (en) Method of making logic devices
JP3139742B2 (ja) 故障シミュレーション方法
US6876934B2 (en) Method for determining fault coverage from RTL description
JP2003107138A (ja) テストパターン選別装置及びテストパターン選別方法
JP4899927B2 (ja) テストパターン自動生成方法およびテストパターン自動生成プログラム
JP2005164373A (ja) アナログ回路の故障検出シミュレーションシステム
JP2008134808A (ja) 論理回路の機能検証装置、機能カバレッジアイテムの検証方法及びプログラム
JPS63140969A (ja) 試験容易化方式
US6898748B1 (en) Test circuit method and apparatus
JP5796404B2 (ja) 半導体回路及びテスト方法
US6850860B2 (en) Semiconductor device testing apparatus and test method therefor
JP2007078536A (ja) 故障検出シミュレーションシステム、故障検出シミュレーション方法及びプログラム
KR100480561B1 (ko) 합산검사부를가지는마이크로-롬구조
JPH10104313A (ja) 半導体集積回路
JP2004185550A (ja) 半導体集積回路のテスト容易化設計方法および装置
JP2004069642A (ja) 半導体集積回路装置
JPH05134015A (ja) 半導体集積回路
JP4268966B2 (ja) 回路解析装置、回路解析方法、プログラム及びコンピュータ読取り可能な記録媒体
JPH0540151A (ja) スキヤン経路故障診断法
Cabodi et al. Cross-fertilizing FSM verification techniques and sequential diagnosis
JPH09318699A (ja) ビット電流測定用信号データ生成装置
JP2001188807A (ja) 時間故障シミュレーション方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees