KR100480561B1 - 합산검사부를가지는마이크로-롬구조 - Google Patents

합산검사부를가지는마이크로-롬구조 Download PDF

Info

Publication number
KR100480561B1
KR100480561B1 KR1019970040228A KR19970040228A KR100480561B1 KR 100480561 B1 KR100480561 B1 KR 100480561B1 KR 1019970040228 A KR1019970040228 A KR 1019970040228A KR 19970040228 A KR19970040228 A KR 19970040228A KR 100480561 B1 KR100480561 B1 KR 100480561B1
Authority
KR
South Korea
Prior art keywords
micro
rom
data
address
output
Prior art date
Application number
KR1019970040228A
Other languages
English (en)
Other versions
KR19990017327A (ko
Inventor
나상주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970040228A priority Critical patent/KR100480561B1/ko
Publication of KR19990017327A publication Critical patent/KR19990017327A/ko
Application granted granted Critical
Publication of KR100480561B1 publication Critical patent/KR100480561B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 마이크로-롬의 구조에 관한 것으로서, 특히 마이크로-롬을 테스트한 데이터를 합산하여 검사함으로써 테스트 시간을 단축시키는 합산 검사부를 가지는 마이크로-롬 구조에 관한 것이다.
본 발명은 마이크로-롬에 있어서, 복수개의 마이크로 롬의 배열로 이루어 진 마이크로-롬 어레이 블락; 및 테스트 모드에서 상기 마이크로-롬 어레이 블락의 마이크로-롬을 테스트한 출력 데이터를 합산하여 불량 마이크로-롬의 발생 여부를 검사하는 합산 검사부를 구비하는 것을 특징으로 하여, 마이크로-롬의 테스트 소요 기간을 단축시킬 수 있다.

Description

합산 검사부를 가지는 마이크로-롬 구조{Micro-ROM having check sum part}
본 발명은 마이크로-롬의 구조에 관한 것으로서, 특히 마이크로-롬을 테스트한 데이터를 합산하여 검사함으로써 테스트 시간을 단축시키는 합산 검사부를 가지는 마이크로-롬 구조에 관한 것이다.
오늘날 대부분의 MPU 및 MCU는 시스템을 조절하기 위하여 마이크로-롬을 사용하여 효율을 높이고 있다. 그런데 MPU나 MCU 내에 장착되어 있는 마이크로-롬은 반도체 제조 공정상 대부분이 확산 과정(DIFFUSION STEP)이나 공핍 과정(DEPLETION STEP)을 이용하여 데이터 코딩(CODING)을 하게 된다. 그리고 MPU나 MCU를 사용한 시스템은 MPU나 MCU의 성능이 4비트, 8비트, 16비트, 32비트 등으로 증가할수록 복잡하게 된다.
그리고 마이크로-롬에 대한 테스트 방식으로는 롬-덤프(ROM-DUMP) 방식과 간접 방식이 있다. 상기 롬-덤프(ROM-DUMP) 방식은 마이크로-롬에 코딩되어 있는 모든 데이터를 외부 핀으로 출력시켜 데이터를 비교하는 방식이고, 상기 간접 방식은 MPU나 MCU의 각 명령을 테스트하여 간접적으로 테스트하는 방식이다.
그런데 현재 MPU, MCU 칩 제조자들은 간접 방식을 롬-덤프(ROM-DUMP) 방식보다 많이 사용하고 있다.
도 1은 종래 기술의 마이크로-롬의 구조를 나타낸 도면이다. 이를 참조하면, 종래 기술의 마이크로-롬은 어드레스 발생부(101)와 마이크로-롬 어레이 블락(20) 및 데이터 출력부(30)로 구성되어 있다.
그런데 종래 기술의 마이크로-롬의 구조에서의 데이터 출력은 MPU 및 MCU의 구조에 따라 수십 비트에서 수백 비트가 한꺼번에 출력하게 된다. 그리고 상기 출력 데이터는 실제 MPU나 MCU가 사용하는 버스폭에 맞게 데이터를 분할하여 출력시키는 다수의 조절 회로에 의하여 순차적으로 출력되게 된다.
따라서 종래 기술의 마이크로-롬 테스트 구조에서는, 상당한 테스트 소요 시간이 필요한 문제점을 지니게 된다.
상기와 같은 문제점을 해결하기 위하여 본 발명은 목적은 마이크로-롬의 테스트 소요 기간을 단축시키는 마이크로-롬 구조를 제공하는데 있다.
상기와 같은 본 발명의 목적을 달성하기 위하여 본 발명의 특징은 마이크로-롬에 있어서, 복수개의 마이크로 롬의 배열로 이루어 진 마이크로-롬 어레이 블락; 및 테스트 모드에서 상기 마이크로-롬 어레이 블락의 마이크로-롬을 테스트한 출력 데이터를 합산하여 불량 마이크로-롬의 발생 여부를 검사하는 합산 검사부를 구비하는 것이다.
그리고 상기와 같은 본 발명의 목적을 달성하기 위하여 또 다른 본 발명의 특징은 마이크로-롬에 있어서, 순차적으로 상기 마이크로-롬 어레이 블락의 마이크로-롬을 코딩(CODING)하는 신호를 발생하는 어드레스 발생부; 복수개의 마이크로 롬의 배열로 이루어 진 마이크로-롬 어레이 블락; 및 테스트 모드에서 상기 마이크로-롬 어레이 블락의 마이크로-롬을 테스트한 출력 데이터를 합산하여 불량 마이크로-롬의 발생 여부를 검사하는 합산 검사부를 구비하는 것이다.
이어서, 첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다. 여기서 각 도면에 대하여 부호와 숫자가 같은 것은 동일한 회로임을 나타낸다.
도 2는 본 발명의 마이크로-롬의 구조를 나타낸 도면이다. 이를 참조하면, 본 발명의 마이크로-롬은 어드레스 발생부(201), 마이크로-롬 어레이 블락(20) 및 합산 검사부(203)으로 구성되어 있다.
상기 어드레스 발생부(201)는 순차적으로 상기 마이크로-롬 어레이 블락(20)의 마이크로-롬을 코딩(CODING)하는 신호 XCOD를 발생한다. 그리고 상기 마이크로-롬 어레이 블락(20)은 복수개의 마이크로 롬의 배열로 이루어진다. 그리고 상기 합산 검사부(203)는 테스트 모드에서 상기 마이크로-롬 어레이 블락(20)의 마이크로-롬을 테스트한 출력 데이터 XTEST를 합산하여 불량 마이크로-롬의 발생 여부를 검사한다.
그리고 상기 합산 검사부(203)는 합산부(205)를 구비한다. 상기 합산부(205)는 테스트 모드에서 상기 마이크로-롬 어레이 블락(20)의 마이크로-롬을 테스트한 출력 데이터 XTEST를 합산한다.
그리고 상기 합산 검사부(203)는 래치부(207)를 더 구비할 수 있다. 상기 래치부(207)는 상기 합산부(205)의 출력 신호를 일정 기간 동안 래치시킨다.
상기 어드레스 발생부(201)는 MPU나 MCU가 마이크로-롬 테스트 모드로 어드레스로 진입하게 되면, 순차적으로 업(UP) 카운팅(COUNTING)을 하면서 마이크로-롬의 어드레스를 발생하는 기능을 한다.
그리고 상기 합산부(205)는 순차적으로 발생한 어드레스에 의하여 상기 마이크로-롬 어레이 블락(20)에서 출력된 테스트 데이터를 입력하여 합산하는 기능을 한다. 그리고 어드레스 발생부(201)에서 최종 어드레스를 발생시켜 최종 마이크로-롬 데이터를 출력할 때까지 합산하게 되면, 상기 합산부(205)는 최종 어드레스임을 감지하여 합산 동작을 완료하게 된다.
그리고 상기 합산부(205)에서 합산이 완료되면, 상기 래치부(203)에서 합산 검사한 데이터를 저장하여 지정된 타이밍에서 외부의 핀으로 출력하게 된다.
상기 외부의 핀으로 출력된 데이터는 칩의 테스트 장비에서 검출되어 불량 여부를 판별하게 된다.
본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
상기와 같은 본 발명의 합산 검사부를 가지는 마이크로-롬 구조에 의하여, 마이크로-롬의 테스트 소요 기간을 단축시킬 수 있다.
도 1은 종래 기술의 마이크로-롬의 구조를 나타낸 도면이다.
도 2는 본 발명의 마이크로-롬의 구조를 나타낸 도면이다.

Claims (2)

  1. 테스트 모드에서 마이크로-롬의 어드레스를 발생시키는 어드레스 발생부;
    상기 마이크로-롬의 복수개가 배열되고, 상기 어드레스에 대응하는 마이크로-롬의 데이터를 출력하는 마이크로-롬 어레이 블락; 및
    상기 어드레스의 발생부터 최종 어드레스까지 상기 마이크로-롬 어레이 블락에서 출력되는 상기 데이터를 합산하여 불량 마이크로-롬의 발생 여부를 나타내는 데이터를 출력하는 합산 검사부를 구비하고,
    상기 합산 검사부는,
    상기 최종 어드레스임을 감지하고 상기 최종 어드레스까지 상기 데이터를 합산하는 합산부; 및
    상기 합산부에서 합산이 완료되기 까지 일정 기간동안 상기 합산부의 출력 데이터를 래치시킨 후 출력하는 래치부를 구비하는 것을 특징으로 하는 마이크로-롬.
  2. 제1항에 있어서, 상기 래치부는
    상기 래치된 데이터를 외부핀으로 출력하고,
    상기 외부핀으로 출력된 데이터는 테스트 장비에서의 불량 여부 판정에 이용되는 것을 특징으로 하는 마이크로-롬.
KR1019970040228A 1997-08-22 1997-08-22 합산검사부를가지는마이크로-롬구조 KR100480561B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970040228A KR100480561B1 (ko) 1997-08-22 1997-08-22 합산검사부를가지는마이크로-롬구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970040228A KR100480561B1 (ko) 1997-08-22 1997-08-22 합산검사부를가지는마이크로-롬구조

Publications (2)

Publication Number Publication Date
KR19990017327A KR19990017327A (ko) 1999-03-15
KR100480561B1 true KR100480561B1 (ko) 2005-05-16

Family

ID=37302556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970040228A KR100480561B1 (ko) 1997-08-22 1997-08-22 합산검사부를가지는마이크로-롬구조

Country Status (1)

Country Link
KR (1) KR100480561B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686148B1 (ko) * 2004-06-11 2007-02-23 엘지전자 주식회사 오븐레인지 냉각장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482097A (ja) * 1990-07-23 1992-03-16 Nec Corp Ｒｏｍサムチェック試験方法
KR920006993A (ko) * 1990-09-28 1992-04-28 정몽헌 Epld의 입출력 마크로셀 시험회로
KR960012028A (ko) * 1994-09-01 1996-04-20 문정환 마스크 롬의 검사합 발생회로
KR960006343Y1 (ko) * 1993-03-03 1996-07-23 김철재 양면접착테프

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0482097A (ja) * 1990-07-23 1992-03-16 Nec Corp Ｒｏｍサムチェック試験方法
KR920006993A (ko) * 1990-09-28 1992-04-28 정몽헌 Epld의 입출력 마크로셀 시험회로
KR960006343Y1 (ko) * 1993-03-03 1996-07-23 김철재 양면접착테프
KR960012028A (ko) * 1994-09-01 1996-04-20 문정환 마스크 롬의 검사합 발생회로

Also Published As

Publication number Publication date
KR19990017327A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
US6662133B2 (en) JTAG-based software to perform cumulative array repair
US4460999A (en) Memory tester having memory repair analysis under pattern generator control
US4460997A (en) Memory tester having memory repair analysis capability
US7380191B2 (en) ABIST data compression and serialization for memory built-in self test of SRAM with redundancy
JPH0394183A (ja) 半導体集積回路の試験方法及び回路
CN117054864A (zh) 一种芯片测试系统、方法、芯片和介质
JPH11142484A (ja) 並列シグネチャー圧縮回路及びその設計方法
KR100480561B1 (ko) 합산검사부를가지는마이크로-롬구조
JP3537087B2 (ja) 半導体装置及び半導体装置の検査方法
US6675336B1 (en) Distributed test architecture for multiport RAMs or other circuitry
US20090094494A1 (en) Semiconductor integrated circuit and method of testing same
EP0151694A2 (en) Logic circuit with built-in self-test function
US6445205B1 (en) Method of testing integrated circuits
KR20080021853A (ko) 메모리 셀프테스트 비교용 회로 및 상기 메모리 셀프테스트비교용 회로를 구비하는 ｓｏｃ
JP2001345699A (ja) Ａ／ｄ変換器の試験回路及びその試験方法
JP2658912B2 (ja) 半導体集積回路及びそのテスト方法
KR100253707B1 (ko) 반도체 메모리소자의 테스트장치 및 방법
US6421810B1 (en) Scalable parallel test bus and testing method
US7240260B2 (en) Stimulus generation
JP4025301B2 (ja) 電子回路試験用回路、電子回路試験装置、および電子回路試験方法
KR100505613B1 (ko) 반도체 메모리 장치의 번인 테스트용 인쇄회로기판
JPH0628896A (ja) Ｂｉｓｔによるメモリのテスト方法
JP3289364B2 (ja) フェイル分別機能つき不良解析メモリ装置
JPH04113580A (ja) 半導体集積回路装置
JPH1166888A (ja) 不良救済処理方法及びその装置並びにそのシステム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee