JPS62210551A - マイクロプログラム追跡装置 - Google Patents
マイクロプログラム追跡装置Info
- Publication number
- JPS62210551A JPS62210551A JP61053239A JP5323986A JPS62210551A JP S62210551 A JPS62210551 A JP S62210551A JP 61053239 A JP61053239 A JP 61053239A JP 5323986 A JP5323986 A JP 5323986A JP S62210551 A JPS62210551 A JP S62210551A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- memory
- executed
- control circuit
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 238000012360 testing method Methods 0.000 abstract description 4
- 238000003745 diagnosis Methods 0.000 abstract description 3
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術
発明が解決しようとする問題点
問題点を解決するための手段
作用
実施例
発明の効果
〔概要〕
本発明はマイクロプログラムの実行時のトレースをとり
、このトレース・データにもとづきマイクロプログラム
の再実行や、同一シーケンス実行時の実行マイクロプロ
グラムとトレース・データとの比較を行ない、電子計算
機の動作解析を支援するものである。
、このトレース・データにもとづきマイクロプログラム
の再実行や、同一シーケンス実行時の実行マイクロプロ
グラムとトレース・データとの比較を行ない、電子計算
機の動作解析を支援するものである。
本発明はマイクロプログラム追跡装置に係り、特にマイ
クロプログラム方式により制御されるコンピュータ・シ
ステムにおいて、実行されるマイクロプログラムを専用
のメモリに記録してこれにもとづきマイクロプログラム
によるシーケンス動作の解析を行うことができるように
したものに関する。
クロプログラム方式により制御されるコンピュータ・シ
ステムにおいて、実行されるマイクロプログラムを専用
のメモリに記録してこれにもとづきマイクロプログラム
によるシーケンス動作の解析を行うことができるように
したものに関する。
マイクロプログラム方式で制御されるコンピュータ・シ
ステムの動作状態を解析する場合、従来では、このコン
ピュータとは別のサービス・プロセッサ（以下５ＶＰ）
を使用して、テストすべきコンピュータの制御メモリに
マイクロプログラムを記入してこれにより動作を行わせ
、その結果をチェックしている。
ステムの動作状態を解析する場合、従来では、このコン
ピュータとは別のサービス・プロセッサ（以下５ＶＰ）
を使用して、テストすべきコンピュータの制御メモリに
マイクロプログラムを記入してこれにより動作を行わせ
、その結果をチェックしている。
開発の場合も、同様に外部のｓｖｐよりマイクロプログ
ラムを制御メモリに記入し、これを動作させて正確に動
作するか否かをチェックしていた。
ラムを制御メモリに記入し、これを動作させて正確に動
作するか否かをチェックしていた。
したがって、コンピュータを開発作成したり、動作診断
を行う場合には、いずれも外部のｓｖｐよりマイクロプ
ログラムを入れてこれにもとづく動作を行ない、その動
作結果をこれまたＳＶＰにより行わなければならないの
で、非常に手間がかかるという問題があった。
を行う場合には、いずれも外部のｓｖｐよりマイクロプ
ログラムを入れてこれにもとづく動作を行ない、その動
作結果をこれまたＳＶＰにより行わなければならないの
で、非常に手間がかかるという問題があった。
本発明の目的は、この問題点を改善するため、コンピュ
ータの開発支援あるいは診断支援のための回路を予め中
央処理装置（ＣＰ Ｕ）内に設けておき、これらの制御
を効果的に行うことができるようにしたマイクロプログ
ラム追跡装置を提供するものである。
ータの開発支援あるいは診断支援のための回路を予め中
央処理装置（ＣＰ Ｕ）内に設けておき、これらの制御
を効果的に行うことができるようにしたマイクロプログ
ラム追跡装置を提供するものである。
前記目的を達成するため、本発明では、第１図に示す如
く、制御メモリｌから読出されたマイクロプログラムを
時系列的に記憶するヒストリ・メモリ２と、このヒスト
リ・メモリ２をシーケンシャルに読出すＨＭクシ−ンス
制御回路４と、制御メモリ１から読出されるマイクロ命
令とヒストリ・メモリ２に記憶されたマイクロ命令を比
較する比較制御回路５を設ける。
く、制御メモリｌから読出されたマイクロプログラムを
時系列的に記憶するヒストリ・メモリ２と、このヒスト
リ・メモリ２をシーケンシャルに読出すＨＭクシ−ンス
制御回路４と、制御メモリ１から読出されるマイクロ命
令とヒストリ・メモリ２に記憶されたマイクロ命令を比
較する比較制御回路５を設ける。
ＣＳシーケンス制御回路３により制御メモリ１から出力
されたマイクロプログラムによりコンピュータは動作さ
れるが、このときこのマイクロプログラムはヒストリ・
メモリ２に記憶される。したがって、マイクロプログラ
ムによりコンピュータが正常に動作しなかったとき、Ｈ
Ｍクシ−ンス制御回路４によりヒストリ・メモリ２をゆ
っくりとよみ出してマイクロプログラムを構成するマイ
クロ命令を再実行を行うことによりどのマイクロ命令に
もとづき障害が発生するのか検知できる。
されたマイクロプログラムによりコンピュータは動作さ
れるが、このときこのマイクロプログラムはヒストリ・
メモリ２に記憶される。したがって、マイクロプログラ
ムによりコンピュータが正常に動作しなかったとき、Ｈ
Ｍクシ−ンス制御回路４によりヒストリ・メモリ２をゆ
っくりとよみ出してマイクロプログラムを構成するマイ
クロ命令を再実行を行うことによりどのマイクロ命令に
もとづき障害が発生するのか検知できる。
しかも制御メモリ１のマイクロプログラムを再実行する
とき、ヒストリ・メモリ２も読み出して比較制御回路５
によりこれらを比較判定することもできる。
とき、ヒストリ・メモリ２も読み出して比較制御回路５
によりこれらを比較判定することもできる。
本発明の一実施例構成を第２図にもとづき説明する。
第２図において、他図と同符号は同一部分を示し、６は
マルチプレクサであって制御メモリ１から伝達されたマ
イクロプログラムまたはヒストリ・メモリ２に記憶され
たマイクロプログラム（制御メモリ１からの出力を記憶
したもの）を出力するもの、７はオペレーション・レジ
スタであってマイクロプログラムがセットされるもので
ある。
マルチプレクサであって制御メモリ１から伝達されたマ
イクロプログラムまたはヒストリ・メモリ２に記憶され
たマイクロプログラム（制御メモリ１からの出力を記憶
したもの）を出力するもの、７はオペレーション・レジ
スタであってマイクロプログラムがセットされるもので
ある。
通常マイクロプログラム実行時には、制御メモリ１より
読み出されたマイクロプログラムは、マルチプレクサ６
を経由してオペレーション・レジスタ７にセットされこ
れにもとづきデータ処理が遂行されるが、これと同時に
このマイクロプログラムはヒストリ・メモリ２に格納さ
れる。従ってヒストリ・メモリ２には時系列的に実行さ
れるマイクロプログラムが記憶される。勿論テスト時で
もヒストリ・メモリ２は同様に履歴を記憶する。
読み出されたマイクロプログラムは、マルチプレクサ６
を経由してオペレーション・レジスタ７にセットされこ
れにもとづきデータ処理が遂行されるが、これと同時に
このマイクロプログラムはヒストリ・メモリ２に格納さ
れる。従ってヒストリ・メモリ２には時系列的に実行さ
れるマイクロプログラムが記憶される。勿論テスト時で
もヒストリ・メモリ２は同様に履歴を記憶する。
例えば動作テスト、診断テストを行うようなとき、この
ようにして収集されたヒストリ・メモリ２に記憶された
マイクロプログラムを、ＨＭクシ−ンス制御回路４によ
り読み出して実行させる。
ようにして収集されたヒストリ・メモリ２に記憶された
マイクロプログラムを、ＨＭクシ−ンス制御回路４によ
り読み出して実行させる。
これにより異常が検出されれば、その異常の発生したマ
イクロ命令を検出することができる。
イクロ命令を検出することができる。
また、同様に、収集されたヒストリ・メモリ２に記憶さ
れたマイクロプログラムを、再度制御メモリ１の同じマ
イクロプログラムを実行させることにより比較制御回路
５で比較し、不一致が検出されたときＣＳシーケンス制
御回路３を停止させ、異常のあるマイクロ命令を検出し
、ＣＰＵの診断を行うことができる。この場合、これを
繰り返すことにより間歇障害をチェックすることも可能
である。
れたマイクロプログラムを、再度制御メモリ１の同じマ
イクロプログラムを実行させることにより比較制御回路
５で比較し、不一致が検出されたときＣＳシーケンス制
御回路３を停止させ、異常のあるマイクロ命令を検出し
、ＣＰＵの診断を行うことができる。この場合、これを
繰り返すことにより間歇障害をチェックすることも可能
である。
本発明によれば、あらかじめ中央処理装置（ＣＰＵ）内
に、これを組み込んでおき、これによりマイクロプログ
ラムの履歴をとったり、実行中のマイクロプログラムと
（その前に実行したマイクロプログラムとの比較を行う
ことができるので、マイクロプログラムによるシーケン
ス動作の極め細かい解析を行うための支援機能をＣＰＵ
に付与することができる。
に、これを組み込んでおき、これによりマイクロプログ
ラムの履歴をとったり、実行中のマイクロプログラムと
（その前に実行したマイクロプログラムとの比較を行う
ことができるので、マイクロプログラムによるシーケン
ス動作の極め細かい解析を行うための支援機能をＣＰＵ
に付与することができる。
第１図は本発明の原理図、
第２図は本発明の一実施例構成図である。
１−・制御メモリ ２−・−ヒストリ・メモリ３−ＣＳ
シーケンス制御回路 ４−・ＨＭクシ−ンス制御回路 ５−比較制御回路 ６−・マルチプレクサ ７−オペレーション・レジスタ
シーケンス制御回路 ４−・ＨＭクシ−ンス制御回路 ５−比較制御回路 ６−・マルチプレクサ ７−オペレーション・レジスタ
Claims (1)
- 【特許請求の範囲】 マイクロプログラム方式により制御されるコンピュータ
・システムにおいて、 マイクロプログラムが記入される制御メモリ（１）と、 制御メモリ（１）から出力されるマイクロプログラムを
記憶するヒストリ・メモリ（２）と、比較制御回路（５
）を具備し、 制御メモリ（１）から出力されたマイクロプログラムを
再実行したり、同一シーケンスを実行した際のマイクロ
プログラムを比較できるようにしたことを特徴とするマ
イクロプログラム追跡装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053239A JPS62210551A (ja) | 1986-03-11 | 1986-03-11 | マイクロプログラム追跡装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61053239A JPS62210551A (ja) | 1986-03-11 | 1986-03-11 | マイクロプログラム追跡装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62210551A true JPS62210551A (ja) | 1987-09-16 |
Family
ID=12937247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61053239A Pending JPS62210551A (ja) | 1986-03-11 | 1986-03-11 | マイクロプログラム追跡装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62210551A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110375A (ja) * | 2007-10-31 | 2009-05-21 | Nec Corp | 計算機及び障害再現方法並びにプログラム |
-
1986
- 1986-03-11 JP JP61053239A patent/JPS62210551A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009110375A (ja) * | 2007-10-31 | 2009-05-21 | Nec Corp | 計算機及び障害再現方法並びにプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4312066A (en) | Diagnostic/debug machine architecture | |
| EP0084431A2 (en) | Monitoring computer systems | |
| TWI544410B (zh) | 利用執行單步驟以進行編碼診斷 | |
| EP0111952B1 (en) | Verification of a processor architecture having a partial instruction set | |
| JPH0574099B2 (ja) | ||
| US3916178A (en) | Apparatus and method for two controller diagnostic and verification procedures in a data processing unit | |
| GB2096371A (en) | Debugging data processing systems | |
| JPS62210551A (ja) | マイクロプログラム追跡装置 | |
| US10261887B1 (en) | Method and system for computerized debugging assertions | |
| US5901300A (en) | Control store address stop | |
| JPH03294934A (ja) | 高級プログラム言語用デバッガ | |
| JPH0844583A (ja) | 情報処理装置における診断システム | |
| JPS62198942A (ja) | デ−タ処理システムの実行履歴トレ−ス方式 | |
| JPS5849900B2 (ja) | Ｉｐｌ時の診断方式 | |
| JPS62145332A (ja) | マイクロプログラム制御装置 | |
| JPS5837583B2 (ja) | 情報処理装置 | |
| JPS62208136A (ja) | シ−ケンシヤル・コントロ−ル回路試験方式 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPH02150933A (ja) | デバッグ制御装置 | |
| JPS6125174B2 (ja) | ||
| Gossányi et al. | Error diagnostics and recovery procedure in a dual-processor computer system | |
| JPS5930153A (ja) | 擬似障害設定処理方式 | |
| Sedman | Testing and diagnostic aids für real-time programming | |
| JPH0667921A (ja) | 障害処理機能を有する情報処理装置 | |
| JPH0322146A (ja) | マイクロプログラム制御装置 |