JPS6125174B2

JPS6125174B2 -

Info

Publication number: JPS6125174B2
Application number: JP55011326A
Authority: JP
Inventors: Katsumi Kubo
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1980-02-01
Filing date: 1980-02-01
Publication date: 1986-06-14
Also published as: JPS56110121A

Description

【発明の詳細な説明】本発明はデータ処理装置における障害時データ
転送方式に関し、特にデータ処理装置において障
害が発生したような場合、その障害診断用のデー
タをあらかじめ定めた範囲において収集し、これ
を特定の手段に転送して格納するようにした障害
時データ転送方式に関する。

データ処理装置がユーザ先でハードウエア障害
を発生した場合、その障害診断のために障害発生
時のハードウエア情報を採取する必要がある。こ
の場合、カスタムエンジニア（CE）、オペレー
タ、試験者あるいは設計者等の知識および経験等
により、どの装置が悪いのかということを判断
し、該当ハードウエアの情報を採取していた。し
かしながらハードウエア障害には他の装置との関
連を有する障害も存在し、このような場合には故
障診断のために該当装置とは別の他の装置のハー
ドウエア情報も採取しておけばよかつたという場
合もある。またユーザ先での障害が深夜に発生し
た場合などのように、カスタムエンジニアに連絡
がとれないときに、ユーザは当然のことながら復
旧のために先ず努力し、ハードウエア情報採取な
どは行なわれないことがある。それ故、ハードウ
エア障害が発生した場合、非常に簡単に、必要と
する可能性のあるハードウエア情報を採取するこ
とが要求されている。

したがつて本発明は、ユーザでも非常に簡単に
ハードウエア情報採取することを可能とするため
に、ハードウエア障害が発生したとき、きわめて
簡単な指示を行なうだけで自動的にシステム全体
にわたる障害調査に利用できるハードウエアの情
報をすべて採取してこれらをデータ格納手段に格
納するようにした障害時データ転送方式を提供す
ることを目的とするものであり、このために本発
明における障害時データ転送方式では、主プロセ
ツサとチヤネルと該チヤネルを制御するチヤネル
制御手段とサービスプロセツサを具備するデータ
処理システムにおいて、主プロセツサのハードウ
エア部分に付与されたアドレスが格納される
CPUアドレス格納手段とチヤネルのハードウエ
ア部分に付与されたアドレスが格納されるチヤネ
ルアドレス格納手段とチヤネル制御手段のハード
ウエア部分に付与されたアドレスが格納されるチ
ヤネル制御アドレス格納手段とこれらのアドレス
格納手段を切替える切替手段を具備してハードウ
エア状態情報採取を指示するハードウエア状態情
報採取信号発生手段と、データ処理システムを構
成する各部のハードウエア状態情報を格納するハ
ードウエア情報格納手段を上記サービスプロセツ
サに設け、上記ハードウエアの動作状態を検出す
べくハードウエアにそれぞれ対応してアドレスを
付与し、これらのアドレス情報を上記サービスプ
ロセツサによりアクセス可能に構成し、上記ハー
ドウエア状態情報採取信号発生手段からのハード
ウエア状態情報採取信号が発生されたとき上記サ
ービスプロセツサは上記アドレスを順次読出して
このアドレスに対応したハードウエアの全ハード
ウエア状態情報を上記サービスプロセツサに設け
たハードウエア情報格納手段に格納し、上記サー
ビスプロセツサにてハードウエア情報格納手段に
格納された情報の解析を行うようにしたことを特
徴とする。

以下本発明の一実施例を第１図乃至第４図にも
とづき説明する。第１図は本発明の概略図、第２
図はデイスプレイの概略図、第３図は本発明の動
作状態を説明するフローチヤート、第４図は本発
明の一実施例構成図である。

図中、１は主プロセツサ、２はチヤネルコント
ローラ（以下CHCという）、３，４はチヤネル
（以下CHという）、５はサービスプロセツサ（以
下SVPという）、６はキイボード、７はデイスプ
レイ、８はSVPデイスク、９はライトペン、１０
はSVPメモリ領域およびハードウエア領域部、１
１は主プロセツサ・スキヤンアウト・アドレステ
ーブル、１２はCHCセンステーブル、１３は機
番０のCH用のセンステーブル、１４は機番Ｎの
CH用のセンステーブル、１５はSVPメモリ、１
６は主プロセツサハードウエア群、１７はアドレ
スレジスタ、１８は＋１カウンタ、１９はアドレ
スレジスタ、２０は＋１カウンタ、２１は切替回
路、２２はスキヤンアウト・アドレスレジスタ、
２３はスキヤンアウト・データレジスタ、２４は
Ｉ・Ｏプロセツサ・アドレスレジスタ、２５は
Ｉ・Ｏプロセツサ・データレジスタ、２６は
CHCハードウエア群、２７は機番０のCH用のハ
ードウエア群、２８は機番ＮのCH用のハードウ
エア群、２９はアドレスレジスタ、３０は＋１カ
ウンタ、３１はSVPデータレジスタである。

SVP５はデータ処理システムを構成している各
部の動作状態を監視する機能を有するものであ
る。そして、第１図に示す如く、主プロセツサ１
に対しては対応的に監視するものであるが、
CHC２、CH３、CH４等はこれらをリンク状に
接続した状態としても監視している。

デイスプレイ７はOSとオペレータの交信を行
なうものであつて、その機能の１つにハードダン
プ要求事項がある。このハードダンプ要求とは、
データ処理システムに障害が発生したことをオペ
レータが知つたとき、そのハードウエア情報を
SVPデイスクに転送要求することである。この場
合、第２図ロに示す如く、デイスプレイ７の表示
面の一部分にハードダンプ領域があり、これをラ
イトペン９でタツチすることにより、後述するよ
うに、各ハードウエア情報が自動的にSVPデイス
ク８に採取されるものである。

SVPメモリ領域およびハードウエア領域部１０
は、SVPのメモリ領域のハードウエア群とそれ以
外のSVPのハードウエア群にそれぞれアドレスを
連続的に割当てたものであつて、アドレスレジス
タ１７にセツトされたアドレスに応じてそのハー
ドウエア情報をSVPデータレジスタ３１に出力す
るものである。

主プロセツサ・スキヤンアウト・アドレステー
ブル１１は、主プロセツサ１の各ハードウエア部
分に付与されたアドレスが格納されている部分で
ある。主プロセツサ１の主要なハードウエア部分
（例えばレジスタやラツチ等）にはあらかじめア
ドレスが連続的に付与されており、主プロセツサ
１の動作状態を診断する場合、このアドレスの付
与されたハードウエア部分がどのような動作状態
にあるのか逐次調査するものである。

主プロセツサハードウエア群１６は、主プロセ
ツサ１の動作状態を診断する場合に、その動作状
態を調査する必要性のあるハードウエア群のこと
であつて、各ハードウエアにはそれぞれアドレス
が付与されているものである。

CHCセンステーブル１２は、CHC２の各ハー
ドウエア部分に付与されたアドレスが格納されて
いる部分である。CHC２はその動作状態を診断
するために必要なハードウエアにアドレスが連続
的に付与されている。

機番０のCH用のセンステーブル１３は、機番
０のCH３の各ハードウエア部分に付与されたア
ドレスが格納されている部分である。CH３には
その動作状態を診断するために必要なハードウエ
アにアドレスが連続的に付与されている。同様に
機番ＮのCH用のセンステーブル１４は、機番Ｎ
のCH４の各ハードウエア部分に付与されたアド
レスが格納されている部分である。

CHCハードウエア群２６は、上述の如くCHC
２の動作状態を診断する場合にその動作状態を調
査する必要性のあるハードウエア群のことであ
る。機番０のCH用のハードウエア群２７は、上
記の如く、機番０のCHの動作状態を診断する場
合、その動作状態を調査する必要性のあるハード
ウエア群のことである。同様に、機番ＮのCH用
のハードウエア群２８は、機番ＮのCHの動作状
態を診断する場合、その特作状態を調査する必要
のあるハードウエア群のことである。

いま、データ処理システムの動作状態が正常で
ないとオペレータが判断した場合に、オペレータ
はライトペン９によりデイスプレイ７のハードダ
ンプエリアをタツチする。この場合、操作の確実
性を高めるために２回タツチするように構成する
こともできる。このようにしてハードダンプエリ
アがライトペン９によりタツチされたとき、第３
図に示す如く、SVPに対し割込み信号が発生し、
ゲートが開放される。これによりデイスプレイ７
から発生された、上記タツチされた領域のアドレ
スがデータエントリレジスタにセツトされ、あら
かじめ比較器に対して伝達されているハードダン
プアドレスと比較される。この結果両アドレスが
一致して、ハードダンプ領域がタツチされたこと
を確認された後、（）SVPメモリ領域および
SVPハードウエア領域のデータ採取およびデイス
クへ格納、（）主プロセツサハードウエア領域
のデータ採取およびデイスクへ格納、（）CHC
ハードウエア領域のデータ採取およびデイスクへ
格納、（）各CHハードウエア領域のデータ採取
およびデイスクへの格納が順次遂行されることに
なる。以下上記（）乃至（）について詳述す
る。

() 上記の如く、第３図について説明した両ア
ドレスが一致したことにより、マイクロプログ
ラムは、第４図のアドレスレジスタ１７に、
SVPメモリ領域のハードウエア群とそれ以外の
SVPのハードウエア群に連続的に割当てたアド
レスの先頭アドレスをセツトする。これに応じ
てその先等アドレスにより指示されたSVPのハ
ードウエアの状態が読出され、SVPデータレジ
スタ３１にセツトされる。この出力データは、
次いでマイクロプログラムによりアドレスレジ
スタ２９にセツトされたアドレスにしたがつて
SVPメモリに格納される。このとき、アドレス
レジスタ１７にはマイクロプログラムの指示に
より＋１カウンタ１８によつて＋１されたアド
レスがセツトされ、これにもとづき次のアドレ
スのハードウエアの状態がSVPデータレジスタ
３１にセツトされている。そして今度はこの内
容がSVPメモリ１５の次のアドレスにセツトさ
れることになる。このようにしてSVPメモリ領
域およびハードウエア領域部１０の情報がある
量だけSVPメモリ１５に格納された後に、この
SVPメモリ１５の内容がSVPデイスク８に転送
される。その後SVPメモリ１５には再び上記の
如くして引続きSVPメモリ領域およびハードウ
エア領域部１０の情報が順次格納され、これか
らまたSVPデイスク８に転送される。そしてこ
のようなことが繰返され、SVPメモリ領域およ
びハードウエア領域部１０の必要とする全情報
がSVPデイスク８に格納されることになる。

() 上記（）が遂行されたあとで、切替回路
２１はアドレスレジスタ１９の出力を主プロセ
ツサ・スキヤンアウト・アドレステーブル１１
側に伝達するように制御される。そしてアドレ
スレジスタ１９には、マイクロプログラムによ
り該主プロセツサ・スキヤンアウト・アドレス
テーブル１１の先頭アドレスがセツトされる。
これにより主プロセツサ・スキヤンアウト・ア
ドレステーブル１１の先頭アドレスに格納され
ているアドレスデータがスキヤンアウト・アド
レスレジスタ２２にセツトされる。そしてこの
スキヤンアウト・アドレスレジスタ２２にセツ
トされたアドレスの、主プロセツサハードウエ
ア状態が読出され、スキヤンアウト・データレ
ジスタ２３にセツトされる。そしてこれがSVP
メモリ１５に格納される。スキヤンアウト・ア
ドレスレジスタ２２にセツトされたアドレスに
もとづき主プロセツサハードウエア状態が読出
されているとき、アドレスレジスタ１９にはマ
イクロプログラムの指示により＋１カウンタ２
０により＋１されたアドレスがセツトされ、主
プロセツサ・スキヤンアウト・アドレステーブ
ル１１の次のアドレスに格納されたアドレスデ
ータを読出し、これに応じて主プロセツサハー
ドウエア状態が読出され、スキヤンアウト・デ
ータレジスタ２３を経由してSVPメモリ１５に
格納される。このSVPメモリ１５に格納された
情報は、上記（）と同様にしてSVPデイスク
８に転送される。このようにして主プロセツサ
ハードウエア群１６の全情報がSVPデイスク８
に格納される。

() 上記（）の遂行後、切替回路２１はアド
レスレジスタ１９の出力をCHCセンステーブ
ル１２側に伝達するように制御される。そして
アドレスレジスタ１９にはマイクロプログラム
によりCHCセンステーブル１２の先頭アドレ
スがセツトされる。これによりCHCセンステ
ーブル１２の先頭アドレスに格納されているア
ドレスデータがＩ・Ｏプロセツサ・アドレスレ
ジスタ２４にセツトされる。このアドレスデー
タは、例えば区分ＡによりCHCハードウエア
群２６、機番０のCH用のハードウエア群２
７、機番ＮのCH用のハードウエア群２８等の
いずれか１つを選択し、区分Ｂにより上記ハー
ドウエア群２６乃至２８における内部アドレス
を示すものである。したがつて上記アドレスレ
ジスタ１９にCHCセンステーブル１２の先頭
アドレスがセツトされ、これにもとづきアドレ
スデータがＩ・Ｏプロセツサ・アドレスレジス
タ２４にセツトされたとき、区分Ａにセツトさ
れたデータによりCHCハードウエア群２６が
選択され、区分Ｂにセツトされたデータにより
CHCハードウエア群２６のうちの特定のハー
ドウエアの状態が読出されてＩ・Ｏプロセツ
サ・データレジスタ２５にセツトされる。そし
て上記（）の場合と同様にしてSVPメモリ１
５に格納される。Ｉ・Ｏプロセツサ・アドレス
レジスタ２４にセツトされたアドレスデータに
よりCHCハードウエア群２６の状態が読出さ
れているとき、アドレスレジスタ１９にはマイ
クロプログラムの指示により＋１カウンタ２０
により＋１されたアドレスがセツトされ、
CHCセンステーブル１２の次のアドレスに格
納されたアドレスデータを読出し、これに応じ
てCHCハードウエア群２６の状態が順次読出
されることになる。そしてこのようにして読出
された状態が、上記（）、（）の場合と同様
にしてSVPデイスク８に格納される。

() 上記（）の遂行後、切替回路２１はアド
レスレジスタ１９の出力を機番０のCH用のセ
ンステーブル１３側に伝達するように制御され
る。そしてアドレスレジスタ１９にはマイクロ
プログラムにより機番０のCH用のセンステー
ブル１３の先頭アドレスがセツトされる。これ
によりCH３用のセンステーブル１３の先頭ア
ドレスに格納されていたアドレスデータがＩ・
Ｏプロセツサ・アドレスレジスタ２４にセツト
され、その区分Ａにセツトされたデータにより
CH３用のハードウエア群２７が選択され、区
分Ｂにセツトされたデータにより該CH３用の
ハードウエア群２７の特定のハードウエアの状
態が読出され、Ｉ・Ｏプロセツサ・データレジ
スタ２５にセツトされる。このようにして上記
（）の場合と同様にしてCH３用のハードウエ
ア群２７の状態が全部SVPデイスク８に格納さ
れる。このようなことが各チヤネルのハードウ
エア群について遂行され、CH４用のハードウ
エア群２８に関する情報がSVPデイスク８に格
納されたときにこのデータ転送処理が完了す
る。

このようにしてSVPデイスク８に格納され
た、障害時のデータを分析することにより、デ
ータ処理システムにおける故障診断を正確に行
なうことができる。

本発明によれば、障害時における採取情報は、
部分的な情報ではなく全装置について必要と認め
られるハードウエア状態情報であり、しかもこれ
が極めて簡単に自動的に採取されるように構成さ
れているので、システムの診断を常に正確に行な
うことができる。しかもこれらの状態情報はサー
ビスプロセツサのハードウエア情報格納手段に格
納するので、障害の解析に際し主プロセツサの主
記憶装置を占有することがなく、主プロセツサ側
に悪影響を与えることはない。

ログアウト対象としてはエラー発生装置に限ら
ず全ての装置を対象としているので、エラー事象
をシステム全体の動きから把握することが可能
で、エラーの真の原因をつかむ上で非常に有利で
ある。

さらに障害の発生時だけでなくともサービスプ
ロセツサは解析を行うことができるので、明らか
なエラーは発生していないがシステムの動きがお
かしい場合でも有効である。

なお、上記の説明では、ライトペンを使用して
ハードウエアの動作状態情報採取をスタートさせ
る例について記載したが、例えばキイボードに設
けた特定キイにもとづき上記情報採取をスタート
させてもよい。また、各テーブルはSVPメモリ上
に設けることができ、この場合、アドレスレジス
タ１９，２９および＋１カウンタ２０，３０の各
一方を省略することができる。

【図面の簡単な説明】

第１図は本発明の概略図、第２図はデイスプレ
イの概略図、第３図は本発明の動作状態を説明す
るフローチヤート、第４図は本発明の一実施例構
成図である。図中、１は主プロセツサ、２はチヤネルコント
ローラ（CHC）、３，４はチヤネル（CH）、５は
サービスプロセツサ（SVP）、６はキイボード、
７はデイスプレイ、８はSVPデイスク、９はライ
トペン、１０はSVPメモリ領域およびハードウエ
ア領域部、１１は主プロセツサ・スキヤンアウ
ト・アドレステーブル、１２はCHCセンステー
ブル、１３は機番０のCH用のセンステーブル、
１４は機番ＮのCH用のセンステーブル、１５は
SVPメモリ、１６は主プロセツサハードウエア
群、１７はアドレスレジスタ、１８は＋１カウン
タ、１９はアドレスレジスタ、２０は＋１カウン
タ、２１は切替回路、２２はスキヤンアウト・ア
ドレスレジスタ、２３はスキヤンアウト・データ
レジスタ、２４はＩ・Ｏプロセツサ・アドレスレ
ジスタ、２５はＩ・Ｏプロセツサ・データレジス
タ、２６はCHCハードウエア群、２７は機番０
のCH用のハードウエア群、２８は機番ＮのCH用
のハードウエア群、２９はアドレスレジスタ、３
０は＋１カウンタ、３１はSVPデータレジスタを
それぞれ示す。

Claims

【特許請求の範囲】

１主プロセツサとチヤネルと該チヤネルを制御
するチヤネル制御手段とサービスプロセツサを具
備するデータ処理システムにおいて、主プロセツ
サのハードウエア部分に付与されたアドレスが格
納されるCPUアドレス格納手段とチヤネルのハ
ードウエア部分に付与されたアドレスが格納され
るチヤネルアドレス格納手段とチヤネル制御手段
のハードウエア部分に付与されたアドレスが格納
されるチヤネル制御アドレス格納手段とこらのア
ドレス格納手段を切替える切替手段を具備してハ
ードウエア状態情報採取を指示するハードウエア
状態情報採取信号発生手段と、データ処理システ
ムを構成する各部のハードウエア状態情報を格納
するハードウエア情報格納手段を上記サービスプ
ロセツサに設け、上記ハードウエアの動作状態を
検出すべくハードウエアにそれぞれ対応してアド
レスを付与し、これらのアドレス情報を上記サー
ビスプロセツサによりアクセス可能に構成し、上
記ハードウエア状態情報採取信号発生手段からハ
ードウエア状態情報採取信号が発生されたとき上
記サービスプロセツサは上記アドレスを順次読出
してこのアドレスに対応したハードウエアの全ハ
ードウエア状態情報を上記サービスプロセツサに
設けたハードウエア情報格納手段に格納し、上記
サービスプロセツサにてハードウエア情報格納手
段に格納された情報の解析を行うようにしたこと
を特徴とする障害時データ転送方式。