JPS5945561A - 電子計算機のサ−ビスプロセツサ - Google Patents
電子計算機のサ−ビスプロセツサInfo
- Publication number
- JPS5945561A JPS5945561A JP57155481A JP15548182A JPS5945561A JP S5945561 A JPS5945561 A JP S5945561A JP 57155481 A JP57155481 A JP 57155481A JP 15548182 A JP15548182 A JP 15548182A JP S5945561 A JPS5945561 A JP S5945561A
- Authority
- JP
- Japan
- Prior art keywords
- test
- diagnostic
- service processor
- test number
- order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する分野
この発明は電子計算機のサービスプロセッサに関し、特
に重1子計算機を構成する各処理装置に診断制御バスで
接続され、上記各処理装置の診断制御処理を当該電子計
算機の中央処理装μ″、とは独立して実行するサービス
プロセッサに関するものである。
に重1子計算機を構成する各処理装置に診断制御バスで
接続され、上記各処理装置の診断制御処理を当該電子計
算機の中央処理装μ″、とは独立して実行するサービス
プロセッサに関するものである。
従来技術の構成
従来、この種の装置として第1図に示すものがあった。
第1図において、(1)は綜合的にサービスプロセッサ
分水し、サービスプロセッサ制御機構(2)、サービス
プロセッサ記憶装置t (3+ 、外部記憶装置(41
、コンソール操作装置(51、印書装@ +6+から構
成される。また+71 、181 、 +91 、 [
0)は電子計算機全構成する各処理装置であって、(7
)は演算処理装置、(81はチャネル処理装置、(9)
は主記憶装置II、+101は入出力制御処理装置であ
り、これら各処理装置^はそれぞれサービスプロセッサ
(1)により診断サービスを受ける対象となる処理装置
である。
分水し、サービスプロセッサ制御機構(2)、サービス
プロセッサ記憶装置t (3+ 、外部記憶装置(41
、コンソール操作装置(51、印書装@ +6+から構
成される。また+71 、181 、 +91 、 [
0)は電子計算機全構成する各処理装置であって、(7
)は演算処理装置、(81はチャネル処理装置、(9)
は主記憶装置II、+101は入出力制御処理装置であ
り、これら各処理装置^はそれぞれサービスプロセッサ
(1)により診断サービスを受ける対象となる処理装置
である。
上記各処理装置、には、装置のアドレスがあらかじめ定
められており第1図にPA = として示す数字が当
該装置のプロセッサアドレスである。
められており第1図にPA = として示す数字が当
該装置のプロセッサアドレスである。
また、(a)は診断制御バス、(b)は主メモリバス、
(C)はインタフェースバス、(d)ハコンソール操作
装置ライン、(e)は印書装置ライン、(f)はサービ
スプロセッサメモリハスである。
(C)はインタフェースバス、(d)ハコンソール操作
装置ライン、(e)は印書装置ライン、(f)はサービ
スプロセッサメモリハスである。
次に、第2図はサービスプロセッサ記憶装置i’ffi
+31の記憶内容を示す図でそのメモリアドレスは1
6進数で示され、■アドレスのデータはθ〜15の16
ビツトから構成される例を示す。第2図に示す内容は1
つのテストナンバー(test number )に対
応する内容であって、外部記1、は装置(41内には1
= nのn個のテストナンバーに対する年報が格納さ
れている。第3図は外部記憶装置id、 [41内に格
納されているn個のテストナンバーの情報全示す図であ
る。
+31の記憶内容を示す図でそのメモリアドレスは1
6進数で示され、■アドレスのデータはθ〜15の16
ビツトから構成される例を示す。第2図に示す内容は1
つのテストナンバー(test number )に対
応する内容であって、外部記1、は装置(41内には1
= nのn個のテストナンバーに対する年報が格納さ
れている。第3図は外部記憶装置id、 [41内に格
納されているn個のテストナンバーの情報全示す図であ
る。
また第4図は各テストナンバーVC対応する制御処理手
順を示す図で、このtli制御処理手j10は牙2図の
ファンクションとして示すデータらんに記憶きれる。
順を示す図で、このtli制御処理手j10は牙2図の
ファンクションとして示すデータらんに記憶きれる。
従来技術の動作
コンソール操作装置(5)には、操作員が操作するキー
と操作員に対し表示全行う表示装置が(#fiえられて
いる。操作員はコンソール操作装的(5)を操作し所望
の診断を行うだめの所望のテストナンバーを順次連続的
にサービスプロセッサ制御機構(2)に入力する。サー
ビスプロセッサ制御機構(2)は入力されたテストナン
バーの入力順に従い外部記憶装置(41から当該テスト
ナンバーの情報全読出しインタフェースバス(C)及び
サービスプロセッサメモリバス(f) を経てサービス
プロセッサ記憶装置(3)へ格納する(λ・3図と第2
図との関係参照)。
と操作員に対し表示全行う表示装置が(#fiえられて
いる。操作員はコンソール操作装的(5)を操作し所望
の診断を行うだめの所望のテストナンバーを順次連続的
にサービスプロセッサ制御機構(2)に入力する。サー
ビスプロセッサ制御機構(2)は入力されたテストナン
バーの入力順に従い外部記憶装置(41から当該テスト
ナンバーの情報全読出しインタフェースバス(C)及び
サービスプロセッサメモリバス(f) を経てサービス
プロセッサ記憶装置(3)へ格納する(λ・3図と第2
図との関係参照)。
サービスプロセッサ記憶装置(3)への入力が終了する
と、サービスプロセッサ制御機構(2)は診断サービス
を受ける対象となる処理装置へ必要な情報全送出する。
と、サービスプロセッサ制御機構(2)は診断サービス
を受ける対象となる処理装置へ必要な情報全送出する。
第5図はこの情報送出のための手順を示し、手順lでは
対象となる処理装置のプロセッサアドレス金送出する。
対象となる処理装置のプロセッサアドレス金送出する。
すなわち、ザービスプロセッサ記憶装欣メモリアドレス
(4000)16の0〜4の5ビツトヲ読出して診断制
御バス(a)へ送出する。第5図に示す例の如< PA
= 1 であれば演算処理装fli+71が選ばれ
る。
(4000)16の0〜4の5ビツトヲ読出して診断制
御バス(a)へ送出する。第5図に示す例の如< PA
= 1 であれば演算処理装fli+71が選ばれ
る。
手順2としてメモリアドレス(4000) の5〜1
56 の11ビツトが送出されて演算処理装置(7)はこれを
受けてテス)l(ステートl→ステート2→ステート3
)の制御処理手順であることを知る。
56 の11ビツトが送出されて演算処理装置(7)はこれを
受けてテス)l(ステートl→ステート2→ステート3
)の制御処理手順であることを知る。
続いて手順3,4としてメモリアドレス(4001)
rs、(4002)□6 のデータ全送出し、演τす処
理装置(7)はこの転送データ1.2を一時^己’1.
¥1. I、た上て診断処理制御動作に入る。すなわち
、転送データ全送出いてステートl→ステート2→ステ
ート3の制御処理手順を実行し、得られた結果全返送デ
ータlとして、第5図手順5によりサービスプロセッサ
制御機構(2)へ送出し、絖いて転送データ2を用いて
同様な制御処理手11負を実行し、得られた結果を返送
データ2として第5図手順6によりサービスプロセッサ
制御機構(2)へ送出する。
rs、(4002)□6 のデータ全送出し、演τす処
理装置(7)はこの転送データ1.2を一時^己’1.
¥1. I、た上て診断処理制御動作に入る。すなわち
、転送データ全送出いてステートl→ステート2→ステ
ート3の制御処理手順を実行し、得られた結果全返送デ
ータlとして、第5図手順5によりサービスプロセッサ
制御機構(2)へ送出し、絖いて転送データ2を用いて
同様な制御処理手11負を実行し、得られた結果を返送
データ2として第5図手順6によりサービスプロセッサ
制御機構(2)へ送出する。
ザービスプロセッサ制御機+j1“1(2)は返送デー
タl。
タl。
2をそれぞれ期待データ1,2、(勺−ビスプロセッサ
記憶装置メモリアドレス(4t103.)16.(40
04)、6のデータ)と比較しPA −(+001の演
S:J、処理装置(7)の制御処理が正しく実行された
か否かを判定する。
記憶装置メモリアドレス(4t103.)16.(40
04)、6のデータ)と比較しPA −(+001の演
S:J、処理装置(7)の制御処理が正しく実行された
か否かを判定する。
この判定の結果がYESであれば、操作員によってあら
かじめ入力されているテストナンバーの次の入力順のテ
ストナンバーの情蛾全外部ml憶装置(4)からザービ
スプロセツザ記1.(キ、装置(3)に人力し当該テス
トナンバーによる診断制御を実行する。
かじめ入力されているテストナンバーの次の入力順のテ
ストナンバーの情蛾全外部ml憶装置(4)からザービ
スプロセツザ記1.(キ、装置(3)に人力し当該テス
トナンバーによる診断制御を実行する。
このようにして操作員があらかじめサービスプロセッサ
制御機構(2)へ入力しておいたテストナンバーによる
診断制御がテストナンバーの入力+1Fiに連続的に実
行されるー 従来技術の欠点 従来のサービスプロセッサ(1)は上述のように動作す
るので、各処理装置に対する診断制御の実行1m’4序
は操作員か入力したテストナンバーの入力順によって定
められる。
制御機構(2)へ入力しておいたテストナンバーによる
診断制御がテストナンバーの入力+1Fiに連続的に実
行されるー 従来技術の欠点 従来のサービスプロセッサ(1)は上述のように動作す
るので、各処理装置に対する診断制御の実行1m’4序
は操作員か入力したテストナンバーの入力順によって定
められる。
しかし、処理装置の故障によっては、制御処理が特定の
順序に従って実行された場合にだけ発生するものがある
。たとえば、第4図においてテスト5が終了した後でテ
スト2を実行した場合にだけ処理装置Fの制御処理手順
の異常が検知される場合がある。このような場合に、処
理装置の実使用時にはテスト5に相当する制御処理手順
の後にテスト2に相当する制御処理手順が実行されて異
常が発生する場合があるが、サービスプロセッサ+I+
では操作員がテストナンバーをテスト5→テスト2の1
1@に入力しない限りこの昇常≠:検出できないという
欠点があった。
順序に従って実行された場合にだけ発生するものがある
。たとえば、第4図においてテスト5が終了した後でテ
スト2を実行した場合にだけ処理装置Fの制御処理手順
の異常が検知される場合がある。このような場合に、処
理装置の実使用時にはテスト5に相当する制御処理手順
の後にテスト2に相当する制御処理手順が実行されて異
常が発生する場合があるが、サービスプロセッサ+I+
では操作員がテストナンバーをテスト5→テスト2の1
1@に入力しない限りこの昇常≠:検出できないという
欠点があった。
本発明の目的
この発明は上記のような従来のものの欠点を除去するた
めになされたもので、ザービスブロセツザ内において診
断制御テストの実イ]されるII+’i序が自動的にか
つ乱数的に決定されるサービスプロセッサを提供するこ
とを目的としている。
めになされたもので、ザービスブロセツザ内において診
断制御テストの実イ]されるII+’i序が自動的にか
つ乱数的に決定されるサービスプロセッサを提供するこ
とを目的としている。
本発明の前底
身重図面についでこの発明の詳細な説明する。
刀′6図はこの発明の一実施例を示すブロック図で、図
中第1図と同一符号は同−又は相鴫昌1り分を示す。
中第1図と同一符号は同−又は相鴫昌1り分を示す。
旧)はこの発明のサービスプロセッサで、0■は第1図
の(2)に対応するサービスプロセッサ’+Ii制御僚
構、いは診断するテストナンバー金乱数的に選択発生さ
せ、次に実行すべきテストナンバーをサービスプロセッ
サ制御機構(ロ)に指示する診断テスト発生機構、(1
→は実行後のテストナンバーff:記憶保持するテスト
ナンバートレース機構、(g)は診1t;frテスト発
生機構インタフェースライン、(11>&J:テストナ
ンバートレース機構インタフェースラインでアル。
の(2)に対応するサービスプロセッサ’+Ii制御僚
構、いは診断するテストナンバー金乱数的に選択発生さ
せ、次に実行すべきテストナンバーをサービスプロセッ
サ制御機構(ロ)に指示する診断テスト発生機構、(1
→は実行後のテストナンバーff:記憶保持するテスト
ナンバートレース機構、(g)は診1t;frテスト発
生機構インタフェースライン、(11>&J:テストナ
ンバートレース機構インタフェースラインでアル。
本発明の動作
次に第6図に示す装置の動作全説明する。操作員がコン
ソール操作装置(51を操作し診断を実行するテストナ
ンバーを順次指示すると、これらのテストナンバーはサ
ービスプロセッサ制御機構(2)を経て診断テスト発生
機構((り中の診断テストナンバーファイルに記録され
る。
ソール操作装置(51を操作し診断を実行するテストナ
ンバーを順次指示すると、これらのテストナンバーはサ
ービスプロセッサ制御機構(2)を経て診断テスト発生
機構((り中の診断テストナンバーファイルに記録され
る。
続いて、操作員′□がコンソール操作装置(51ヲ操作
して診断の実行全サービスプロセツザ制御機描αaべ指
示すると、ザービスプロセツザ制御機at (l ij
。
して診断の実行全サービスプロセツザ制御機描αaべ指
示すると、ザービスプロセツザ制御機at (l ij
。
診断テスト発生機構α3)へ実行すべきテストナンバー
全選択するよう指示す。診断テスト発生機構(I3)ハ
診断テストナンバーファイルの中から実行すべきテスト
ナンバーを乱数的に、すなわち擬似ランダム的に1つだ
け選択し、サービスプロセッサ制御機構(6)へ報告す
る。このようにして報告されたテストナンバーについて
サービスプロセッサ制御機格αつが診断テスト1−実行
することは第1図について説明した所と同様である。
全選択するよう指示す。診断テスト発生機構(I3)ハ
診断テストナンバーファイルの中から実行すべきテスト
ナンバーを乱数的に、すなわち擬似ランダム的に1つだ
け選択し、サービスプロセッサ制御機構(6)へ報告す
る。このようにして報告されたテストナンバーについて
サービスプロセッサ制御機格αつが診断テスト1−実行
することは第1図について説明した所と同様である。
サービスプロセッサ市1j徊[機4140→は診断テス
ト発生機構(13)によって報告されたテストナンバー
について診断テストヲ実行すると同時に当該テストナン
バーヲテストナンパトレース4’F t7’i (]・
0へ通知シ、当該テストナンバーについての診断結果も
サービスプロセッサ制御機構(6)からテストナンバー
トレース9構04へ通知さh、テストナンバートレース
機構(1ユではテストナンバーと当該テストナンバーに
よる診断結果とが対応して記1.rffiされる。
ト発生機構(13)によって報告されたテストナンバー
について診断テストヲ実行すると同時に当該テストナン
バーヲテストナンパトレース4’F t7’i (]・
0へ通知シ、当該テストナンバーについての診断結果も
サービスプロセッサ制御機構(6)からテストナンバー
トレース9構04へ通知さh、テストナンバートレース
機構(1ユではテストナンバーと当該テストナンバーに
よる診断結果とが対応して記1.rffiされる。
以上のようにして1つのテストナンバーにλ゛1する診
断テストが終了すると、約1◇rテスト発生れ3構13
1において乱数的に選択された第2のテストナンバーが
サービスプロセッサ制御(・1す構(l■に報告され、
この報告されたテストナンバーについて診断制御テスト
が実行されると同時VC当該テストナンバーとそのテス
トナンバーによる診断に一1果とか対応してテストナン
バートレース8◆偕070に11[:憶される。
断テストが終了すると、約1◇rテスト発生れ3構13
1において乱数的に選択された第2のテストナンバーが
サービスプロセッサ制御(・1す構(l■に報告され、
この報告されたテストナンバーについて診断制御テスト
が実行されると同時VC当該テストナンバーとそのテス
トナンバーによる診断に一1果とか対応してテストナン
バートレース8◆偕070に11[:憶される。
以上のようにして、診断テスト発生機構t131により
乱数的に選択されたテストナンバー1:1tにより診断
テストが実施されそのテストナンバー11EI )mc
; 1λよが当該テストナンバーによる診断テストの結
果と共にテストナンバートレース機構04に残されるこ
とになる。
乱数的に選択されたテストナンバー1:1tにより診断
テストが実施されそのテストナンバー11EI )mc
; 1λよが当該テストナンバーによる診断テストの結
果と共にテストナンバートレース機構04に残されるこ
とになる。
したがって、コンソール操作装置(5)からの操作員の
指示によシ、テストナンバトレース機・構0→の記憶を
読出して表示し、実行されたテストナンバーの順及びエ
ラー発生の有無を確認することができる。エラー発生が
認められたときは、そのエラーを発生したテストナンバ
ーの順が表示されているので、装置の故障手順を容易に
診断することができる。
指示によシ、テストナンバトレース機・構0→の記憶を
読出して表示し、実行されたテストナンバーの順及びエ
ラー発生の有無を確認することができる。エラー発生が
認められたときは、そのエラーを発生したテストナンバ
ーの順が表示されているので、装置の故障手順を容易に
診断することができる。
エラー発生が認められなかった場合、診断テスト発生機
構(1り内の診断テストナンバーファイルの内容をその
ままにして更にコンソール操作装置(5)から診断の実
行全指示する信号を入力すれば、この場合に診断テスト
発生機構(13)により乱数的に選択されるテストナン
バーの順序は自11回のテストナンバーの順序とは異る
ものとなるので、各種のテストナンバーの順序について
診p丁テスト全実行することができる。
構(1り内の診断テストナンバーファイルの内容をその
ままにして更にコンソール操作装置(5)から診断の実
行全指示する信号を入力すれば、この場合に診断テスト
発生機構(13)により乱数的に選択されるテストナン
バーの順序は自11回のテストナンバーの順序とは異る
ものとなるので、各種のテストナンバーの順序について
診p丁テスト全実行することができる。
本発明の効果
以上のようにこの発明によれば、コンソール操作装置(
51の操作により棧作員がテストナンバーの11「1序
を変えながら診断?1i1.制御処理を91行しなくて
も、自動的にかつ乱数的にテストナンバーの順序が変更
され診断制御処理が1’行できて、テストナンバーの実
行順序によって発生する故障を検出することが容易にな
る。
51の操作により棧作員がテストナンバーの11「1序
を変えながら診断?1i1.制御処理を91行しなくて
も、自動的にかつ乱数的にテストナンバーの順序が変更
され診断制御処理が1’行できて、テストナンバーの実
行順序によって発生する故障を検出することが容易にな
る。
第1図は従来のve暗に示すブロック図、之′21ン1
はサービスプロセッサ記憶装置tQ、 (7)記1詠内
′6ケ示す図、第3図は外部記憶装置、Q「の記1.は
内容を示す図、第4図は制御処理手順金泥す図、第5図
は情報送出の手順を示す図、第6図tよこの発fM3の
一実施例を示すブロック図である。 (3)・・・サービスプロセッサ記憶装置9.(41・
・・外部記憶装置、(5)・・・コンソール操作装置色
、(7)・・・演p−処理装置、(8)・・・チャネル
処理装置Q、(91・・・主記憶装置i!、101・・
・入出力制御処理装置、Uυ・・・ザービスプロセッサ
制御機構、 (13)・・・診断テスト発生h:j +
7’(、H・・・テストナンバートレース機′MI。 なお、同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − 第5図 第6図 、11
はサービスプロセッサ記憶装置tQ、 (7)記1詠内
′6ケ示す図、第3図は外部記憶装置、Q「の記1.は
内容を示す図、第4図は制御処理手順金泥す図、第5図
は情報送出の手順を示す図、第6図tよこの発fM3の
一実施例を示すブロック図である。 (3)・・・サービスプロセッサ記憶装置9.(41・
・・外部記憶装置、(5)・・・コンソール操作装置色
、(7)・・・演p−処理装置、(8)・・・チャネル
処理装置Q、(91・・・主記憶装置i!、101・・
・入出力制御処理装置、Uυ・・・ザービスプロセッサ
制御機構、 (13)・・・診断テスト発生h:j +
7’(、H・・・テストナンバートレース機′MI。 なお、同一符号は同−又は相当部分を示す。 代理人 葛 野 信 − 第5図 第6図 、11
Claims (1)
- 【特許請求の範囲】 電子計n機全構成する各処理装置に対し共通の診断制御
バスで接続され、上記各処理装置の診断制御処理全独立
して実行する電子計算機のサービスプロセッサにおいて
、 上記各処理装置に対する各診断プログラムにそれぞれテ
ストナンバーを付して格納する外部記憶装置と、 実行すべき診断プログラムを示すテストナンバーをコン
ソール操作装置からサービスプロセッサ制御機構に入力
する手段と、 このサービスプロセッサ制御機構から転送される上記テ
ストナンバーを診断テストナンバーファイルに記憶し、
この診断テストナンバーファイルの内容から乱数的な順
序でテストナンバーを出力し上記サービスプロセッサ制
御機構に通知する診断テスト発生機構と、 この診断テスト発生機構から通知されたテストナンバー
によって示される診断プログラムを上記外部記憶装置か
らサービスプロセッサ記憶装置に書込み、この書込まれ
た診断プログラムに従って診断テス)1−実行する手段
と、 上記ザービスプロセツザ制御榎構に曲角されたテストナ
ンバーと当該テストナンバーによって示される診断プロ
グラムの実行結果とが互にヌ・1応して、かつ診断プロ
グラムの実行順に従って記憶されるテストナンバートレ
ース僚構と、 このテストナンバートレース(幾構の記憶を出力して表
示する手段とを備えたことを特徴とする電子it算機の
サービスプロセッサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57155481A JPS5945561A (ja) | 1982-09-07 | 1982-09-07 | 電子計算機のサ−ビスプロセツサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57155481A JPS5945561A (ja) | 1982-09-07 | 1982-09-07 | 電子計算機のサ−ビスプロセツサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5945561A true JPS5945561A (ja) | 1984-03-14 |
Family
ID=15606984
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57155481A Pending JPS5945561A (ja) | 1982-09-07 | 1982-09-07 | 電子計算機のサ−ビスプロセツサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5945561A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0413133A2 (en) * | 1989-08-16 | 1991-02-20 | International Business Machines Corporation | Service processor tester |
-
1982
- 1982-09-07 JP JP57155481A patent/JPS5945561A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0413133A2 (en) * | 1989-08-16 | 1991-02-20 | International Business Machines Corporation | Service processor tester |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5851292B2 (ja) | 診断/デバツク計算システム | |
US6279123B1 (en) | System for viewing and monitoring embedded processor operation | |
JPS60175152A (ja) | 浮動小数点加速プロセツサの自己試験のための方法及び装置 | |
US3988579A (en) | System for testing a data processing unit | |
KR940001146B1 (ko) | 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템 | |
JPS6226734B2 (ja) | ||
JPS5945561A (ja) | 電子計算機のサ−ビスプロセツサ | |
US10140476B2 (en) | Tracing processing activity | |
JPH01155452A (ja) | データ処理システムの接続確認方式 | |
JPS58195257A (ja) | 電子計算機の障害回復方式 | |
JPS58121459A (ja) | 電子計算機のサ−ビスプロセツサ | |
JP2767820B2 (ja) | 異常監視部の診断装置 | |
JPS63231540A (ja) | 擬似障害発生回路 | |
JPS5918722B2 (ja) | プロセス制御装置 | |
JP2910038B2 (ja) | マルチボード装置 | |
JPS62210547A (ja) | エラ−検出回路の診断方法 | |
JPS62210551A (ja) | マイクロプログラム追跡装置 | |
JPH10148656A (ja) | 半導体試験装置の自己診断装置及び自己診断方法 | |
JPH0587850B2 (ja) | ||
JPH0844583A (ja) | 情報処理装置における診断システム | |
JPS61120248A (ja) | 診断方式 | |
JPS63174141A (ja) | 情報処理装置の試験診断方式 | |
JPH08115237A (ja) | プリンタ診断システム | |
JP2000194577A (ja) | 故障検出回路 | |
JPS5931800B2 (ja) | 制御メモリ診断方式 |