JPS58195257A - 電子計算機の障害回復方式 - Google Patents

電子計算機の障害回復方式

Info

Publication number
JPS58195257A
JPS58195257A JP57078772A JP7877282A JPS58195257A JP S58195257 A JPS58195257 A JP S58195257A JP 57078772 A JP57078772 A JP 57078772A JP 7877282 A JP7877282 A JP 7877282A JP S58195257 A JPS58195257 A JP S58195257A
Authority
JP
Japan
Prior art keywords
program
fault
register
programs
failure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57078772A
Other languages
English (en)
Other versions
JPS6229820B2 (ja
Inventor
Hiroshi Osaka
大阪 浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57078772A priority Critical patent/JPS58195257A/ja
Publication of JPS58195257A publication Critical patent/JPS58195257A/ja
Publication of JPS6229820B2 publication Critical patent/JPS6229820B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の対象 本発明は、璽、子計算機の障害回復方式に関し、特に時
分割的に実行される複数プログラムの障害検出および障
害情報のpk取回復方式に関するものである。
従来技術 電子計算機において誤動作を検出した場合、通常は、再
試行、再実行全線り返し、それでも成功しなけれに、障
害発芽とみなしてその装置t−リ1り離し、診断動作を
行い、障害回復後、再び実行を開始する。診断方法には
、3診断プルグラムにより装曾の機能を試験する方法と
、初期設定のパターンを内部フリップ・70ツブにセツ
、トシて、動作結果と期待値の比較チェックを行うFl
、’I’()”auIt Locating Te5t
 )方法がある。F L T方法においては、蛸1図に
示すように、診断制御部lのマイクロプロセッサ14に
より、スキャン・アドレス・レジスタ15にスキャンイ
ン・レジスタ12のアドレスt−p定し、スキャンイン
・データ1119のデータをスキャンイン・レジスタ1
2にセットする。クロック・アドバンス制御回路21に
よりスキャンアウト・レジスタ13にクロックを送出し
、障害部分26の論理状Illをスキャンアウト・レジ
スタ13に反映させた後、そのレジスタ13のテータt
データ@20に介してスキャンアウト・レジスタ17に
読み出し、期待値レジスタ16の内存と比較回路18で
比較する。比較の結果は、マイクロプルセッサ14によ
り参照され、判断すれる。
ところで、1個のプロセッサを多数のユーザが時分鋼で
使用する場合、並行して走行する*数プリグラムのうち
の1以上でエラーが発生したとき、ト虻ト’ L T方
法により診断するためにプロセッサを停止させると、エ
ラーの発生していない他のプログラムまで停止してしま
う。
従来、時分割処理の電子計算機において障害がQ If
: した裏合釦」、次の2つ′:の方法が考えられてい
る。すなわち、 (1)プログラムt−強制的に特定査地へ分岐させ、演
拳部をチーツク禁示モーtjlll11′にして処理す
る。
cz)w*V)発生した演算部に関するプログラムを停
止摂せ、他σ)演算装置(サービスプロセッサ(svp
)、略)により処理する。
上Mt: (1)の方法では、第2図(a)に示すよう
に、実行中のプログラム27がX印の点でエラー【発生
したとき、ハードウェア的にプログラム・カウンタ29
を制御して×印の次の命令で分岐66令t +’ヒ成し
、Ml!lプログラム28の失頭アドレスに分岐して診
11r処理を行わせる。この方法によれは、障害発生プ
ログラム以外のプログラムを連続して実行でき、これと
並行して演舞部塾の診断が可能となる。し1、かじ、分
岐命令を作成するときプログラム・カウンタ29の値を
変更するので、どこから分岐されたか不明となり、元の
処理に戻れないこと、および他のプログラムによって演
算部塾か動作しているため、障害時の情報を完全に松載
できないこと等の欠点がある。
また、上s、:″c2)の方法では、第2図へ)に示す
ように、動作中の演ニ一部lの他に予備の演算部1’を
設置、アお3、話1ふi、(1))、7゜ヶ”?A27
d、X 8J (/Jやアエラーを発生したとき、プロ
グラム・カウンタの  ”を更新を中「ト、シ、演算部
1の動作を停止させた神、予備の演算部2′を起動させ
、四−内容の予備のプログラムを走行させる。したがっ
て、この場合には、皆数個のプログラムについて、同一
内容のものに2組ずつ備えておき、−組が実行している
間、仲の氷結は待機中とし、障害発生により待機中のプ
ログラムに切り替えて実行する一方、障害発生の演算部
stw1断プログラムあるいけ診断制御部により障害時
の情報を読み取り、診断を行う。しかし、この方法では
、障害処理用の装置が余分に必妾となり、また障害を発
生したプルグラム以外のプログラムも同時に停止してし
まうという欠点が序する。
発明の目的 本発四の目的は、これら従来の欠点を除去するため、b
1¥1に発生したブシグラム以外のプログラムは引続き
実行口f幹であり、かつ障害処理のために仲の装置がな
くても障害情報の採取および回復がoj h’pなV子
計算機の障害回復方式全提供することにある。
ト記11的を淳成するために、本発明による電子計算機
の障害回復方式は、II数のプログラムが1組の演算部
全時分割に使用する電子計算機において、演算部の障害
を各プログラムのプログラム・カウンタ対応に記憶する
ことと、各プログラム対応の障害表示を他のプログラム
からアクセスできるようにすることを特徴とし、これに
より、障害を各プログラムに付属させて演算部を障害発
生により停止させないようにし、全プ田グラムの停止を
回避するとともに、障害音発生して停止しているプログ
ラムの障害情報を他のプログラムにより採取し、診断す
ることができるようにする。
発明の実施例 第3図は、本発明の実施例を示す電子計算機のブロック
図である。
演算部1とシーケンス制御部2とプログラム・カウンタ
3と障害情報レジスタ4が各々入力バス8と出力バス9
で接続され、また演31s1と障害情報レジスタ4は演
算部lの障害情報を伝える障害情報線すで接続され、ま
た障害情報レジスタ4とシーケンス制御部2は障害表示
116で接続される。
演算部1は、入力レジスター01と入力レジスター02
で入力バス8の情報を取り込み、ALU103で演算し
た結果全出力バス9へ出力する。
プログラムのデータ・レジスター04が、入力バス8と
出力バス9に接続される。
演算部lは、また、プログラム・カウンタ3の出力【一
時記憶するレジスタ(C8AR)105があり、CS 
A RI O5の出力は制御記憶(CS)106fr7
ドレスし、C8106の出力は、これを記憶するレジス
タ(C8DR)107に接続され、CS L) R10
7の出力は命令を解釈する命令デコ ダ106に接続さ
れ、命令デコーダ108の出力は演算部の各部を制御!
る。C8AR105の出力は、また、プログラム・、カ
ウンタ更新部109t−介してプログラム・カウンタ3
の入力へ′11 接続される。       、 1.(。
シーケンス制御s2は、各プログラムの障害(障害情報
レジスタ4の内容がゼロでないこと。)を伝える障害表
示II6を入力とする障害表示レジスタ201と、障害
表示レジスタ201の内容を人力とし、各プログラムの
実行順序(決宇する順序発生−理202に−持つ。順序
発生論理202の出力によってプログラム・カウンタ3
と、これに対応して設けられている障害情報レジスタ4
が選択される。障害情報レジスタ4は、演算部1からの
#書情報N5を入力として演算部lの障害情報全記憶す
る。
プログラム・カウンタ3.障害情報レジスタ4゜障害表
示レジスタ201は、ともに出力バス9と入力バス8に
も接続される。
’11%個のプログラムが時分割で演算部1’を共用し
ているため、ハードウェアは1組ずつあればよいが、プ
ロゲラ台・カウンタ3だけは各プログラムごとに対応ず
企、カウンタ【有し、各カウンタの値t−C8AR10
5に時分割的にセットして、そ1111、′ の麹をアドレス4i、3.て制御配憶106をアクセス
し、マイクロ命令番読み出してC3DR107にセット
した後、命令デコーr108で解続するこ   1とに
より複数の一1裸信号を発生する。これらの制am号が
各論理ゲー)音制御することにより、データ・レジスタ
104から演算の対象となるデータを入力バス8に続み
出し、さらに入力レジスタ101と102にこれらをセ
ットしたl、ALU103により演算【行い、その結果
l出力1! 109を介してデータ・レジスタ104に
送出する。なお、データ・レジスタ104は、ある長さ
のビット幅を備えているもので、勿論メモリでもよい。
演算部1において、障害が発生すると、障害が発生シた
プログラムのマイクロ命令で障害情報書込命令全発生し
、データ・レジスタ10411から直接障害情報ls5
を介して障害情報を障害情報レジスタ4に基き込む。そ
の場合、障害が発生したプログラムのプログラム・カウ
ンタ3に対応するエリアに情報5tsき込む。障害情報
としては、障w會不すフラグ「1」の1ビツトでもよい
。この情報は人力ライン8に出力されると同時に、障害
表示線6tl−介してシーケンス制御部2の障害表示レ
ジスタ201に送出される。
すなわち、障害情報レジスタ4の内容がゼロてないこと
は、障害情報表示[16會介してシーケンス制御部2の
障害表示レジスタ201のこのとき寒行していたプログ
ラムに対応するビットに配憶される。
シーケンス制御部2の順序発生論理202は、障害表示
レジスタ201のプログラム対応のビットがオフの条件
を濡たすプログラムについて、これらのプログラム11
ステツプずつ時分割に撃打するようにプログラム・カウ
ンタ3P選択する。
このように、いくつかのプログラムが時分割に演算部1
を使用する方式により、障害を発生したプログラムは次
回から順序発生論理202で、障害表示レジスタ201
の対応するビットがオンしているため寒行の割当がなさ
れず、停止成縮となるが、他のプログラムは実行の割当
が行われる為処理が続行できる。
第4図は、第3図におけるシーケンス制御部2の詳細ブ
ロック図である。
障害表示レジスタ201は、障害表示フリップ70ツブ
350,351.・・・、35nがら構膚される。障害
表示7リツプ・70ツブ350゜351.・・・、36
nは、障害表示線6と実行中のプログラムの番号tデコ
ーダ32でデコードした結果のひとつと障害表示線6及
びプログラムの番号の確定した期間を示すクロック線3
3t−ANDゲート340,341.  ・・・、34
nで論理積をとった結果でセツシされ、1ビツトがひと
つのプログラムに対応して障害を表示する0 順序発生制坤202は、カウンタ31と実行割当用固定
メモリ (以下ROMと記述)ROM30とROM B
’+力全保全保持レジスタ36から構成される。実行割
当ROM30からは、障害表示レジスタ201とカウン
タ31の出力で示される内容が、次に実行されるプログ
ラム参号として出力され、レジスタ36で奥行割当RO
M30の出力を割り当てられたプログラムd爽行すイク
ル中保持−4−6,ヵ ウ ッヶ 、 □。よ、 、門
旨¥□1.え。、ゆ・ N 新されて実行割当ROM30め次のアドレスを示すO第
5図は、第4図の実行割当ROM30の内容−例會示す
討明図である。
第3図では、8個のプログラムを時分割処理する場合の
奥行割当ROM30の内容全示している。
実行111当ROM30のアドレスは、カウンタ31t
−4ピツFとした場合、障害表示レジスタ201の8ビ
ツトとカウンタ31の4ビツトを合わせて12ビツトで
示される。障害表示レジスタ201tアドレスの上位8
ビツト・カウンタ31t−アドレスの下4ビットとする
と、カウンタ31による16ステツプ全単位とする実行
割当グループが、障害表示レジスタ202の状態により
実行割当ROM30にO〜265の25611it順作
られる。
第6図には、障害表示レジスタ20106ビツトと、カ
ウンタ31の2進数4ビツトによる16ステツプが示さ
れており、レジスタ201の8ビツトの内容によらてカ
ウンタ31の16ステツプにプログラムを割り当てた場
合の割当グループ256に類が  、内に辰オ〕されて
いる。
、′( 各実行−1当グループは、障害表示レジスタ201  
 ’)の障害表示フリップ・70ツブ3δ0.351.
・・・。
357の値か“0”であるプログラムについて、実行が
I!1り当てられるようにプログラムの番号力(書き込
まれていて、プログラムを1ステップ実行するたびに更
新されるカウンタ31によって次に実行するプログラム
の番号が16ステツプ分の奥行割当グループから順次出
力される。あるプログラムの1ステツプの実行中に障害
が発生すると、次のサイクルからは実行−1当グループ
の番号力く変イヒし、1M%tQ4したブロク”ラムに
実行割当を行わない実行割当グループが選けれる。第5
図に示す実行−j当グループ2ろδ番寸、すべてのプロ
グラムが障害を発生しているためシステムは停止する。
また、実行111当グループ254は、障害が発生して
いないプログラム番号が7のみであるため、16ステツ
プ分全部か7査プログラムに実行割当を行う。同じよう
にして、実行割当グループ2524よ、障害の発生して
いないプログラム番号が6と7であるため、6査と7番
のプログラムに交互に実行11当を行う。また、実行割
当グループ14ま、障害の発生したプログラム番号が7
であるため、7−11を除いた0〜611のプログラム
に実行割当を行う。
餉6図は、本発明の実施例を示す雷子計費柵のプログラ
ムの実行のタイムタヤートである。
順序発生論理202の出力がプログラムAを示すと、プ
ログラム・カウンタ3けプログラムAの命令アドレスA
n全出力し、C8AR105にAnが書き込まれ、An
に対応するC8106のデータC3(An)がC3DR
107へ読み出され、命令が実行される。これと同時に
、(”? S A R105の値Anはプログラム・カ
ウンタ更新部109により更新され、次に実行すべき命
令アドレス^ユ+1かプログラム・カウンタ3のプログ
ラムAに対応する場所に書き込まれる。
プログラムAの1命令が終了すると、順序発生論理20
2の出力は、カウンタ31が更新されることにより、次
に奥行すべきプログラムBk示し、以下前述のとおりプ
ログラムBが1ステップ実行される。このようにしてプ
ログラムA、 B、 C,・・・とlステップづつ時分
割に処理される。
命令アドレスA   、B   、Cはプロゲラ!l+
1    111+l     n+1ム・カウンタ3
に書き込まれているので、飼犬ば8イーのプログラムの
実行が一巡した後の命令時間に、これらの命令アドレス
A11+、+B!l+1.C,ヤ、がC8AR105に
書き込まれ、C8106のデータが読み出される。
第7図および第8図は、本発明の実施例を示す障害回復
機能の動作説明図である。
障害発生によりあるプログラムが停止していること番ま
、他のプログラムから障害表示レジスタ201を参照す
ることにより検出され、他のプログラムは停止している
プログラムの障害情報およびそのときのプログラム状1
14に採取し、障害状態tjり1#L、、障害表示レジ
スタの対応するビットをオフすることにより、停止して
いたプログラムをS開させる。
時分割に走行しているプログラム間での障害チェック力
法の一例を第7図(a) kL示す。ここでは、8釧の
プログラムが時分割に一通されるものとし1、・−:、
1 プ「JグラムOはプログラムl”の□状態をチェックし
、プログラム1はプログラム2の状nt−チェックし、
以降同様に次のプログラムの状IIK−チェックすると
いうリング型のチェック方式をとる。この方法により、
本システムは8個のプログラム全部が障害を発生して停
止しない限り、障害はシステム内で前述の手法で回復さ
れる。
例えば、第8図において、プログラム1が障害全発生し
て停止している場合、プログラム0は走行の途中でチェ
ック・ルーチン401に分蛙し、障害表示レジスタ20
1のプログラム1のフラグを参照し、フラグがl″であ
ることから障害を判別して、共通の診断ルーチン48に
割込むことにより障杏十U報および停止時のプログラム
lの状態を採取する一方、自からはプログラム0に戻っ
て処理kt’;、行する。次に、障害情報の採取が終了
すると、障害同権のためのプログラムあるいはハードウ
ェアか起動され、プログラムlの障*に回復した後、プ
ログラム0に通知する。障*tm復の通知ヲ受は取った
プログラム0は、障害表示レジス゛、・、。
り201のプログラムlに対応するフ59”t”1’ 
   )から0”に修き替え、プログラム1を書−させ
る。
このフラグの書き替えは、チェック・ルーチン401で
行う。
例えば、プログラム0からプログラム6まで障害が発生
して停止した場合でも、プログラム7が正常に走行して
いれば、前述のようにして、その途中でプログラム0の
フラグを監視し、診断ルーチン、障害回復ルーチンを順
次走行させてプログラムOの[¥1に@復させる。プロ
グラム0は走行途中でプログラムlの7ラグを監視し、
前と同じようにしてプログラム1の障害Yr回復させる
。プログラム1けプログツム2の障害ta復させ、プロ
グラム2はプログラム3の障害を回復させる。このよう
にして、時間はかかるが、最後にはプログラムO〜6の
全部が再開する0 なお、第7図(&)に示すようなリング型チェック方式
の他に、第7図伽)に示すように、全プログラムに2グ
ループに分けて、グループ間によるチェック方式も可能
である。プログラムO〜3とプログラム4〜7に分割し
た場合、プログラムOとプログラム4が相互に監視し合
い、プログラム1とプログラム6が相互に監視し合う方
法をとることになる。
発明の効果 以上説明したように、本発明によれに、各プログラムが
共通に使用する演算部の障害が、そのとき動作していた
プログラムの障害となるため、障害を発生したプログラ
ムを除くプログラムは処理の続行が可能となる。
また、時分割に実行されるプログラム全部が障害により
停止しない限り、つまり演算部の永久的な障害以外の障
害に関しては、プログラム相互の状態チェックにより、
自システム内で障害の検知。
障害情報の採取、実行の再開が可能となる。
【図面の簡単な説明】
第1図は従来の障害診断制御装置のプルツク図、第2図
は従来の時分開帳1Iii!I電子計算機の障害診断方
法の説明図、第3図は本発明の実施例管示す障害回復機
能を備えた電子計算機のプ四ツク図、第4図は第3図に
おけるシーナンス制御部の評細プpツク図、第5図は第
4図の実行割当ROMの内容の一例會示す説明図、第6
v4は本発明の実施例を示すプログラム実行のタイム・
チャート、7図は本発明の実施例を示すプログラム相互
チック方法の説明図、第8図は本発明の爽施例全す障肖
回復方式の動作説明図である。 1:演算部、2!シ一クンス制御部、3=ングラム・カ
ウンタ、4:@裏情報レジスタ、δ#害情報騨、6:障
害表示線、201:障害表レジスタ、202 :順序発
生論理。 特許邑練人 株式金社 日立極作所 ・1 代 卵 人 弁理士 磯 村 雅 締、′11 第 工 第1図 示 0 口 示 第5図 第6図 1命令時間 第7図 (a) 第8図

Claims (1)

  1. 【特許請求の範囲】 複数のプログラムに共用される演算部と、該演算部を時
    分割に4!に用するプログラムの順序を定めるシーケン
    サと、各プログラムごとに命令の順序を定める**のプ
    ログラム・カウンタとを備えた電子計算機において、上
    1演算部の障害情報を、動作中のプログラム・カウンタ
    に対応して記録し、記Mされた各プログラムごとの障害
    情報を全プログツムにより参照される障害表示ラッチの
    該当位置に表示し、上記障害表示ラッチ【各プルグラム
    相に間で監視し合うことにより、監視したプログラムか
    1シ舎診−1および回復の処理全奥行することt特徴と
    する電子計算機の障害回復方式。
JP57078772A 1982-05-10 1982-05-10 電子計算機の障害回復方式 Granted JPS58195257A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57078772A JPS58195257A (ja) 1982-05-10 1982-05-10 電子計算機の障害回復方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57078772A JPS58195257A (ja) 1982-05-10 1982-05-10 電子計算機の障害回復方式

Publications (2)

Publication Number Publication Date
JPS58195257A true JPS58195257A (ja) 1983-11-14
JPS6229820B2 JPS6229820B2 (ja) 1987-06-29

Family

ID=13671192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57078772A Granted JPS58195257A (ja) 1982-05-10 1982-05-10 電子計算機の障害回復方式

Country Status (1)

Country Link
JP (1) JPS58195257A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62162747U (ja) * 1986-04-01 1987-10-16
EP0261335A2 (en) * 1986-08-15 1988-03-30 Hitachi, Ltd. Test method and apparatus for a distributed processing system

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2722761A1 (en) * 2011-06-17 2014-04-23 Fujitsu Limited Arithmetic processing device and control method for arithmetic processing device
JPWO2012172682A1 (ja) * 2011-06-17 2015-02-23 富士通株式会社 演算処理装置及び演算処理装置の制御方法
JP6806293B1 (ja) * 2019-02-19 2021-01-06 三菱電機株式会社 エレベーターの乗場操作盤装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62162747U (ja) * 1986-04-01 1987-10-16
EP0261335A2 (en) * 1986-08-15 1988-03-30 Hitachi, Ltd. Test method and apparatus for a distributed processing system

Also Published As

Publication number Publication date
JPS6229820B2 (ja) 1987-06-29

Similar Documents

Publication Publication Date Title
US3831148A (en) Nonexecute test apparatus
EP0180128B1 (en) User interface processor for computer network
EP0479230B1 (en) Recovery method and apparatus for a pipelined processing unit of a multiprocessor system
JPH0423292B2 (ja)
US4231089A (en) Data processing system with apparatus for correcting microinstruction errors
JPS63192134A (ja) 制御記憶ロード装置
CN107301042A (zh) 一种带自检功能的SoC应用程序引导方法
JPH0950424A (ja) ダンプ採取装置およびダンプ採取方法
JPS58195257A (ja) 電子計算機の障害回復方式
JPS6226734B2 (ja)
JPS63220348A (ja) データ処理システム
JPS5840772B2 (ja) デ−タ比較一致表示方式
JPH1115661A (ja) Cpuの自己診断方法
JP3315266B2 (ja) 自己診断状況表示方式
JP2690910B2 (ja) 制御記憶装置
JPH04120633A (ja) プロセッサの故障診断装置
JPS6053893B2 (ja) 制御記憶装置
JPS58121459A (ja) 電子計算機のサ−ビスプロセツサ
JPH076103A (ja) 入出力チャネルの障害処理システム
JPH0341528A (ja) 計算機における診断装置
JPS5922319B2 (ja) 主記憶制御装置の論理回路診断方式
JPH01126740A (ja) 擬障回路
JPH02136935A (ja) マイクロプログラム制御装置の自己診断方式
JPS6355645A (ja) マイクロプログラム制御装置
JPS6158063A (ja) デ−タ処理装置