JPS6238947A - プロセツサユニツトの診断方法 - Google Patents

プロセツサユニツトの診断方法

Info

Publication number
JPS6238947A
JPS6238947A JP60178148A JP17814885A JPS6238947A JP S6238947 A JPS6238947 A JP S6238947A JP 60178148 A JP60178148 A JP 60178148A JP 17814885 A JP17814885 A JP 17814885A JP S6238947 A JPS6238947 A JP S6238947A
Authority
JP
Japan
Prior art keywords
processor
address
processor unit
bus
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60178148A
Other languages
English (en)
Other versions
JPH0228177B2 (ja
Inventor
Masayuki Ishiguro
雅之 石黒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP60178148A priority Critical patent/JPS6238947A/ja
Publication of JPS6238947A publication Critical patent/JPS6238947A/ja
Publication of JPH0228177B2 publication Critical patent/JPH0228177B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段(第1図)作用 実施例 (al−実施例の説明(第2図、第3図)(bl他の実
施例の説明 発明の効果 〔概要〕 プロセッサがメモリ空間にバス接続されたプロセッサユ
ニットを診断装置が診断する診断方法において、診断装
置をプロセッサユニットのバスに接続し、診断装置から
割込み処理要求とその詳細をプロセッサに指令し、プロ
セ・ノサの実行結果を受けることによって、プロセ・ノ
サユニ・ノドの通常   ゛・処理遂行中に診断を行う
ようにしたものである。
〔産業上の利用分野〕
本発明は、プロセッサユニットを外部の診断装置から診
断する診断方法に関し、特にマイクロプログラム制御に
よるプロセッサユニットを通常の処理遂行中に診断する
ことのできるプロセッサユニットの診断方法に関する。
、プロセッサとメモリ空間とがハス接続されたプロセッ
サユニットは広く利用されている。
係るプロセッサユニットにおいては、イニシャル時の初
期診断によって正常性をチェックして診断動作を行う他
に、異常発生時に、メモリ空間の内容を調べたり、診断
動作を行ったりする必要がある。
〔従来の技術〕
従来、係る異常発生時に診断を行う方法としては、上位
又は診断装置から診断コマンドを受けてプロセッサが自
動的に診断動作や内部データ等の送出を行うようにして
いた。
〔発明が解決しようとする問題点〕
しかしながら、従来の方法では、診断コマンドは独立し
たコマンドであり、異常発生時に即時に起動されるので
はなく、上位装置又は診断装置から診断コマンドが発行
されてから診断動作を開始する。このため、診断コマン
ドで異常状態を再現できないことがあり、とくに通常コ
マンド実行中の特殊な条件下で発生する間欠的な異常に
ついては、異常発生時の状態の把握が極めて困難である
本発明はプロセッサが通常コマンド実行中に診断動作を
行うことのできるプロセッサユニットの診断方法を提供
することを目的とする。
〔問題点を解決するための手段〕
第1図は本発明の原理説明図である。
図中、1はプロセッサユニットであり、被診断装置とな
るもの、2はプロセッサ(以下MPUと称す)であり、
マイクロプロセッサで構成され、後述するメモリ空間の
マイクロプログラムを順次読出し、そのプログラムに従
ってメモリ空間に制御情報を書込み又は読−出して、目
的の処理を遂行するもの、3はメモリ空間であり、MP
U2がアクセスできるメモリであり、プログラムメモリ
、作業用RAM、制御装置及びインターフェイス等の内
部レジスタ等を含むものである。4はバスであり、MP
U2とメモリ空間3とのデータ、アドレス、制御信号等
のやりとりを行うもの、8は診断装置であり、プロセッ
サユニット1の診断のために設けられ、MPU2に対し
割込み処理を要求し且つバス4に接続されたものである
〔作用〕
本発明では、MPU2へ割込みを行うことによって処理
遂行途中に、メモリ空間内のデータの読出し、疑似障害
発生試験等の診断を行うものである。
即ち、診断時点で、診断装置8が割込み処理要求をMP
U2へ発生し、MPU2の処理を一時中止させ、割込み
処理の詳細を与えて、MPU2へ診断のための割込み処
理(メモリ空間3内の読出し、疑似障害試験)を実行せ
しめ、バス4上がら診断装置8がこれを受けることによ
って、診断を行うものである。
〔実施例〕
fa)一実施例の説明 第2図は本発明の一実施例構成図である。
図中、第1図で示したものと同一のものは同一の記号で
示してあり、3aはプログラムメモリであり、MPU2
の実行すべきマイクロプログラム°を格納したものであ
り、診断のための割込み処理内容がエリア30に更に組
み込まれているもの、3bは作業用RAM(ランダムア
クセスメモリ)であり、MPU2が処理のため制御情報
等の書込み又は読出しを行うものであり、割込み処理の
詳細を格納するエリア31を有するもの、3cは制御装
置であり、例えば外部インターフェイスやデバイスコン
トローラ、データ転送制御回路等であり、内部にレジス
タ32を有するものである。尚、プログラムメモリ3a
、RAM3b、レジスタ32が第1図のメモリ空間3に
対応する。
4aはM P tJデータバスであり、MPU2とプロ
グラムメモリ3a、RAM3b、制御装置3Cと接続さ
れ、更に後述するコネクタと接続され、データのやりと
りを行うもの、4bはMPUアドレスバスであり、M 
P U 2とプログラムメモリ3a、RAM3b、制御
装置3cと接続され、更に後述するコネクタと接続され
、アドレスのやりとりを行うもの、4cはリード/ライ
ト制御線であり、MPU2とプログラムメモリ3a、R
AM3b、制御装置3Cと接続され、更に後述するコネ
クタと接続され、リード又はライト信号の伝達を行うも
の、5はコネクタであり、診断装置8と7’−タバス4
a、アドレスバス4b、リード/ライト制御線4c及び
後述する制御線を接続するためのもの、6は割込み制御
線であり、診断装置8から割込み信号をM P TJ 
2へ通知するためのもの、7はホールト制御線であり、
診断装置8からホールト信号をM P U 2へ通知す
るためのものである。
9は表示部であり、発光ダイオード群で構成され、プロ
セッサユニット1からの出力を表示するもの、10は制
御部であり、後述する信号ケーブル、コネクタによって
プロセッサユニット1に接続され、後述する操作部から
の指示を解読し、信号ケーブル、コネクタを介しプロセ
ッサユニットlに診断のための信号を送信し、プロセッ
サユニット1からデータ等を受けるもの、11はトレー
スメモリであり、トレース指令に応じて制御部10を介
するトレースデータを格納しておくもの、12は出力レ
ジスタであり、制御部10を介しプロセッサユニット1
からのデータを表示部9へ表示のため格納するもの、1
3は入力レジスタであり、後述する操作部のセット内容
を格納し制御部IOへ指示するためのもの、14は操作
部であり、人手により操作されるスイッチ群で構成され
、ホールト発生スイッチ14a、割込み発生スイッチ1
4b、アドレス/データ切換スイッチ14c、アドレス
/データセットスイッチ14e、スタートスイッチ14
fのオペレーションスイッチ群と、データ/アドレスを
設定するデータ/アドレススイッチ群14dとを有する
もの、15はコネクタであり、信号ケーブルをプロセッ
サユニット1のコネクタに接続させるもの、16は信号
ケーブルであり、コネクタ5.15を介しプロセッサユ
ニット1と制御部10を接続し、データバス4a、アド
レスバス4b、リード/ライト制御線4C1割込み制御
線6、ホールト制御線7を含むものである。
従って、診断装置8は、プロセッサユニット1のデータ
バス4a、アドレスバス4b、リード/ライト制御線4
Cに接続され、且つMPU2に対し割込み制御線6及び
ホールト制御線7が設けられて接続されている。
次に、第3図の本発明の一実施例診断処理フロー図を用
いて第2図実施例構成の動作について説明する。
プロセッサユニット1では、MPU2がプログラムメモ
リ3aに格納されているマイクロプログラムを順次読み
出し、そのプログラムに従って制御回路3cのレジスタ
32及びRAM3bに制御情報等を書込み又は読出して
目的の処理を遂行し   ゛ている。
先づ、第3図(A)によりトレース動作について説明す
る。
■データバス4a上のデータ及びアドレスバス4b上の
アドレスをトレースするにはホールトスイッチ14aと
割込みスイッチ14bをオフにする。
次に、切換スイッチ14Gをアドレス側にセットし、停
止アドレスをスイッチ群14dへ設定してアドレス/デ
ータセットスイッチ14eを押下する。これによって制
御部10には入力レジスタ13を介し、停止アドレスが
入力される。
■スタートスイッチ14fの押下により制御部10はト
レース動作を開始する、即ち、コネクタ5.15、信号
ケーブル16を介しデータバス4a上のデータとアドレ
スバス4b上のアドレスを次々にトレースメモリ11に
格納していく。
■制御部10はアドレスバス4b上のアドレスと停止ア
ドレスとを比較し、一致するとトレース動作を終了する
次に、疑似障害発生試験等について第3図(B)により
説明する。
■バストレースでない、メモリ空間3の内容読出し、疑
似障害発生試験においては、ホールトスイッチ14aと
割込みスイッチ14bをオンにする。次に切換スイッチ
14cをアドレス側にセットし、割込み発生アドレスを
スイッチ群14dに設定してセットスイッチ14eを押
下する。
更に、切換スイッチ14cをデータ側にセントし、割込
み処理詳細をスイッチ群14dに設定してセントスイッ
チ14eを押下する。
割込み処理詳細はコードで示し、このコードによってメ
モリ空間3の読出しと読出しアドレスを指示したり、疑
似障害発生処理を指示したりする。
これによって制御部10に、人力レジスタ13を介しホ
ールト指示、割込み指示とともに割込み処理詳細がセッ
トされる。
■スタートスイッチ14fの押下により制御部10は動
作を開始する。
先ず信号ケーブル16、コネクタ15.5を介しホール
ト制御線7よりホールト信号をMPU2へ与える。ホー
ルト信号はMPU2を停止させるための信号で、ホール
ト信号によってM P U 2は遂行中の処理を一時停
止し、データバス4a、アドレスバス4b、リード/ラ
イト制御線4Cを高インピーダンス状態とする。
0次に制御部10は、同様にリード/ライト線4Cにラ
イト信号を与え、アドレスバス4bにRAM3bの格納
エリア31のアドレスを送出し、データバス4aを介し
てRAM3bの格納エリア31に割込み処理詳細を書込
む。この書込み終了後、制御部10はホールト制御線7
のホールト信号を解除する。ホールト信号の解除により
MPU2は停止された処理を再開する。
■ 制御部10はアドレスバス4bのアドレスを取込み
前述の割込みアドレスと一致するかを判定する。
■ステップ@でアドレスの一致が得られると、制御部1
0は割込線6を介しMPU2へ割込み信号を発する。
これによってMPU2は実行中の処理を中断し、割込み
処理を行う。
即ちMPU2はRAM3bの格納エリア31の割込み処
理詳細を読出し、プログラムメモリ3aのエリア30の
内容に従って指示された割込み処理を実行する。
例えば、メモリ空間3の読出しなら指示されたアドレス
の内容を読出す。又疑似障害発生試験ならメモリ区間3
の内容を書替えるなどしてエラー要因を発生させる。
そして、処理結果をデータバス4aへ送出する。
■制御部10はデータバス4aのデータ(処理結果)を
取込み、出力レジスタ12を介して表示部9にこれを表
示する。
一方、MPU2は割込み処理を実行し終ると、通常の処
理に復帰する。
更に、指定アドレスでMPU2をホールトさせ、メモリ
空間3の任意のアドレスを読出し/書込みする場合につ
いて第3図(C)により説明する。
(i)ホールトスイッチ14aをオン、割込みスイッチ
14bをオフにする。
次に切換えスイッチ14cをアドレス側にセ・7トし、
ホールトアドレスをスイッチ群14dに設定してセット
スイッチ14eを押下する。
これにより制御部10にはホールトアドレスが入力され
る。
(ii )スタートスイッチ14fの押下により制御部
10は動作を開始する。
制御部10はアドレスバス4bのアドレスを取り込み前
述のホールトアドレスと一致するかを判定する。アドレ
スの一致が得られると制御部10はホールト制御線7よ
りホールト信号をMPU2へ与える。
ホールト信号によってMPU2は遂行中の処理を停止し
、データバス4a、アドレスバス4b、リード/ライト
制御11p4cを高インピーダンス状態とする。
(iii)MPU2のホールト状態中においてはメモリ
空間3のすべてのアドレスを読出すことができる。また
書込み可能なすべてのアドレスに書込むこともできる。
この場合、割込みスイッチ14bが読出し/書込みの切
換えに使われる。書込みの場合は、割込みスイッチ14
bをオンとする。
次に切換えスイッチ14Cをデータ側にセントし、書込
みデータをスイッチ群14dへ設定してセントスインチ
14.8を押下する。
更に、切換えスイッチ14Cをアドレス側ヘセソトし、
メモリアドレスをスイッチ群14dへ設定した後セット
スイッチ14eを押下する。これにより制御部10はア
ドレスバス4bにメモリアドレス、リード/ライト線4
Cにライト信号を送出し、データバス4aを介してデー
タを書込む。
読出しの場合は割込みスイッチ14bをオフとし、切換
えスイッチ14Cをアドレス側にセットし、メモリアド
レスをスイッチ群14dへ設定した後にセットスイッチ
14eを押下する。これにより制御部10はリード/ラ
イト線4Cにリード信号を与え、アドレスバス4bにメ
モリアドレスを送出した後、データバス4a上のリード
データを取込んで表示部9に表示する。
ホールトスイッチ14aをオフにすることにより制御部
10はホールト制御線7のホールト信号を解除し、MP
U2は停止していた処理を再開す    ゛る。
従って通常処理遂行状態での、指定アドレスにおけるデ
ータ収集や、エラー検出回路及びエラー検出ルーチンの
チェックが可能となる。
また、MPUへの割込みにより診断を行うため、通常、
読み出すことのできないMPUの内部レジスタの読み出
しも可能となる。
なお、コネクタ5にコネクタ15を接続しなげればプロ
セッサユニット1は診断装置8から何等影響を受けない
(bl他の実施例の説明 RAM3bのエリア31に相当するメモリ空間を診断装
置8に設ければ割込み処理詳細を書込むときにMPU2
をホールトする必要が無くなるため、M P U 2は
割込み発生時までの間は通常の処理を中断する必要が全
く無くなる。
また、プログラムメモリ3aのエリア30に相当する空
間を診断装置8に設ければ、プロセッサユニット1に何
らの影響を与えること無く容易に割込み処理内容を変更
することができる。
以上本発明を実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、7、   本発
明からこれらを排除するものではない。
〔発明の効果〕
以上説明した様に、本発明によれば、プロセッサユニッ
トが処理遂行中に一時的に処理中断させ、その処理遂行
状態でのデータ収集やエラー検出処理の正常性等を診断
することができるという効果を奏し、遂行中の状態を容
易に把握できる。又、−任意の時点で割込みを行って診
断できることから、一層容易に状態把握が可能となると
いう効果も奏する。更に、本格的な診断プログラムを持
たずに、制御情報収集や疑似故障発生試験等の診断を実
行できるという効果も奏し、プログラム量が少なくて済
む。
【図面の簡単な説明】 第1図は本発明の原理説明図、 第2図は本発明の一実施例構成図、 第3図は本発明の一実施例処理フロー図である。 図中、1− プロセッサユニット、 2−  プロセッサ、 3−−一−−メモリ空間、 4−−−一−バス、 8−−−診断装置。

Claims (1)

  1. 【特許請求の範囲】 所望の処理をマイクロプログラムによって実行するプロ
    セッサと該プロセッサがアクセスしうるメモリ空間とが
    バス接続されたプロセッサユニットを診断装置が診断す
    る診断方法において、割込み処理要求と該割込み処理の
    詳細を発生する診断装置を該プロセッサユニットの該バ
    スに接続し、 該診断装置から該割込み処理要求を該プロセッサに、該
    詳細を該バスに通知し、 該プロセッサの該割込み処理の実行による結果を該バス
    を介し該診断装置が受けることによって診断を行うこと
    を特徴とするプロセッサユニットの診断方法。
JP60178148A 1985-08-13 1985-08-13 プロセツサユニツトの診断方法 Granted JPS6238947A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60178148A JPS6238947A (ja) 1985-08-13 1985-08-13 プロセツサユニツトの診断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60178148A JPS6238947A (ja) 1985-08-13 1985-08-13 プロセツサユニツトの診断方法

Publications (2)

Publication Number Publication Date
JPS6238947A true JPS6238947A (ja) 1987-02-19
JPH0228177B2 JPH0228177B2 (ja) 1990-06-21

Family

ID=16043475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60178148A Granted JPS6238947A (ja) 1985-08-13 1985-08-13 プロセツサユニツトの診断方法

Country Status (1)

Country Link
JP (1) JPS6238947A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63280343A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 電子計算機調整方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63280343A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 電子計算機調整方法

Also Published As

Publication number Publication date
JPH0228177B2 (ja) 1990-06-21

Similar Documents

Publication Publication Date Title
JPH05224832A (ja) アレイディスク装置のディスク装置診断方法
JPH0325814B2 (ja)
US3916178A (en) Apparatus and method for two controller diagnostic and verification procedures in a data processing unit
JPS6238947A (ja) プロセツサユニツトの診断方法
JPH07262101A (ja) 光チャネル制御装置の診断方法
JPH05165737A (ja) メモリ試験方式
JPS63177231A (ja) 並列プログラムデバグ方式
JPS6232512B2 (ja)
JPH01155452A (ja) データ処理システムの接続確認方式
JP2759950B2 (ja) 計算機システム
JP2682707B2 (ja) プログラマブル制御装置
JP3482788B2 (ja) 故障診断方法
JPH04328646A (ja) 障害情報の採取方式
JP3220060B2 (ja) メモリの試験方式
JPH11119992A (ja) ファームウェアのトレース制御装置
JPH01281520A (ja) 外部記憶装置
JP3107015B2 (ja) 間欠障害診断システム
JPS62192824A (ja) 処理装置アクセス方式
JPH0334012A (ja) ディスクコントローラの自己診断装置
JPS6125174B2 (ja)
JPH02122335A (ja) Ras回路の試験方法
JPH01217524A (ja) データ処理システム
JPH04192040A (ja) デバッグ装置
JPS59229658A (ja) 情報処理装置
JPS6278647A (ja) チャネルの障害処理試験方式