JPH0325814B2 - - Google Patents

Description

【発明の詳細な説明】

〔技術分野〕 本発明はビツトエラー検出および回復、とりわ
けデータ処理装置の命令ストリームにおけるビツ
トエラー検出および回復に関する。 〔背景技術〕 多くのコンピユータシステムとりわけ小規模の
遠隔装置においてはプロセツサの動作を制御する
ために記憶装置から命令を順次に読み取る。通常
のこうした遠隔装置は読取り専用記憶装置
（ROS）のみを有しておりプロセツサ命令は製造
時にそこに記憶されて変更することはできない。
プロセツサが読取専用記憶装置から命令を読み取
ると、パリテイ検査器が、命令が適切なパリテイ
を持つているかどうかを判断する。パリテイが不
適当であればシステムは通常、プロセツサを停止
し故障を通知する標識をセツトする。 しかしながら最近のデイスプレイワークステー
シヨンのような遠隔装置では大規模かつ複雑な
様々のプログラムが実行され別々の機能が実行で
きるようになつている。こうした遠隔装置の命令
は、そこに接続されているデイスク装置のような
局所媒体または大規模中央処理装置のような遠隔
上位システムから遠隔装置内にある書込み可能な
ランダムアクセス記憶装置（RAM）にロードさ
れる。こうしたRAMは一般に外部環境に左右さ
れ易くROS型の記憶装置よりも故障が多い。記
憶装置の故障または外的要因によつて命令のビツ
トが変化するために故障は頻繁に起こり得る。従
来このような故障によつてプロセツサは停止し故
障が生じたことを通知する標識をセツトしてい
た。従つて、装置を利用できなくなり、故障時に
処理中であつた情報は失われ、更に装置の再ロー
ドおよび再開始のための余分の時間が必要であ
る。遠隔装置と上位システムが離れて接続されて
いる場合、故障を上位システムに自動的に記録す
ることはできない。何故なら命令のエラーが生じ
ると遠隔装置のプロセツサは停止し上位システム
との通信がとだえるからである。命令記憶装置の
故障の記憶を上位システムに送ることができない
ので、遠隔装置にとつて保守および問題分離手続
きが非常に困難であつた。 〔発明の目的〕 本発明は上述の如き技術的課題を解決すること
を目的としている。 〔発明の概要〕 本発明の目的は、命令記憶装置（RAM）から
命令を取り出している間に発生する訂正不能なパ
リテイエラーに対する回復システムを与えて達成
できる。命令パリテイ検査器が回復システムに信
号を送つて、記憶装置から取り出した命令が訂正
不能なパリテイエラーを持つているということを
指示する。そして訂正不能なパリテイエラーの生
じた命令の代わりにノーオペレーシヨン命令をプ
ロセツサに送り、パリテイエラーの生じた命令の
アドレスをレジスタにロードする。プロセツサか
ら命令記憶装置へ向うアドレスバスは命令記憶装
置から分離され、プロセツサの次の命令取出しの
ためにエラー回復ルーチンへのあらかじめ定義さ
れた分岐命令が出される。そうしてプロセツサか
ら命令記憶装置へ向うアドレスバスは再び活性化
され、プロセツサはエラー回復ルーチンの実行を
始める。 エラー回復ルーチンはプロセツサの状態を保管
して通信接続機構を介して上位システムにエラー
信号を送る。エラー回復ルーチンはレジスタから
パリテイエラーの生じた命令のアドレスを読み取
り、故障カウンタを更新する。そして次にこのア
ドレスにおいて引き続いて生じたエラーの数があ
らかじめ定めた最大数を越えているかどうか、ま
たは命令記憶装置において発生したパリテイエラ
ーの数がその許容限度を超えているかどうかを判
定する。もし超えていなければエラー回復ルーチ
ンが上位システムに命令パリテイエラー標識、故
障アドレス、および再ロード標識を送る。エラー
回復ルーチンは次にローダに連係してパリテイエ
ラーの生じた命令のセグメントを上位システムか
ら再ロードさせる。命令セグメントの再ロードが
終るとプロセツサの状態は復元されて、プロセツ
サのパリテイエラーの生じたアドレスに戻る。 もしパリテイエラーの最大限の数を超えている
とすると、上位システムが装置状況を要求したと
きにエラー回復ルーチンは、命令パリテイエラー
標識、故障アドレス、および再試行超過標識を送
る。エラー回復ルーチンは次に上位システムへの
通信リンクを遮断して、例えばインデイケータラ
ンプの点灯によつてオペレータに装置エラーが回
復不能であることを通知する。 〔実施例の説明〕 第１図にデータ処理装置の例として示されてい
る遠隔装置はプロセツサ２ならびに命令記憶装置
として働らくRAM３およびROS４を有する。遠
隔装置はさらにデータ記憶装置５、上位システム
と通信する通信装置６、キーボードアダプタ７、
およびCRTアダプタ８を備えている。これらを
全てデータバス９が相互接続する。プロセツサ２
はプログラムロード制御論理２５によつてRAM
３の読取りおよび書込みを行うことができる。通
信装置６が遠隔装置と上位システムとを接続す
る。上位システムは大規模または小規模のどんな
メインフレームコンピユータであつてもよい。そ
れは常駐のオペレーテイングシステムを有してお
り、複数個の遠隔端末装置を制御することができ
る。データバス９はプロセツサ２、データ記憶装
置５、キーボードアダプタ７およびCRTアダプ
タ８の間でアドレス、データ、および制御情報全
てを転送する。命令アドレスバス１０および命令
バス１１は、プロセツサ２とRAM３およびROS
４との間で命令アドレス、命令および制御情報を
転送する。パリテイ発生器／検査器（PG／CK）
１７はRAM３に記憶される命令にパリテイ情報
を与え、またプロセツサ２が命令をRAM３およ
びROS４から読み取つた場合はそのパリテイを
検査する。 エラー回復ルーチンは電源投入時に診断を行う
ための診断ルーチンおよび上位システムから
RAM３へアプリケーシヨンプログラムをロード
するためのプログラムローダと共に、ROS４に
組み込まれている。遠隔装置の他の構成要素とし
て逐次制御装置１２がある。これはマルチプレク
サ１３、エラー回復アドレス論理（ERAL）１
４、ノーオペレーシヨン（NO−OP）命令論理
１５、および故障アドレス保持（FAH）レジス
タ１６を制御する。 逐時制御装置１２は命令パリテイ発生器／検査
器１７から２つの信号を受け取る。これらの制御
信号はRAM３またはROS４にパリテイエラーが
発生しているかどうかを示する。もしROSパリ
テイエラーが生じると逐時制御装置１２は操作盤
上の記憶装置検出インデイケータ１８をセツトす
る。 次に第２図について説明する。プロセツサ２は
命令アドレスを命令アドレスバス１０にロード
し、命令アドレス有効信号線１９をセツトする。
メモリサイクルを制御するタイマ１８はＴ０にセ
ツトされ、命令アドレスバス１０の供給するアド
レスに応じてRAM３またはROS４のメモリサイ
クルを開始する。タイマ１８はプロセツサ２のク
ロツクサイクルごとに時間Ｔだけ進む。Ｔ６の時
点でパリテイ発生器／検査器（PG／CK）１７が
RAM３またはROS４からデータバス２４を介し
て命令を受け取りパリテイを検査する。Ｔ８の時
点でプロセツサ２は命令バスサンプル信号を線２
０に出力し、命令バス１１を介してプロセツサ２
に命令をロードする。 パリテイ発生器／検査器１７はRAMパリテイ
エラーを検出すると、RAMパリテイエラー信号
を線２１に出す。逐次制御装置１２はノーオペレ
ーシヨン（NO−OP）命令論理１５を付勢し、
それがＴ７の時点で命令バス１１へノー．、レー
シヨン命令をロードする。逐次制御装置１２はそ
れからエラーアドレスロード信号を線２２に出
し、これにより故障アドレス保持（FAH）レジ
スタ１６に命令アドレスバス１０へ出されている
命令アドレスがロードされる。逐次制御装置１２
は次にエラー回復末処理（ERP）ラツチ２３を
セツトし、マルチプレクサ１３に信号を送つて次
のプロセツサ命令の取出しに備えてエラー回復ア
ドレス論理（ERAL）１４を選択する。プロセツ
サ２はノーオペレーシヨン命令を処理して命令ア
ドレス有効信号線１９をセツトする。メモリサイ
クルが、エラー回復アドレス論理１４の指定する
アドレスから命令を読み取る。このアドレスは、
ROS４にあるエラー回復ルーチンの命令への分
岐を選択する。この分岐命令は命令バス１１にロ
ードされて、Ｔ８時点でプロセツサ２がこれを読
み取る。Ｔ９時点で逐次制御装置１２がエラー回
復末処理ラツチ２３をリセツトしてマルチプレク
サ１３に信号を送りプロセツサの命令アドレスバ
ス１０からRAM３およびROS４へのゲートを再
開する。以上で逐次制御装置１２のパリテイエラ
ー回復サイクルが完了する。 エラー回復ルーチンをプログラム設計言語
（PDL）で書いたものを下記の表１に示する。た
だし、このエラー回復ルーチンは一例にすぎず、
本発明はこれに限定されるものではない。

【表】

【表】

【表】 第３図はエラー回復ルーチンを表わす流れ図で
ある。エラー回復ルーチンはブロツク３０から始
まる。ブロツク３１においてプロセツサのエラー
発生時の状態をあらかじめ定められた記憶場所に
保管する。ブロツク３２においてパリテイエラー
を生じた命令のアドレスをレジスタ１に読み取
る。ブロツク３３においてプロセツサ２が診断モ
ードにあるかどうかを判定する。プロセツサ２が
もし診断モードであるとするとエラー回復ルーチ
ンはブロツク４０に分岐し、プロセツサ２のレジ
スタの内容およびプロセツサ２の状態を復元し、
ブロツク４１の診断ルーチンに進む。診断ルーチ
ンは本発明とは無関係であるから、説明は省略す
る。 第３図のブロツク３３の説明に戻る。もしここ
でプロセツサ２が診断テストモードでないとする
と、通常の命令取出しの際にパリテイエラーが生
じたと推定されブロツク３４に進む。ブロツク３
４ではRAMパリテイエラーの数を追跡するため
のあらかじめ定められた記憶場所の内容（RAM
故障カウント）を１だけ増分する。ブロツク３５
においては最後のパリテイエラーが生じた命令の
アドレスをレジスタ２に転送する。ブロツク３６
においてはパリテイエラーの生じている現命令の
アドレス（ブロツク３２においてすでにレジスタ
１に読み取つたもの）を最後の故障アドレスの記
憶場所に転送する。このアドレスは、次のパリテ
イエラーが生じた時に最後の故障アドレスとな
る。ブロツク３７においてはレジスタ１に記憶さ
れているアドレス（パリテイエラーの生じた現命
令のアドレス）とレジスタ２に記憶されているア
ドレス（パリテイエラーの生じた最後の命令のア
ドレス）とが等しいかどうかを判定する。もしこ
の２つのアドレスが等しいとすると、ブロツク３
９において同一アドレスカウタが増分されて、同
じアドレスで生じたパリテイエラーの数を累算す
る。もしこの２つのアドレスが等しくないとする
とブロツク３８において同一アドレスカウンタを
クリアする。 次にブロツク４２に進み、そこで状況１として
定義した記憶場所をRAM３においてパリテイエ
ラーが生じたことを示すようにセツトする。ブロ
ツク４３において、RAM故障カウントおよび同
一アドレスカウンタの内容があらかじめ定められ
た最大数に等しいかどうかをそれぞれ判定する。
この最大数は設計者が任意に選択すればよい。現
故障アドレスにおいてまたはRAM３において最
大数のパリテイエラーが生じた場合はブロツク５
３において状況２が再試行回数の超過を示すよう
にセツトされる。もしパリテイエラーの数がこの
最大数より小さい場合は、ブロツク４４において
パリテイエラーの生じた命令を上位システムから
再ロードする要求を示すように状況２がセツトさ
れる。 次にブロツク４５に進んで、パリテイエラーの
生じた現命令のアドレス（レジスタ１に記憶され
ているアドレス）を状況３の記憶場所に転送す
る。ブロツク４６においてはエラー標識がセツト
されて、遠隔装置においてパリテイエラーが発生
したことを次のポーリングで上位システムに通知
する。遠隔装置の次のポーリングでは、遠隔装置
の状況情報が上位システムによつてアクセスされ
る。ブロツク４７では、ブロツク４４において状
況２がエラー命令の再ロード要求にセツトされて
いた場合には、ブロツク４９でプログラムロード
が呼出され、状況３において定義されたアドレス
の命令を再ロードするために、プログラムロード
指命に応答して上位システムから命令をロードす
る。ブロツク５１ではプロセツサの状態を復元す
るためにレジスタ１ないし７がアクセスされて、
ブロツク５２においてアプリケーシヨンプログラ
ムの処理が続行される。 ここでブロツク４７の説明に戻る。もし状況２
がRAM３に対する再試行回数の超過を示してい
ると、ブロツク４８に進んで、上位システムへの
通信ラインをリセツトして（連絡を絶つて）、遠
隔装置の操作盤上にある特別のインデイケータを
セツトし、オペレータに訂正不能がエラーが生じ
たことを通知する。次にブロツク５０において処
理を停止する。 以上、上位システムから遠隔装置のRAMへの
命令ロードを例にとつて説明してきたが、本発明
は任意のデータ処理装置においてデイスク等の外
部記憶装置からRAMへ命令をロードする場合に
も適用し得るものである。

【図面の簡単な説明】

第１図は本発明を利用する遠隔装置を表わすブ
ロツク図、第２図は本発明に関係する部分をより
詳細に表わすブロツク図、第３図はエラー回復ル
ーチンを表わす流れ図である。

Claims (1)

1. 【特許請求の範囲】 １ 上位システムからロードされる命令を記憶す
   る記憶装置を備えたデータ処理装置において、 (a) 上記データ処理装置のプロセツサによる命令
   の取出しの間にパリテイエラーの発生を検出す
   るステツプと、 (b) パリテイエラーの発生した命令の代わりにノ
   ーオペレーシヨン命令をバスに出すステツプ
   と、 (c) 上記データ処理装置のプロセツサをエラー回
   復ルーチンへ分岐させるための分岐命令をバス
   に出すステツプと、 (d) パリテイエラーの発生した命令のアドレスを
   保管するステツプと、 (e) パリテイエラーの発生を上記上位システムに
   通知するステツプと、 (f) パリテイエラーの発生した命令を上記上位シ
   ステムに要求するステツプと、 (g) パリテイエラーの発生した命令を上記データ
   処理装置の記憶装置に再ロードするステツプ
   と、 (h) 上記保管されているアドレスのところから上
   記データ処理装置のプロセツサによる処理を再
   開するステツプと、 (i) パリテイエラーの発生した回数が所定数を超
   えた場合又は同じアドレスのところの命令につ
   いて発生したパリテイエラーの回数が所定数を
   超えた場合には上記データ処理装置のプロセツ
   サの処理を停止するステツプと、 を有することを特徴とするパリテイエラー回復方
   法。