JPS6278647A - チャネルの障害処理試験方式 - Google Patents

チャネルの障害処理試験方式

Info

Publication number
JPS6278647A
JPS6278647A JP60218901A JP21890185A JPS6278647A JP S6278647 A JPS6278647 A JP S6278647A JP 60218901 A JP60218901 A JP 60218901A JP 21890185 A JP21890185 A JP 21890185A JP S6278647 A JPS6278647 A JP S6278647A
Authority
JP
Japan
Prior art keywords
tag
channel
bus
signal
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60218901A
Other languages
English (en)
Other versions
JPH0426500B2 (ja
Inventor
Shigeru Yamamoto
茂 山本
Tetsuya Okuda
徹也 奥田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60218901A priority Critical patent/JPS6278647A/ja
Publication of JPS6278647A publication Critical patent/JPS6278647A/ja
Publication of JPH0426500B2 publication Critical patent/JPH0426500B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、電子計算機の入出力制御を司どるチャネルの
障害処理機能の試験方式に関する。
〔発明の背景〕
従来、チャネルと入出力制御装置間の10インターフエ
イス上で発生した障害に対する処理機能を試験する場合
、チャネルに入出力制御装置又は擬似入出力制御装置を
接続して行うのが一般的であった。一方、例えば特開昭
58−221424号公報には、入出力制御装置や擬似
入出力制御装置を接続することなく、チャネルと入出力
制御装置間のToインターフェイス信号を折り返して、
データ転送におけるデータの正常性又はデータ転送速度
の能力限界等を試験する技術が記載されているが、IO
インターフェイスに任意の時点に任意の障害を発生させ
て、それがソフトウェアインターフェイスなどに与える
影響を試験することについては考慮されていない。
〔発明の目的〕
本発明はチャネルと入出力制御装置間のIOインターフ
ェイス上で発生する各種障害に対する処理機能試験を、
入出力制御装置又は障害発生機能を有する擬似入出力制
御装置を接続することなく行うことができる試験方式を
提供することにある。
〔発明の概要〕
本発明はチャネルに、チャネルから入出力制御装置に送
出□させるタグ/バス・アウト信号を入出力制御装置か
らチャネルへ送出されるタグ/バス・イン信号として折
り返す手段と、タグ/バス・アウト信号に障害の発生を
可能とするレジスタを設け、タグ/バス・アウト信号と
障害発生レジスタを所定の順序で制御することにより、
所期の目的を達成するものである。
〔発明の実施例〕
以下、本発明の一実施例について図面を用いて詳細に説
明する。
第1図は本発明の一実施例髪示したブロック図である。
第1図において、1は主記憶装置、2は中央処理装置、
3はチャネル制御装置、4はチャネルである。チャネル
4はチャネル制御部5、パリティ制御部6、アウトタグ
レジスタフ、インタグレジスタ8、入力データセレクタ
9、データレジスタ11..12、出力データセレクタ
13、データバッファ20、析出しゲート24.25な
どを具備している。10はセレクタ9の制御信号、14
はセレクタ13の制御信号、15は折り返し専用指示信
号、16はタグアウト信号、17はダグイン信号、18
はバスアウト信号、19はバスイン信号、22はタグイ
ン折り返し信号、23はバスイン折り返し信号である。
第2図は折り返しとして使用するタグアウト信号とタグ
イン信号及びバスアウト信号とバスイン信号の対応関係
を示している。また、第3図はタグアウト/イン信号及
びバスアウト/イン信号のタイムチャートであり、こ−
ではデータ転送終了報告時のデバイスステータス情報に
パリティエラーがある試験例を示している。
以下、第3図の試験例における動作順序を説明する。
(1)障害処理試験を実施するチャネル4について、タ
グアウト信号16とバスアウト信号18がタグイン信号
17とバスイン信号19と同等になる様なタグイン折り
返し信号22とバスイン折り返し信号23が生成できる
ように、チャネル制御部5により折り返し専用指示信号
】5を論理値″1′″に固定しておく。
(2)チャネル4がTOインターフェイス動作において
、どの時点にどの様な障害を発生させるか、又、データ
転送におけるデータ転送回数等をチャネル制御部5のチ
ャネル制御プログラム21に記憶しておく。こへではデ
ータ転送終了報告時のステータス情報がパリティエラー
になるとする。
(3)主記憶装置1から読み出された入出力命令により
、中央処理装置2からチャネル制御部W3に起動が掛り
、チャネル制御装置3は所定情報を編集してチャネル4
に起動を掛ける。
(4)チャネル4はチャネル制御装置3から起動が掛っ
た時点より動作を開始し、アウトタグレジスタフにオペ
レーションアウトをセットすると、タグアウト信号16
がゲート24を経由してタグイン折り返し信号22とな
り、インタグレジスタ8にオペレーショナルインとして
セットされる。
オペレーショナルインがセットされたならば、チャネル
制御部5によってデータルレジスタ12にデバイスアド
レスをセットし、また、出力データセレクタ13の制御
信号14で1側を選択する様にして、バスアウト信号1
8上に該デバイスアドレス情報を乗せる。
(5)一方アウドタグレジスタ7にデータアウトをセッ
トし、タグイン折り返し信号22として折り返してイン
タグレジスタ8にアドレスインをセットする。これを受
け取ったのち、バスアウト信号18をゲート25を経由
してバスイン折り返し信号23とし、セレクタ9の制御
信号10で2側を選択してデータOレジスタ11−にバ
スイン情報としてセットする。すなわち、データルレジ
スタ12のデバイスアドレス情報が折り返されてデータ
0レジスタ11にセットされたことになる。
チャネル4はデータルレジスタ12とデータOレジスタ
11の値が等しいが、又、データ0レジスタ11にパリ
ティエラーがないかチェックし、結果を正常なら、セレ
クタ9の制御信号10をO側に戻し、データOレジスタ
11に受け取るべきデバイスステータス機能をセットし
、セレクタ13の制御信号14に0側にする事により、
バスアウト信号18上にデバイスステータス情報を乗せ
、アウトタグレジスタフのデータアウトをリセットし、
そのタグイン折り返し信号22によりインタグレジスタ
8のアドレスインがリセットされた事を確認した後、次
に進む。
(6)同様の手順によりアウトタグレジスタフのサービ
スアウトをセットし、そのタグイン折り返し信号22に
よりインタグレジスタ8にセットされたステータスイン
を確認したのち、セレクタ9の制御信号10を2側にし
、バスイン折り返し信号23によりデータルレジスタ1
2にバスイン情報をデバイスステータス情報としてセッ
トする。この時、データルレジスタ12がパリティエラ
ーでない事を確認したのち、アウトタグレジスタ7のサ
ービスアウトをリセットし、そのタグ折り返し信号22
によりインタグレジスタ8のステータスイン信号がリセ
ットされた事を確認して次に進む。
(7)データ転送時、データバッファ20よりデータを
読み出し、セレクタ9の制御信号10を1側にしてデー
タ0レジスタ11−にセットする。そして、セレクタ1
3の制御信号1−4を0側にし、データアウト信号18
上にデータを乗せる。
(8)次にアウトタグレジスタフにサプレスアウトをセ
ットし、そのタグイン折り返し信号22によりインタグ
レジスタ8にセットされるサービスインを確認したのち
、セレクタ9の制御信号10を2側にし、データルレジ
スタ12にデータ情報をセットする。データルレジスタ
12とデータ0レジスタ11の値が等しい事、又データ
ルレジスタ12のデータがパリティエラーでない事を確
認し、結果が正常ならタグアウトレジスタ7のサプレス
アウトをリセットし、そのタグイン折り返し信号22に
よりインタグレジスタ8にサービスインがリセットされ
た事を確認したのち、チャネル制御部5のチャネル制御
プログラム21に記憶されているデータ転送回数を読み
出し、ある固定値で減算した結果がゼロでないならば減
算結果をチャネル制御部5のチャネル制御プログラム2
1に記憶されていた位置に戻し、(7)に戻る。減算結
果がゼロなら次に進む。
(9)チャネル制御部5のチャネル制御プログラム21
に記憶されている障害指示情報を読み出し、指示された
障害発生動作に入る。
セレクタ9の制御信号10をO側に戻し、パリティ制御
部6を起動させ、データルレジスタ12にパリティエラ
ーとなるデバイスステータス情報をセットする。セレク
タ13の制御信号14を1側にし、バスアウト信号1.
8−1:にパリティエラーとしたデバイスステータス情
報を乗せる。
(10)  アウトタグレジスタフにサービスアウトを
セットし、そのインタグ折り返し信号22によりインタ
グレジスタ8にステータスインとしてセットされた事を
確認後、セレクタ9の制御信号10を2側にして、バス
イン折り返し信号23によりデータOレジスタ11にバ
スイン情報をセラhする。この時のバスイン情報すなわ
ちデバイスステータス情報はパリティエラーとなってい
るので、データ転送終了報告時のデバイスステータス、
パリティエラー障害をチャネル4が検出する事になる。
(11)  障害を検出したチャネル4は必要情報を採
取し、チャネル制御装置3に障害を検出した事を知らせ
る。
(12)チャネル制御装置3はチャネル4が検出した障
害内容及び採取情報より、チャネル4が検出したデータ
転送終了報告時のデバイスステータスパリティエラーと
して情報を編集し、編集した情報を主記憶装置1の固定
領域に記憶し、中央処理装置2にチャネル4が障害を検
出した事を知らせる。
(13)  中央処理装置2は障害を検出したチャネル
4から報告を受け取った後、主記憶装置1の固定領域に
記憶されている障害編集情報を読み出し、この情報内容
が期待した値なら、適切なリセット指示をチャネル制御
装置3を介して該当チャネル4に指示する。
(14)  リセット指示により、チャネル4はタグア
ウトレジスタ7、データOレジスタ11、データルレジ
スタ12、折り返し専用指示信号15、及びパリティ制
御部6、チャネル制御部5のチャネル制御プログラム2
1に記憶している障害発生指示情報等をリセットして、
チャネル障害処理機能を終了する。
以上、データ転送終了報告のデバイスステータス情報が
パリティエラーとなる場合について説明したが、同様に
してこれ以外の障害発生も可能であることは云うまでも
ない。
〔発明の効果〕
本発明によれば、チャネルに接続されたToインターフ
ェイスを経由して報告される各種障害試験について、障
害発生擬似入出力制御装置や入出力制御装置の接続を必
要としなくてすみ、又、TOインターフェイス上に任意
の時間、任意の箇所に各種障害の発生が可能であり、I
Oインターフェイス上の障害からの編集情報によるソフ
トウェアインターフェイス上の確認も容易に可能となる
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図はタグ
/バスアウト信号とタグ/バスイン信号の対応関係を示
す図、第3図は第1図の動作を説明するためのタイムチ
ャートである。 1・・・主記憶装置、 2・・・中央処理装置、3・・
・チャネル制御装置、 4・・・チャネル、5・・・チ
ャネル制御部、 6・・・パリティ制御部、15・・・
折り返し専用指示信号、 21・・・チャネル制御プロ
グラム、  22・・・タグイン折り返し信号、 23
・・・バスイン折り返し信号、24.25・・・折り返
し用ゲート。

Claims (1)

    【特許請求の範囲】
  1. (1)電子計算機の入出力制御を司どるチャネルにおい
    て、チャネルから入出力制御装置に送出されるタグ/バ
    ス・アウト信号を入出力制御装置からチャネルに送出さ
    れるタグ/バス・イン信号として折り返す手段と、チャ
    ネルより入出力制御装置に送出されるタグ/バス・アウ
    ト信号に障害を発生させる手段を設け、任意の時点でタ
    グ/バス・アウト信号に障害を発生せしめ、該タグ/バ
    ス・アウト信号を折り返して障害要因を持ったタグ/バ
    ス・イン信号を自チャネルで受け取ることを可能にした
    チャネルの障害処理試験方式。
JP60218901A 1985-10-01 1985-10-01 チャネルの障害処理試験方式 Granted JPS6278647A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60218901A JPS6278647A (ja) 1985-10-01 1985-10-01 チャネルの障害処理試験方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60218901A JPS6278647A (ja) 1985-10-01 1985-10-01 チャネルの障害処理試験方式

Publications (2)

Publication Number Publication Date
JPS6278647A true JPS6278647A (ja) 1987-04-10
JPH0426500B2 JPH0426500B2 (ja) 1992-05-07

Family

ID=16727086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60218901A Granted JPS6278647A (ja) 1985-10-01 1985-10-01 チャネルの障害処理試験方式

Country Status (1)

Country Link
JP (1) JPS6278647A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266649A (ja) * 1988-04-19 1989-10-24 Hitachi Ltd サブチャネル試験方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01266649A (ja) * 1988-04-19 1989-10-24 Hitachi Ltd サブチャネル試験方法

Also Published As

Publication number Publication date
JPH0426500B2 (ja) 1992-05-07

Similar Documents

Publication Publication Date Title
CA1235520A (en) Maintenance subsystem for computer network
US3916177A (en) Remote entry diagnostic and verification procedure apparatus for a data processing unit
US3916178A (en) Apparatus and method for two controller diagnostic and verification procedures in a data processing unit
JPS58225453A (ja) 診断回路の誤り検出方式
JPS6278647A (ja) チャネルの障害処理試験方式
US3869603A (en) Storage unit test control device
US4305136A (en) Method of symptom compression
JP3381756B2 (ja) 並列プロセッサシステム
JPH08278924A (ja) アダプタ診断システム
JP2523692B2 (ja) 電子計算機調整不良解析支援システム
Horovitz Automatic checkout of small computers
JPS6250858B2 (ja)
JPH079636B2 (ja) バス診断装置
JPS61235956A (ja) 事象記録方式
JP2851496B2 (ja) 半導体試験装置
HU189017B (hu) Eljárás és elrendezés digitális számítógépek párhuzamos vezérlésének kialakítására
JPH0253143A (ja) 擬似障害発生システム
JPS63174141A (ja) 情報処理装置の試験診断方式
JPH0233219B2 (ja)
JPH03175770A (ja) 並行データ試験方法
JPS60254332A (ja) デ−タ処理装置
JPS6123263A (ja) 試験方式
JPH04220752A (ja) 入出力装置
JPS6238947A (ja) プロセツサユニツトの診断方法
JPS59111551A (ja) 動作記録装置