JP3381756B2 - 並列プロセッサシステム - Google Patents

並列プロセッサシステム

Info

Publication number
JP3381756B2
JP3381756B2 JP34988395A JP34988395A JP3381756B2 JP 3381756 B2 JP3381756 B2 JP 3381756B2 JP 34988395 A JP34988395 A JP 34988395A JP 34988395 A JP34988395 A JP 34988395A JP 3381756 B2 JP3381756 B2 JP 3381756B2
Authority
JP
Japan
Prior art keywords
sub
processor
processors
block data
sum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34988395A
Other languages
English (en)
Other versions
JPH09179835A (ja
Inventor
信哉 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP34988395A priority Critical patent/JP3381756B2/ja
Publication of JPH09179835A publication Critical patent/JPH09179835A/ja
Application granted granted Critical
Publication of JP3381756B2 publication Critical patent/JP3381756B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)
  • Multi Processors (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電力制御および計
測などの高速リアルタイム演算が要求されるとともに起
動時前のチェックおよび故障時などに故障部位の特定が
要求される分野に用いられる並列プロセッサシステムに
関する。
【0002】
【従来の技術】従来の並列プロセッサシステムでは、複
数のプロセッサがアクセス権(マスターとして駆動する
立場)を持って、共有バスを使用するために、バスの制
御が双方向化し、シングルプロセッサシステムより複雑
な構成となっている。そのため共有バス周辺で発生する
故障には、永久的にシステム停止に至るものと、間欠故
障による一時データ破損になるものとがある。しかし、
前者はリセットにより復帰して間欠故障に移行してしま
うものも多く、最終的には間欠故障となるのが一般的で
ある。そこで、これらの故障を検出するために共有バス
データのパリティチェックやアクセスタイム監視などが
行われている。さらに故障(点)部位特定のために、共
有バスの故障状態を記録する専用のトレース機能回路を
設けている。
【0003】
【発明が解決しようとする課題】しかしながら、故障部
位特定のために、専用のトレース回路を設けた場合、そ
の分、コストが増大するという課題があった。
【0004】
【課題を解決するための手段】そこで上記課題を解決す
るために、請求項1の発明は、それぞれがアクセス権を
有する複数のプロセッサを共有バスにより接続して構成
された並列プロセッサシステムにおいて、共有バスの故
障部位を特定するための探索プログラムを主プロセッサ
から副プロセッサへダウンロードする。副プロセッサで
は、ダウンロードされた探索プログラムにもとづき、主
プロセッサから副プロセッサへ送られた同時割込起動信
号の回数により、全副プロセッサの中から順に2つの副
プロセッサを選び、その両副プロセッサ間で相互にSU
Mコード付きブロックデータを転送するとともに、副プ
ロセッサが受信したSUMコード付きブロックデータに
ついてSUMチェックをする。次いで、各副プロセッサ
のSUMチェック結果を主プロセッサに収集して故障部
位を特定する。それにより、バス監視用のトレース回路
を用いることなく故障部位が特定される。
【0005】請求項2の発明は、請求項1の発明におい
て、2つの副プロセッサのうち一方の副プロセッサをマ
スタと、また、他方の副プロセッサをスレーブとし、マ
スタ側がスレーブ側へSUMコード付きブロックデータ
を書き込み、その後にマスタ側がスレーブ側からSUM
コード付きブロックデータを再度読み出す。このような
動作によりブロックデータの転送を行う。
【0006】請求項3の発明は、請求項1の発明におい
て、2つの副プロセッサをマスタとし、交互にSUMコ
ード付きブロックデータを書き込む。このような動作に
よりブロックデータの転送を行う。
【0007】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。図1は本発明が適用される並列プロセッ
サシステムのブロック図である。図において、1は共有
バスであり、この共有バス1に主プロセッサ2、副プロ
セッサ3〜5が接続されている。この主プロセッサ
は、バスアクセスタイムアウト(解除)検出機能を有し
ている。また、主プロセッサ2と各副プロセッサ3〜5
は、同時割込起動線6により接続されている。なお、図
中の7〜10はバスバッファである。
【0008】図2は、図1のシステムにおいて実行され
る処理の説明図である。以下、図2にもとづいて、故障
部位を特定するための処理を説明する。 (1)先ず、主プロセッサ2から各副プロセッサ3,4
等へ故障再現チェックプログラム(故障探索プログラ
ム)をダウンロードする。 (2)次いで、主プロセッサ2から各副プロセッサ3,
4等へ同時割込起動信号を送る(図a)。 (3)同時割込起動を受けた副プロセッサ側では、割込
回数に従って2つの副プロセッサが指定される。指定さ
れた一方の副プロセッサ3をマスターとし、他方の副プ
ロセッサ4をスレーブとしてへSUMコード付きブロッ
クデータ(ライト)を転送する(図b)。
【0009】(4)次に、副プロセッサ4に書き込まれ
たブロックデータは、再び副プロセッサ3へリードバッ
クされる(図c)。 (5)ここで、両副プロセッサ3,4は、相互に転送さ
れたブロックデータのSUMチェックをする(図d)。 (6)得られたSUMチェック結果は、主プロセッサ2
からのチェックアクセスにより副プロセッサ3,4から
主プロセッサ2に送られて、 SUMデータの異常又は
共有バスの異常停止が検出される(図e)。異常が検出
されるとその発生部位が特定される。
【0010】なお、主プロセッサ2では、同時割込起動
信号の送出回数から、異常を検出した副プロセッサを特
定することも可能である。次に、異常が検出されなかっ
た場合は、主プロセッサ2から次に送られる同時割込起
動信号により新たに指定される副プロセッサ間で、同様
にSUMコード付きブロックデータのライトおよびリー
ドバックが続行される。それにより、全ての副プロセッ
サの中から2個を取り出した組み合わせの全ての場合に
ついて、双方向のアクセスがチェックされる。
【0011】図3は、図1のシステムにおいて実行され
る他の処理の説明図である。以下、図3にもとづいて、
故障部位を特定するための処理を説明する。 (1)先ず、主プロセッサ2から各副プロセッサ3,4
等へ故障再現チェックプログラム(故障探索プログラ
ム)をダウンロードする。 (2)次いで、主プロセッサ2から各副プロセッサ3,
4等へ同時割込起動信号を送る(図a)。
【0012】(3)同時割込起動を受けた副プロセッサ
側では、割込回数に従って2つの副プロセッサが指定さ
れる。指定された副プロセッサ3,4は、マスターアク
セスとして交互にSUMコード付きブロックデータ(ラ
イト)を転送する(図b)。また、ここでは、プログラ
ムのステップ数を予め操作しておくことにより毎回競合
位相を変化させたタイミングで相互にアクセスし副プロ
セッサ3,4の競合制御回路の競合制御機能をチェック
する。
【0013】(4)次に、両副プロセッサ3,4は、相
互に転送されたブロックデータのSUMチェックをする
(図c)。 (5)得られたSUMチェック結果は、主プロセッサ2
からのチェックアクセスにより副プロセッサ3,4から
主プロセッサ2に送られて、 SUMデータの異常又は
共有バスの異常停止が検出される(図d)。異常が検出
されるとその発生部位が特定される。
【0014】なお、主プロセッサ2では、同時割込起動
信号の送出回数から、異常を検出した副プロセッサを特
定することも可能である。異常が検出されなかった場合
は、主プロセッサ2から次に送られる同時割込起動信号
により新たに指定される副プロセッサ間で、同様にSU
Mコード付きブロックデータの双方からのライトが続行
される。それにより、全ての副プロセッサの中から2個
を取り出した組み合わせの全ての場合について、双方向
のアクセスおよび競合制御動作の機能がチェックされ
る。
【0015】上述したように、本発明に係る並列プロセ
ッサシステムでは、専用にバス監視をするためのトレー
ス回路を設置することなく、ソフトウェアにより故障部
位を特定することが可能となり、その分、従来よりもコ
ストダウンが可能になる。また、本発明では、副プロセ
ッサ同士で、双方向のアクセスをチェックすることによ
り、従来バス監視だけではわからなかった故障の発生条
件にまで遡って判定することが可能となり、故障発生の
メカニズムを詳細に解明することが可能となる。
【0016】
【発明の効果】以上述べたように本発明によれば、主プ
ロセッサから副プロセッサへダウンロードした探索プロ
グラムにもとづいて、副プロセッサ間でSUMコード付
きブロックデータを転送しそのSUMチェック結果を主
プロセッサに収集することにより副プロセッサ間を接続
する共通バスの故障部位が特定される。それにより、故
障部位を特定するための専用のトレース回路が不要とな
り、システムのコストダウンが可能になる。また、2つ
の副プロセッサ間で、競合位相を毎回変化させたタイミ
ングにより双方からアクセスすることにより、各副プロ
セッサの競合制御動作についても試験可能となる。
【図面の簡単な説明】
【図1】本発明が適用される並列プロセッサシステムの
ブロック図である。
【図2】図1のシステムにおいて実行される処理の説明
図である。
【図3】図1のシステムにおいて実行される他の処理の
説明図である。
【符号の説明】
1 共有バス 2 主プロセッサ 3〜5 副プロセッサ 6 同時割込起動線 7〜10 バスバッファ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−120048(JP,A) 特開 平5−290009(JP,A) 特開 昭62−247446(JP,A) 特開 平6−332874(JP,A) 特開 平2−168329(JP,A) 特開 平8−77039(JP,A) 特開 平7−182254(JP,A) 特開 平7−121488(JP,A) 特開 平1−134536(JP,A) 特開 昭60−48562(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06F 15/16 - 15/177 G06F 13/00 G06F 11/22 - 11/277

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 それぞれがアクセス権を有する複数のプ
    ロセッサを共有バスにより接続して構成された並列プロ
    セッサシステムにおいて、 共有バスの故障部位を特定するための探索プログラムを
    主プロセッサから副プロセッサへダウンロードする手段
    と、 探索プログラムにもとづき、主プロセッサから副プロセ
    ッサへ送られた同時割込起動信号の回数により、全副プ
    ロセッサの中から順に2つの副プロセッサを選び、その
    両副プロセッサ間で相互にSUMコード付きブロックデ
    ータを転送する手段と、 探索プログラムにもとづき、副プロセッサが受信したS
    UMコード付きブロックデータのSUMチェックをする
    手段と、 各副プロセッサのSUMチェック結果を主プロセッサに
    収集して故障部位を特定する手段と、 を備えたことを特徴とする並列プロセッサシステム。
  2. 【請求項2】 請求項1記載の並列プロセッサシステム
    において、2つの副プロセッサのうち一方の副プロセッ
    サをマスタと、また、他方の副プロセッサをスレーブと
    し、マスタ側がスレーブ側へSUMコード付きブロック
    データを書き込み、その後にマスタ側がスレーブ側から
    SUMコード付きブロックデータを再度読み出すことを
    特徴とする並列プロセッサシステム。
  3. 【請求項3】 請求項1記載の並列プロセッサシステム
    において、2つの副プロセッサをマスタとし、交互にS
    UMコード付きブロックデータを書き込むことを特徴と
    する並列プロセッサシステム。
JP34988395A 1995-12-21 1995-12-21 並列プロセッサシステム Expired - Fee Related JP3381756B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34988395A JP3381756B2 (ja) 1995-12-21 1995-12-21 並列プロセッサシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34988395A JP3381756B2 (ja) 1995-12-21 1995-12-21 並列プロセッサシステム

Publications (2)

Publication Number Publication Date
JPH09179835A JPH09179835A (ja) 1997-07-11
JP3381756B2 true JP3381756B2 (ja) 2003-03-04

Family

ID=18406765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34988395A Expired - Fee Related JP3381756B2 (ja) 1995-12-21 1995-12-21 並列プロセッサシステム

Country Status (1)

Country Link
JP (1) JP3381756B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006235665A (ja) * 2005-02-22 2006-09-07 Fujitsu Ltd コマンドテスタ
WO2014118985A1 (ja) * 2013-02-04 2014-08-07 三菱電機株式会社 バスモジュール及びバスシステム

Also Published As

Publication number Publication date
JPH09179835A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
JPH0746322B2 (ja) 障害装置特定システム
EP0397471B1 (en) Initialization system amd methods for input/output processing units
JPH0950424A (ja) ダンプ採取装置およびダンプ採取方法
US6643796B1 (en) Method and apparatus for providing cooperative fault recovery between a processor and a service processor
JP3381756B2 (ja) 並列プロセッサシステム
JPS58225453A (ja) 診断回路の誤り検出方式
JPH1115661A (ja) Cpuの自己診断方法
JP2776815B2 (ja) 多重プロセッサシステムの障害回復方法
JPS6029983B2 (ja) 電子計算機システムの故障診断方式
JPS6061839A (ja) 論理装置の故障診断処理方式
JP3334174B2 (ja) 障害処理検証装置
JP2924732B2 (ja) 情報処理装置の自己診断方法
JPH0214734B2 (ja)
JPH11119992A (ja) ファームウェアのトレース制御装置
JPH0434626A (ja) エラーロギング方法
JPH011041A (ja) 障害早期検出方式
JPH11134261A (ja) 入出力制御装置
JPS62203244A (ja) ハ−ドウエア診断方式
JPH02212948A (ja) 中央処理装置の障害情報収集装置
JP2002215471A (ja) メモリポート、記憶装置、情報処理システム
JPH0830522A (ja) 入出力装置
JPH0426500B2 (ja)
JPH02110743A (ja) 故障診断処理方式
JPS61269746A (ja) 情報処理装置
JPS6061838A (ja) 論理装置の故障診断処理方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021120

LAPS Cancellation because of no payment of annual fees