JPS62208136A - シ−ケンシヤル・コントロ−ル回路試験方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段 作用 実施例 発明の効果 〔概要〕 本発明は、診断マイクロプログラム実行時に予定される
制御メモリの読出しアドレスを別に記憶しておき、診断
マイクロプログラム実行時にこの予定された制御メモリ
のアドレスと、実際に１制御メモリに伝達されるアドレ
スとを比較するようにしたシーケンシヤル・コントロー
ル回路試験方式〔産業上の利用分野〕 本発明はハードウェア試験方式に係り、特にシーケンシ
ヤル・コントロール回路の試験を行うことが可能なもの
に関する。

電子計算機を立上げるとき、ハードウェアが正しく動作
することをチェックするために初期診断を行う。この場
合、プロセッサの演算回路とかレジスタが正常に動作す
るかどうかチェックする。

ところで現在の電子計算機ではマイクロプログラムで種
々のハードウェアを制御するというシステムをとってい
るため、マイクロプログラムにより正常に動作するかど
うかをチェックする。

このためテスト用のマイクロプログラムが別に設定され
ている。

〔従来の技術〕

ところでマイクロプログラムは、中央処理装置（ＣＰ　
Ｕ）に内蔵されている制御メモリに格納され、これを読
出すのにアドレスの発生が必要である。このアドレス情
報はプログラム・カウンタから順次出力されたり、マイ
クロプログラムの内容にもとづき分岐したりするので、
シーケンシヤル・コントロール回路を経由してアドレス
が制御メモリに伝達される。即ち、プログラム・カウン
タの出力で制御メモリを読出すときはこのプログラム・
カウンタの出力がシーケンシヤル・コントロール回路か
らそのまま制御メモリに伝達され、また分岐する場合は
、出力データのうちアドレス領域を抽出してシーケンシ
ヤル・コントロール回路から制御メモリに伝達される。

〔発明が解決しようとする問題点〕

したがって、このシーケンシャル・コン（・ロール回路
に障害が発生すれば制御メモリを正常に読出すことが不
可能となるにもかかわらず、従来のハードウェア診断方
式ではこれを簡単にチェックすることができず、しかも
実際のＣＰＵのマイクロプログラム実行時と同環境下で
テストすることができなかった。

本発明の目的は、前記の如き問題点を改善するため、こ
のシーケンシヤル・コントロール回路を実際のマイクロ
プログラム実行時と同様の環境下でテストすることがで
きるシーケンシヤル・コントロール回路試験方式を提供
するものである。

〔問題点を解決するための手段〕

前記目的を達成するため、本発明では、第１図に示す如
く、診断メモリ１とこの診断メモリ１のアドレスを出力
するアドレス・カウンタ２と、比較部３を設け、制御メ
モリ４のアドレスを送出するシーケンシヤル・コントロ
ール回路５の出力を比較部３でチェックする。このとき
診断メモリ１には、制御メモリ４の診断用マイクロプロ
グラムが格納されているアドレスがあらかじめ記入され
ている。

〔作用〕

したがって、シーケンシヤル・コントロール回路５が正
常に動作して制御メモリ４から診断用マイクロプログラ
ムを読出すとき、診断メモリ１から予め記入ずみの制御
メモリ４への読出しアドレスが順次出力されるので、こ
の診断メモリ１がらの出力とシーケンシヤル・コントロ
ール回路５からの出力を比較部３で比較することにより
、このシーケンシヤル・コントロール回路５の正常性を
チェックすることができる。勿論、ＣＰＵはこのとき制
御メモリｌから続出された診断用マイクロプログラムに
より診断テストされるものである。

〔実施例〕

本発明の一実施例構成を第２図にもとづき説明する。

第２図において、第１図と同符号部は同一部分を示し、
６は制御メモリ４を読出すプログラム・カウンタ、７は
電子計算機の診断テストを行っていることを示すテスト
用フラグを出力するフリップ・フロップ（ＦＦ）　、８
はアンド回路であってテスト結果の正常、異常を出力す
るものである。

診断メモリ１には、制御メモリ４の一部に記入されてい
る診断用マイクロプログラムの格納先アドレスを示すエ
ントリが記入されている。このとき、初期状態において
診断メモリ１の最小番地から最大番地に向かって、ＣＰ
Ｕの１命令実行毎のプログラム・カウンタ６の値を、外
部の診断制御システム（サービス・プロセッサ５ＶＰ）
より記憶させておく。勿論診断用マイクロプログラムの
内容に応して分岐する場合には、その分岐先アドレスが
それに応じて記憶されている。この診断メモリ１はＣＰ
Ｕ内に設けられる。

比較部３は診断メモリ１の出力と、シーケンシヤル・コ
ントロール回路５の出力との値を比較するものであって
、不一致のとき「１」を出力する。

次に、第２図に示す本発明の動作について説明する。

（１）　　電子計算機の立上りにおける診断テストを実
行するとき、図示省略した外部のＳＶＰより試験起動信
号ＣＴＬ−３ＴＡＲＴが入力されるとＦＦ７がセットさ
れてテスト中であることを示すフラグが立つとともに、
アドレス・カウンタ２がクリアされて初期状態になった
あと、動作する。このとき、プログラム・カウンタ６に
は制御メモリ４の診断用マイクロプログラムの格納先の
先頭アドレスがＳｖＰから設定されるので、シーケンシ
ヤル・コントロール回路５はこれを伝達して制御メモリ
４から診断用マイクロプログラムが１命令出力させ、ハ
ードウェアの診断が行われる。

（２）　　このとき比較部３では、最初に診断メモリ１
から出力されたアドレスと、シーケンシヤル・コントロ
ール回路５から出力されたアドレスが比較され、一致す
ればｒＯＪが出方され、不一致ならば「１」が出力され
る。シーケンシヤル・コントロール回路５が正常であれ
ば比較部３がら「０」が出力される。

（３）　　アドレス・カウンタ２の値は、ＣＰＵの命令
実行と同期して１カウン１−アンプされ、またプログラ
ム・カウンタ６も同様に１カウントアンプされるので、
シーケンシヤル・コントロール回路５は分岐命令でない
ときこのプログラム・カウンタ６の出力データをアドレ
スとして制御メモリ４を読出すことになる。このように
して比較部３で順次アドレスの比較が行われる。

（４）そしてｓｖｐから、試験終了信号ＣＴＬ−３ＴＯ
Ｐが入力されるまで前記（２）、（３）が繰り返される
。このようなことを実行しているとき、診断メモリ１の
出力とシーケンシヤル・コントロール回路５の出力とが
不一致であれば、比較部３は「１」を出力し、これによ
りアンド回路８から試験不良を示すＴＥＳＴ−ＮＧが出
力され、ｓｖｐに報告される。これによりシーケンシヤ
ル・コントロール回路５に異常の存在したことがわかる
ので、ｓｖ、ｐからこのときのアドレス・カウンタ２を
参照することにより障害の場所も検知することができる
。

〔発明の効果〕

本発明によれば、従来テストできなかったシーケンシヤ
ル・コントロール回路を診断することが可能となる。し
かも電子計算機の動作時と同じ環境の下でこれを行うこ
とができる。

【図面の簡単な説明】

第１図は本発明の原理説明図、 第２図は本発明の一実施例構成図である。 １−＃断メモリ　　２−アドレス・カウンタ３−比較部
　　　　４・・−制御メモリ５・−・シーケンシヤル・
コントロール回路６・−プログラム・カウンタ

Claims (1)

1. 【特許請求の範囲】 マイクロプログラムにより制御される中央処理装置内に
   シーケンシヤル・コントロール回路試験用プログラム実
   行時の制御メモリ（４）の一連のアドレスの値を格納し
   たメモリ（１）と、 比較手段（３）を設け、 試験用プログラムのマイクロ命令実行毎にメモリ（１）
   に格納したエントリと制御メモリ（４）のアドレスとを
   逐次比較し、不一致が発生したときこれを検知すること
   を特徴とするシーケンシヤル・コントロール回路試験方
   式。