JPS61221837A - コンピユ−タの検査方法 - Google Patents

コンピユ−タの検査方法

Info

Publication number
JPS61221837A
JPS61221837A JP60062985A JP6298585A JPS61221837A JP S61221837 A JPS61221837 A JP S61221837A JP 60062985 A JP60062985 A JP 60062985A JP 6298585 A JP6298585 A JP 6298585A JP S61221837 A JPS61221837 A JP S61221837A
Authority
JP
Japan
Prior art keywords
program
transfer
computer
memory
check
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60062985A
Other languages
English (en)
Inventor
Kikuo Tomosawa
友澤 菊雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP60062985A priority Critical patent/JPS61221837A/ja
Publication of JPS61221837A publication Critical patent/JPS61221837A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明はマイクロコンピュータを使用したシステムに関
し、特にプログラムがマスクロム化されているコンピュ
ータの検査方法に関するものである。
(従来の技術) 最近マイクロコンピュータの発達に伴ない、各種の機器
に多様化されたマイクロコンピュータが利用されるよう
になった。
例えばその−例である制御機器にあっては、これに利用
されるマイクロコンピュータは制御プログラムを格納し
たメモリを備えており、制御機器はこの制御プログラム
に基づいて各種制御を行いうる。
ところでこれらの制御機器においてはこれに組み込まれ
る、あるいは組み込まれたコンピュータシステム(マイ
クロコンピュータ)が正しく動作するか否かの検畳を予
め行っておく必要がある。
この検査は通常コンピュータシステムを/X−ドウエア
とソフトウェアに分離し、夫々別々に行われる。そして
、ハードウェアの検査に関しては予め別個に用意された
、制御プログラムとは異なる検査プログラムを実行させ
ることで行われている。
従来この検査プログラムに基づくコンピュータの検査方
法は大別して2種ある。その1つはコンピュータシステ
ムに予めその検査プログラムを持たせておき、外部から
与える信号により制御プログラムから検査プログラムに
移行させ、この検査プログラムを実行させてコンピュー
タの検査を行うという方法である。これに対し、もう一
方は特開昭57−1280!38号公報に示される様に
コンピュータシステムの外部から強制的にデータバスを
変化させ、検査装置側に用意された検査プログラムに移
行させてコンピュータの検査を行うという方法である。
(発明が解決しようとする問題点) しかしながら、前者の方法、即ちコンピュータに予めそ
の検査プログラムを持たせる方法においては、検査プロ
グラムのメモリエリアが必ず必要になり、また当該外部
信号が誤って入った場合においては、制御中に検査プロ
グラムが走り、制御ができなくなるというおそれがある
また後者の方法、即ち外部から強制的にデータバスを変
化させる方法においては、コンピュータシステムと検査
装置はデータバス等により必ず接続されていなければな
らず、検査の条件等(温度・湿度)によってはこの手法
がとれないケースがある。
そこで本発明の目的とする処は、制御中に検査プログラ
ムが走り制御が不能になるという心配はなく、また検査
中における温度、湿度等の各種条件にも左右されること
のないコンピュータの検査方法を提供するにある。
(問題点を解決するための手段) 上記問題点を解決するため本発明は、プログラムを格納
するメモリ(3)と読出し書き込み可能なメモリ(4)
とを備えるコンピュータ(1)の検査方法において、前
記プログラムのアドレスとは異なるアドレスに転送プロ
グラムを格納する転送用メモリ(7)と検査プログラム
を格納する被転送用メモリ(8)を備えるとともに、ジ
ャンプ命令発生手段(9a) 、 (Illb) 、 
(9c)を備え、前記転送用メモリ(7)と前記被転送
用メモリ(8)と、前記発生手段(9a)。
(8b) 、 (9c)を前記メモリ(3)のポートに
接続してワイヤードANDを構成し、前記プログラムの
命令と前記ジャンプ命令の論理演算結果にて前記転送プ
ログラムへのジャンプ命令を発生させ転送プログラムを
実行させ、検査プログラムを読出し書き込み可能なメモ
リ(0へ転送させ、転送終了後、読出し書き込み可能外
メモリへ転送された検査プログラムヘジャンプさせ検査
プログラムを実行させてなる。
(作用) 上記手段は次のように作用する。即ち、検査プログラム
はプログラムを格納するメモリ(3)とは異なるメモリ
(8)に格納されており、これをコン備える読出し書き
込み可能なメモリ(0に転送させ、それ以後はこの読出
し書き込み可能なメモリ(0に転送された検査プログラ
ムに基づきコンピュータ(1)の検査を行うようにした
ため、検査時においてコンピュータ(1)と検査プログ
ラムを格納したメモリ(8)等との接続は必要とせず、
従って温度、湿度等の検査条件に左右されることなく検
査を行うことができ、又コンピュータ(1)の使用時(
制御時等)において誤って検査プログラムが走り、制御
が行えなくなるという心配もない。
(実施例) 以下に本発明の好適実施例を添付図面に基づいて説明す
る。
図面は本発明の実施例を示すブロック図である。
図中、符号(1)は各種制御機器に使用されるマイクロ
コンピュータで代表されるコンピュータを示し、これは
CPU(2)、制御プログラムを格納するR OM (
3)及び各種制御データを格納する読出し書き込み可能
なメモリ(以下RAMと記す)(4)を備える。このC
PU(2)、ROM(3)、RA M (4)はバス(
5)にて接続され、さらに図中には示さないが入出力イ
ンタフェース等を備えてコンピュータシステムを構成す
る。そして通常時はROM(3)に格納された制御プロ
グラムに従ってCP U (2)が動作し、各種制御が
行われる。
一方、コンピュータ(1)の外部には本発明に従って構
成される検査装置(6)を用意する。この検査装置(8
)は転送プピグラムを格納したメモリである転送用RO
M (7)と検査プログラムを格納したメモリである被
転送用ROM (8)を備えるとともに、ジャンプ命令
の発生回路(9a)、(9b、(9c)を備える。この
各発生回路(Fja)、(9b、(9c)は切替回路(
lO)に接続し、さらにこの切替回路(10)は、転送
用ROM(7)、被転送用ROM (8)とともに接続
ケーブル(11)にてコンピュータ(1)側のROM(
3)のポートに接続する。また符号(2)は切替回路(
10)を作動せしめる制御回路、符号(13)、(14
)及び(15)は前記発生回路(la)、(9b、(l
c)と前記切替回路(lO)を接続するバス、符号(1
6)は前記切替回路(10)と前記制御回路(12)の
接続線をそれぞれ示す。
今、−例としてCPUが「インテルに、に、製の808
5A(商品名)」の場合について説明する。コンピュー
タ(1)に電源を投入すると、CP U (2)はRO
M (3)の0番地から順に命令を実行しようとする。
しかし、このとき制御回路(12)により切替回路が働
き、ジャンプ命令発生回路(9a)、(9b)。
(8c)によりO番地からの命令が一時的に転送用RO
M (7)に格納された転送プログラムの先頭アドレス
ヘジャンプするジャンプ命令に替えられ。
それを実行すると転送プログラムの先頭へ処理が移る。
転送プログラムには被転送用ROM (8)に格納され
た検査プログラムの全てまたは一部をコンピュータ(1
)内のRA M (4)に転送するためのプログラムが
準備されており、転送完了後にはプログラムを転送した
RAM(4)の先頭番地へジャンプ(コール命令でも良
い)させる、そしてこの後はコンピュータ(1)はRA
 M (4)に転送された検査プログラムに従い検査を
実行する。
(発明の効果) 以上の説明により明らかな如く本発明によれば、検査プ
ログラムの転送完了後においてはコンピュータと検査装
置の接続(接続ケーブル(11))は不要となり、コン
ピュータの検査条件(温度・湿度・電動等)によらず検
査プログラムによるコンピュータの検査が可能になる。
また、コンピュータ内のプログラムを格納したメモリ(
ROM(3))に検査プログラムを持たないために、制
御中に誤って検査プログラムが実行され、制御ができな
くなるというおそれはない。
【図面の簡単な説明】
図面は本発明の実施例を示すブロック図である。 図面中。 1・・・・・・コンピュータ、 3・・・・・・ROM(プログラムを格納するメモリ)
、 4・・・・・・RAM(読出し書き込み可滲メ壬す)7
・・・・・・転送用メモリ、 8・・・・・・被転送用メモリ、 9a、9b、9c・・・・・・ジャンプ命令発生手段回
路、 である。

Claims (1)

  1. 【特許請求の範囲】 プログラムを格納するメモリと読出し書き込み可能なメ
    モリとを備えるコンピュータの検査方法において、 前記プログラムのアドレスとは異なるアドレスに転送プ
    ログラムを格納する転送用メモリと検査プログラムを格
    納する被転送用メモリを備えるとともに、ジャンプ命令
    発生手段を備え、前記転送用メモリと前記被転送用メモ
    リと、前記ジャンプ命令発生手段を前記メモリのポート
    に接続してワイヤードANDを構成し、前記プログラム
    の命令と前記ジャンプ命令の論理演算結果にて前記転送
    プログラムへのジャンプ命令を発生させて転送プログラ
    ムを実行させ、検査プログラムを読出し書き込み可能な
    メモリへ転送させ、転送終了後この転送された検査プロ
    グラムへジャンプさせ検査プログラムを実行させるよう
    にしたことを特徴とするコンピュータの検査方法。
JP60062985A 1985-03-27 1985-03-27 コンピユ−タの検査方法 Pending JPS61221837A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60062985A JPS61221837A (ja) 1985-03-27 1985-03-27 コンピユ−タの検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60062985A JPS61221837A (ja) 1985-03-27 1985-03-27 コンピユ−タの検査方法

Publications (1)

Publication Number Publication Date
JPS61221837A true JPS61221837A (ja) 1986-10-02

Family

ID=13216161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60062985A Pending JPS61221837A (ja) 1985-03-27 1985-03-27 コンピユ−タの検査方法

Country Status (1)

Country Link
JP (1) JPS61221837A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269238A (ja) * 1987-04-28 1988-11-07 Japan Electronic Control Syst Co Ltd コントロ−ルユニツトの検査装置
JPH02105231A (ja) * 1988-10-13 1990-04-17 Nec Corp マイクロコンピュータの試験方式
EP1050816A3 (en) * 1999-04-23 2001-02-07 Sharp Kabushiki Kaisha Microcomputer having built-in nonvolatile memory and check system thereof

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63269238A (ja) * 1987-04-28 1988-11-07 Japan Electronic Control Syst Co Ltd コントロ−ルユニツトの検査装置
JPH02105231A (ja) * 1988-10-13 1990-04-17 Nec Corp マイクロコンピュータの試験方式
EP1050816A3 (en) * 1999-04-23 2001-02-07 Sharp Kabushiki Kaisha Microcomputer having built-in nonvolatile memory and check system thereof
US6981179B1 (en) 1999-04-23 2005-12-27 Sharp Kabushiki Kaisha Microcomputer having built-in nonvolatile memory and check system thereof and IC card packing microcomputer having built-in nonvolatile memory and check system thereof

Similar Documents

Publication Publication Date Title
JPS5851292B2 (ja) 診断/デバツク計算システム
JP2006127553A (ja) プログラムのテスト及びデバッギングが容易な中央処理装置
EP0111952B1 (en) Verification of a processor architecture having a partial instruction set
KR100607023B1 (ko) 프로그램 처리 장치
KR100768396B1 (ko) 프로그램 처리 장치
JPS61221837A (ja) コンピユ−タの検査方法
KR19980019215A (ko) 자기진단 유닛을 구비한 마이크로컴퓨터(Microcomputer with self-diagnostic unit)
JP2684966B2 (ja) 入出力処理装置のデバッグ装置
JPS6232512B2 (ja)
JPH03294934A (ja) 高級プログラム言語用デバッガ
JP2967741B2 (ja) Cpu互換性テスト装置
JPH0361211B2 (ja)
JPS62241034A (ja) マイクロプログラム制御装置
JPS58154055A (ja) デイスク装置の試験装置
JPH07295860A (ja) ソフトウエア試験方法およびそのための装置
JPS63300330A (ja) ファ−ムウェアのデバッグ方法
JPH01161172A (ja) Ic試験装置におけるインタプリタ処理方式
JPS5839338B2 (ja) 保守パネル制御方式
JPS63193235A (ja) 条件コ−ド検査方法
JPS6167146A (ja) 擬似障害発生方式
JPS62208136A (ja) シ−ケンシヤル・コントロ−ル回路試験方式
JPH02294740A (ja) 計算機の検査方式
JPS61217838A (ja) マイクロプロセツサの試験方法
JPS615353A (ja) 試験制御方式
JPH01276246A (ja) デバッグ用装置