JPH02150933A - デバッグ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 挾１υＬ団 本発明はデバッグ制御装置に関し、特にマイクロプログ
ラム制御方式の情報処理装置のデバッグを容易に行うた
めのデバッグ制御装置に関する。

良米狡韮 従来、この種の情報処理装置においては、故障あるいは
設計の初期段附での設計ミスなどにより誤動作を起こす
ことがある。このような場合、その誤動作は通常ハード
ウェア内部に設けられたチエツク回路により検出される
が、特に設計ミスの場合にはこのチエツク回路では検出
されずに結果不正となる。そのため、本来起こるはずの
ない例外が発生することが多い。

このような誤動作が発生した場合には、その原因を究明
するためになるべく誤動作が発生した時点に近い時点で
動作を停止させ、情報処理装置の内部状態を調査するこ
とが最も有効な方法である。

マイクロプログラム制御方式の情報処理装置において、
任意の時点で動作を停止させるための手段の１つにマイ
クロアドレス一致による方式がある、これは予め指定さ
れたマイクロ命令のステップが実行されたときに情報処
理装置の動作を停止させる方法である。

設計ミスなどにより誤動作が生じ、本来起こるはずのな
い例外が発生するようなときには、上記のマイクロアド
レス一致機能を使用し、マイクロプログラムの例外処理
ルーチンにおける特定のマイクロ命令のステップが実行
されたときに情報処理装置の動作を停止させて原因を究
明する方法がとられてきた。

しかしながら、マイクロプログラムの例外処理ルーチン
は一般に複数種類の例外または割込みに対して共通に使
用されるように作成されている場合が多いため、マイク
ロアドレス一致機能のみでは着目している例外ではない
別の例外の処理を行っている時点でマイクロ命令アドレ
スの一致が検出されて、情報処理装置の動作が停止して
しまい、設計ミスなどにより不正に発生する例外のデバ
ッグが困難になるという欠点がある。

１呪Ω１週 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、設計ミスなどにより不正に発生する例外
のデバッグを容易に行うことができるデバッグ制御装置
の提供を目的とする。

北凹Ｖυ１戊 本発明によるデバッグ制御装置は、マイクロプログラム
制御により動作する情報処理装置のデバッグ制御装置で
あって、前記情報処理装置内部における予め設定された
特定の処理状態の発生を検出する状態検出手段と、前記
情報処理装置内部で実行されたマイクロ命令アドレスと
予め設定された所定マイクロ命令アドレスとの一致を検
出するアドレス検出手段と、前記状態検出手段により前
記特定の処理状態の発生が検出され、かつ前記アドレス
検出手段により前記所定マイクロ命令アドレスとの一致
が検出されたときに、前記情報処理装置の動作を停止さ
せるとともに、前記情報処理装置の動作の停止を外部装
置に通知する一致通報手段とを有することを特徴とする
。

Ｘ韮」 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る０図において、制御記憶１は複数のマイクロ命令のあ
つまり（マイクロプログラム）を格納す、るメモリであ
る。マイクロ命令レジスタ２は制御記憶１から読出され
たマイクロ命令を格納するレジスタである。

演算装置３はマイクロ命令により制御され、加減算や論
理演算などを行う装置である。これらの演算の結果によ
ってはオーバフロー等の例外が発生するほか、命令また
はオペランドの取出し時にもさまざまな例外が検出され
る場合がある。

これらの例外が演算装置３で検出されると、その情報は
例外状態レジスタ６に登録される。また、例外状態レジ
スタ６には他装宜（図示せず）より送られてくる割込み
情報も登録される。

デコーダ１４は例外状態レジスタ６に登録された例外ま
たは割込み情報からマイクロプログラムの例外処理ルー
チンの開始アドレスを作成してマイクロアドレス作成回
路４へ送出する回路である。

マイクロアドレス作成回路４はマイクロ命令レジスタ２
の出力の一部および演算装置３から送られてくる分岐条
件を夫々信号線ｉｏｉ　、　１０２を経由して制御記憶
１のアドレスを作成する。また、信号線１０３を介して
デコーダ１４の出力を受取り、制御記憶１へ例外処理ル
ーチンの開始アドレスを出力する場合もある。

マイクロアドレストレースレジスタ５はマイクロアドレ
ス作成回路４の出力である制御記憶１のアドレスが格納
され、その内容はマイクロ命令レジスタ２に格納されて
いるマイクロ命令（すなわち現在実行中のマイクロ命令
）が読出されたアドレスを示している。

例外比較レジスタ７は例外状態レジスタ６と同一の形式
を持っており、各ビットが例外または割込みの種類をあ
られしている。すなわち、例外状態レジスタ６のあるビ
ットが１”にセットされたときには、そのビットに対応
する種類の例外または割込みが発生したことをあられし
ており、例外比鮫レジスタ７のあるピッ１へに°゛１１
パットされるとそのビットに対応する例外状態レジスタ
６のビットが°′１″かどうかをチエツクすることをあ
られしている。また、例外比較レジスタ７には信号線１
０４を介してサービスプロセンサ１３からデータがセッ
トされる。

一致検出回路９は例外比較レジスタ７の“１″がセット
されたビットに対応する例外状態レジスタ６のビットが
“１″になったか否かを検出し、これにより一致か検出
されると、信号線１０６を介してフリップフロップ１１
に一致検出信号が出力され、フリップフロップ１１が゛
１″にセットされる。

一致アドレス比較レジスタ８にはマイクロアドレストレ
ースレジスタ５の内容と比較するマイクロ命令アドレス
が保持されており、該マイクロ命令アドレスは信号線１
０５を介してサービスプロセッサ１３からセットされる
。

比較回路１０はマイクロアドレストレースレジスタ５の
内容と一致アドレス比較レジスタ８の内容とを比較し、
この比較により一致が検出されると、信号線１０７を介
してアンドゲート１２に“１″が出力される。アンドゲ
ート１２に″１パが出力されたときに、フリップフロッ
プ１１に“１′′がセットされている場合には、信号線
１０８を介してアンドゲート１２から演算装置３および
サービスプロセッサ１３に“１′′が出力される。これ
により演算装置３の動作が停止されるとともに、サービ
スプロセッサ１３に対して演算装置３における動作の停
止が報告される。

次に、たとえばオーバフロー例外が発生したときに、そ
の例外処理ルーチンの特定のステップで演算装置３を停
止させる場合の動作について説明する。

まず、オーバフロー例外が発生するプログラムを実行す
る前にサービスプロセッサ１３から例外比較レジスタ７
および一致アドレス比較レジスタ８にデータがセットさ
れる。

例外比較レジスタ７にセットされるデータはオーバフロ
ー例外に対応するビットを“１”とじたデータであり、
一致アドレス比較レジスタ８にセットされるデータは例
外処理ルーチンの特定のアドレスである。

オーバフロー例外が発生するプログラムが実行されると
、オーバフロー例外が発生した時点で例外状態レジスタ
６にオーバフロー例外が登録され、その結果一致検出回
ＦＩ＠９により一致が検出されてフリップフロップ１１
に“１”がセットされる。

オーバフロー例外が発生ずると、デコーダ１４と信号線
１０３とマイクロアドレス作成回路４とを介して例外処
理ルーチンの開始アドレスが制御記・−１へ与えられ、
例外処理ルーチンの先頭のマイクロ命令が読出され、以
後例外処理ルーチンが実行されて行く。

ρ１外処理ルーチンが実行されていくうちに、マイクロ
アドレストレースレジスタ５に一致アドレス比較レジス
タ８で指定されたアドレスがセットされると、比較口Ｆ
Ｒ１１０により一致か検出され、信号線１０７を介して
アンドゲート１２に“１″が出力される。

このとき、フリップフロップ１１にはすでに“１″がセ
ットされているので、アンドゲート１２の出力が“１”
となり、信号線１０８を介して演算装置３に“１′°が
出力され、演算装置３の動作が停止されるとともに、サ
ービスプロセッサ１３に対して演算装置３における動作
の停止が報告される。

サービスプロセッサ１３はこの報告を受取ると、演算装
置３の内容を読出して出力することが可能なため、その
出力された内容を解析することによりこのオーバフロー
例外のデバッグを行うことができる。

このように、一致検出回路９により演算装置３の処理動
作において例外比較レジスタ７に予め設定された例外や
割込みが検出され、かつこのとき比較回路１０により制
御記憶１へのマイクロ命令アドレスと一致アドレス比較
レジスタ８に予め設定されたマイクロ命令アドレスとの
一致か検出されたときに、？ｉ４算装置３の動作の停止
させるとともに、この演算装置３の動作停止をサービス
グロセッサ１３に通知するようにすることによって、設
計ミスなどにより不正に発生する例外のデバッグを容易
に行うことができる。

九匪血力】 以上説明したように本発明によれば、情報処理装置の処
理動作において予め設定された特定の処理状態が検出さ
れ、かつ情報処理装置内で実行されるマイクロ命令アド
レスと予め設定された所定のマイクロ命令アドレスとの
一致が検出されたときに、情報処理装置の動作を停止さ
せるとともに、情報処理装置の動作の停止を外部装置に
通知するようにすることによって、設計ミスなどにより
不正に発生する例外のデバッグを容易に行うことができ
るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図であ
る。 主要部分の符号の説明 ３・・・・・・演算装置 ５・・・・・・マイクロアドレストレースレジスタ６・
・・・・・例外状態レジスタ ７・・・・・・例外比較レジスタ ８・・・・・・一致アドレス比較レジスタ９・・・・・
・−数枚出回路 ０・・・・・・比較回路 １・・・・・・フリップフロップ ２・・・・・・アンドゲート ３・・・・・・サービスプロセッサ

Claims (1)

【特許請求の範囲】
1. （１）マイクロプログラム制御により動作する情報処理
   装置のデバッグ制御装置であって、前記情報処理装置内
   部における予め設定された特定の処理状態の発生を検出
   する状態検出手段と、前記情報処理装置内部で実行され
   たマイクロ命令アドレスと予め設定された所定マイクロ
   命令アドレスとの一致を検出するアドレス検出手段と、
   前記状態検出手段により前記特定の処理状態の発生が検
   出され、かつ前記アドレス検出手段により前記所定マイ
   クロ命令アドレスとの一致が検出されたときに、前記情
   報処理装置の動作を停止させるとともに、前記情報処理
   装置の動作の停止を外部装置に通知する一致通報手段と
   を有することを特徴とするデバッグ制御装置。