JPH04149746A - デバッグ装置 - Google Patents
デバッグ装置Info
- Publication number
- JPH04149746A JPH04149746A JP2275868A JP27586890A JPH04149746A JP H04149746 A JPH04149746 A JP H04149746A JP 2275868 A JP2275868 A JP 2275868A JP 27586890 A JP27586890 A JP 27586890A JP H04149746 A JPH04149746 A JP H04149746A
- Authority
- JP
- Japan
- Prior art keywords
- instruction word
- debug
- circuit
- processing
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデバッグ装置に関する。
従来のデバッグ装置は、主にソフトウェアのデバッグの
為に設けられたものが多く、デバックノだめの割込みの
起動のための装置として、フログラムカウンタの値を検
出する装置、記憶装置への読みだし又は書き込みアドレ
スの値を検出する装置、マイクロプログラムのアドレス
の値を検出する装置等がある。
為に設けられたものが多く、デバックノだめの割込みの
起動のための装置として、フログラムカウンタの値を検
出する装置、記憶装置への読みだし又は書き込みアドレ
スの値を検出する装置、マイクロプログラムのアドレス
の値を検出する装置等がある。
デバッグ処理は、デバッグ装置上に比較を行いたい比較
用のデータを用意しておき、上記各々のデータとの一致
検出によりデバッグ処理ルーチンへ割り込みをかけ、割
込み処理によってデバッグをおこなっていた。ハードウ
ェアのデバッグについては、ソフトウェアの為の上記の
装置を利用してデバッグを行っていた。
用のデータを用意しておき、上記各々のデータとの一致
検出によりデバッグ処理ルーチンへ割り込みをかけ、割
込み処理によってデバッグをおこなっていた。ハードウ
ェアのデバッグについては、ソフトウェアの為の上記の
装置を利用してデバッグを行っていた。
次に、従来技術について図面を参照して説明する。
第２図は従来の一例を示すブロック図であり、情報処理
の動作は以下のように行われる。命令語レジスタ１に入
った命令語は、命令語デコーダにより解読される。タイ
ミング制御回路３で、処理装置全体の状態のタイミング
を監視して、命令処理のための主記憶に対する読み出し
又は書き込み要求か出せる状態にあわは要求アドレスを
リクエストアドレス４に保持し１、リクエストを出す。
の動作は以下のように行われる。命令語レジスタ１に入
った命令語は、命令語デコーダにより解読される。タイ
ミング制御回路３で、処理装置全体の状態のタイミング
を監視して、命令処理のための主記憶に対する読み出し
又は書き込み要求か出せる状態にあわは要求アドレスを
リクエストアドレス４に保持し１、リクエストを出す。
プロ〃′モムカウンタ５は命令の処理状態とその命令の
命令語長とをもとに、実行中の命令語の主記憶上での位
置を示す。
命令語長とをもとに、実行中の命令語の主記憶上での位
置を示す。
情報処理の実際の動作は、マイクロプログラムによって
制御されているものが多く、実行中のマイクロプログラ
ムのアドレスはマイクロフログラムアトし・スレジスタ
ロに保持されている。デバッグの処理は、命令実行中に
処理装置がある状態になれば処理中の作業に割込みをか
けて、装置の内部状態を読み取り、それを解析し修正す
ることによって成し遂げられる。
制御されているものが多く、実行中のマイクロプログラ
ムのアドレスはマイクロフログラムアトし・スレジスタ
ロに保持されている。デバッグの処理は、命令実行中に
処理装置がある状態になれば処理中の作業に割込みをか
けて、装置の内部状態を読み取り、それを解析し修正す
ることによって成し遂げられる。
そのデバッグ割込みの起動方法としては、まず、リクエ
ストアドレス４．フログラムカウンタ５及びマイクロプ
ログラムアドレスレジスタ６の各レジ゛スタから状態を
検出したいレジスタを規格対象選択回路７で選択する。
ストアドレス４．フログラムカウンタ５及びマイクロプ
ログラムアドレスレジスタ６の各レジ゛スタから状態を
検出したいレジスタを規格対象選択回路７で選択する。
次に選択されたレジスタがある状態になったとき１・ご
割り込み処理に入るようにするための比較データを比較
データしデスタ８に用意してプログラムを実行させる。
割り込み処理に入るようにするための比較データを比較
データしデスタ８に用意してプログラムを実行させる。
実行中にデバッグ割込みの必要な状態となったとき比較
対象レジスタの値と比較データレシスタの値を一致検出
回路９で一致を検出しデパック割り込み制御回路１１に
報告する。
対象レジスタの値と比較データレシスタの値を一致検出
回路９で一致を検出しデパック割り込み制御回路１１に
報告する。
従来のデバッグ装置は、特定の命令で誤動作するハード
ウェアのデバッグ処理を行いたいときは、主にマイクロ
プログラムのアドレスの比較結果をもとに割り込み処理
をおこなって情報を入手していた。しかし、マイクロフ
ログラムのアドレスの割り出しまでのハードウェアにバ
グがあった場合で、特に並列処理を行って（・る情報処
理装置等に於ては、マイクロプログラムのアドレスの割
す出しまでにハードウェアの処理をかなり行っている場
合かある。つまり、マイクロプログラムのアドレスの一
致を検出した時点では、デバッグに必要な情報は既に書
き換えられていることがあり、デバッグ割り込み中に命
令語の巻戻し動作等の手段によりその情報を得るための
処理をしたり、場合に（ｌ−）ては、子へ９．グに必要
な情報が正確に得らＪｌない場合があるという欠点があ
った。
ウェアのデバッグ処理を行いたいときは、主にマイクロ
プログラムのアドレスの比較結果をもとに割り込み処理
をおこなって情報を入手していた。しかし、マイクロフ
ログラムのアドレスの割り出しまでのハードウェアにバ
グがあった場合で、特に並列処理を行って（・る情報処
理装置等に於ては、マイクロプログラムのアドレスの割
す出しまでにハードウェアの処理をかなり行っている場
合かある。つまり、マイクロプログラムのアドレスの一
致を検出した時点では、デバッグに必要な情報は既に書
き換えられていることがあり、デバッグ割り込み中に命
令語の巻戻し動作等の手段によりその情報を得るための
処理をしたり、場合に（ｌ−）ては、子へ９．グに必要
な情報が正確に得らＪｌない場合があるという欠点があ
った。
例えは、特定の命令語のみ誤動作する場合は、ハードウ
ェアのとの箇所に不具合かあるかを調査する為にその命
令の動作中の状態をトレースする必要かあるが、不具合
のためテハッグ割り込みに使用する情報に誤りが生じる
場合にはギバソグ割り込みが動作しないでデータが取れ
ない場合がある。特にマイクロプログラムのアドレスを
使用したデバッグはマイクロプログラムのアドレスが様
々な命令で共通に使用されていることが多いため、Ｓ１
ｊの命令でデバッグ割り込みをかけることがある。
ェアのとの箇所に不具合かあるかを調査する為にその命
令の動作中の状態をトレースする必要かあるが、不具合
のためテハッグ割り込みに使用する情報に誤りが生じる
場合にはギバソグ割り込みが動作しないでデータが取れ
ない場合がある。特にマイクロプログラムのアドレスを
使用したデバッグはマイクロプログラムのアドレスが様
々な命令で共通に使用されていることが多いため、Ｓ１
ｊの命令でデバッグ割り込みをかけることがある。
また、誤動作を行う命令の不具合を回避するためのデノ
くラグ割り込みの起動が正確に行われなかったり、処理
に時間を要し、性能が著しく低下するという欠点があっ
た。
くラグ割り込みの起動が正確に行われなかったり、処理
に時間を要し、性能が著しく低下するという欠点があっ
た。
本発明のデバッグ装置は、デバッグのための５−タ比較
回路とハードウェアの状態をトレースする（用路を有す
るデータ処理装置のデバッグ装置において、命令語と比
較データの一致を検出する回路と、一致検出の時任意の
ヒラ）・をマスクする回路と、一致検出により割り込み
処理な行う回路とを含んで構成される。
回路とハードウェアの状態をトレースする（用路を有す
るデータ処理装置のデバッグ装置において、命令語と比
較データの一致を検出する回路と、一致検出の時任意の
ヒラ）・をマスクする回路と、一致検出により割り込み
処理な行う回路とを含んで構成される。
［実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図であり、従
来の比較対象選択回路７の入力に命令語レジスタ１の出
力を加えたものである。
来の比較対象選択回路７の入力に命令語レジスタ１の出
力を加えたものである。
ある命令の不具合の調査の場合、対象となる命令語を比
較データし・シスタ８に用意し、比較対象選択回路７で
命令語レジスタ１の出力を選択する状態にしておき、そ
の命令が命令語レジスタ１に入った段階で、一致検出回
路９にて一致を検出する。
較データし・シスタ８に用意し、比較対象選択回路７で
命令語レジスタ１の出力を選択する状態にしておき、そ
の命令が命令語レジスタ１に入った段階で、一致検出回
路９にて一致を検出する。
一致を検出したらデバッグ割り込み制御回路１１で通常
処理を中断し斗バッグ処理を開始する。
処理を中断し斗バッグ処理を開始する。
デバッグ処理ではスキャンバス等の手段によりバー ト
ウエアの状態を出力し、このデータをもとにバグの解析
を行うことが可能である。
ウエアの状態を出力し、このデータをもとにバグの解析
を行うことが可能である。
又、不具合の回避も上記の不具合の調査と同様に命令語
の一致を検出して、マイクロプログラムの処理等によっ
てバグを回避する。
の一致を検出して、マイクロプログラムの処理等によっ
てバグを回避する。
以上説明したように本発明によりデコーダ等の処理の初
期段階にある不具合であっても発見が正確にかつ容易に
行うことが可能となる。また、不具合の回避においても
命令語の限定が正確にかつ迅速に行うことが可能となり
バグの回避による性能の低下を最小限にすることができ
るという効果がある。
期段階にある不具合であっても発見が正確にかつ容易に
行うことが可能となる。また、不具合の回避においても
命令語の限定が正確にかつ迅速に行うことが可能となり
バグの回避による性能の低下を最小限にすることができ
るという効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
従来の一例を示すブロック図である。 ■・・・・・・命令語レジスタ、２・・・・・・デコー
ダ、３・・・・・・タイミング制御回路、４・・・・・
リクエストアドレスレジスタ、５・・・・・・プログラ
ムカウンタ、６・・・・・・マイクロプログラムアドレ
スレジスタ、７・・・・・・比較対象選択回路、８・・
・・比較データレジスタ、９・・・・・一致検圧回路、
１０・・・・・マスクデータ制御回路、１１・・・・・
デバッグ割り込み制御回路。 代理人 弁理士 内 原 晋
従来の一例を示すブロック図である。 ■・・・・・・命令語レジスタ、２・・・・・・デコー
ダ、３・・・・・・タイミング制御回路、４・・・・・
リクエストアドレスレジスタ、５・・・・・・プログラ
ムカウンタ、６・・・・・・マイクロプログラムアドレ
スレジスタ、７・・・・・・比較対象選択回路、８・・
・・比較データレジスタ、９・・・・・一致検圧回路、
１０・・・・・マスクデータ制御回路、１１・・・・・
デバッグ割り込み制御回路。 代理人 弁理士 内 原 晋
Claims (1)
- デバッグのためのデータ比較回路とハードウェアの状態
をトレースする回路を有するデータ処理装置のデバッグ
装置において、命令語と比較データの一致を検出する回
路と、一致検出の時任意のビットをマスクする回路と、
一致検出により割り込み処理を行う回路とを含むことを
特徴とするデバッグ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2275868A JPH04149746A (ja) | 1990-10-15 | 1990-10-15 | デバッグ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2275868A JPH04149746A (ja) | 1990-10-15 | 1990-10-15 | デバッグ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04149746A true JPH04149746A (ja) | 1992-05-22 |
Family
ID=17561554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2275868A Pending JPH04149746A (ja) | 1990-10-15 | 1990-10-15 | デバッグ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04149746A (ja) |
-
1990
- 1990-10-15 JP JP2275868A patent/JPH04149746A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI544410B (zh) | 利用執行單步驟以進行編碼診斷 | |
| US20050273666A1 (en) | Information processing apparatus and test method for programs | |
| US7827540B2 (en) | Method for program debugging | |
| US20060294433A1 (en) | Debugging using watchpoints | |
| US7526756B2 (en) | Address watch breakpoints with basing pointers | |
| US9009671B2 (en) | Crash notification between debuggers | |
| JPH04149746A (ja) | デバッグ装置 | |
| US10261887B1 (en) | Method and system for computerized debugging assertions | |
| JPH03294934A (ja) | 高級プログラム言語用デバッガ | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JP3068578B2 (ja) | インサーキットエミュレータおよび飽和演算処理方法 | |
| JPS59183443A (ja) | デバツグ装置 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JPH0314148A (ja) | プログラム破壊検出装置 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JPS61131128A (ja) | 自己診断方式 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPH04337847A (ja) | プログラムチェック方法 | |
| JPH02150933A (ja) | デバッグ制御装置 | |
| JPH01184551A (ja) | プログラムのデバッギング方式 | |
| JPS62145332A (ja) | マイクロプログラム制御装置 | |
| JPS61223952A (ja) | デ−タ処理装置のリトライ機能確認方式 | |
| JP2005267349A (ja) | プロセッシングモジュールおよびその制御方法 | |
| JPS63193241A (ja) | 情報処理装置 | |
| JP2003015907A (ja) | デバッグ装置、デバッグプログラム、およびプログラム記録媒体 |