JPS6013494B2 - 自己診断方式 - Google Patents
自己診断方式Info
- Publication number
- JPS6013494B2 JPS6013494B2 JP54096601A JP9660179A JPS6013494B2 JP S6013494 B2 JPS6013494 B2 JP S6013494B2 JP 54096601 A JP54096601 A JP 54096601A JP 9660179 A JP9660179 A JP 9660179A JP S6013494 B2 JPS6013494 B2 JP S6013494B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- test
- read
- self
- ros
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Computer And Data Communications (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Information Transfer Between Computers (AREA)
Description
【発明の詳細な説明】
本発明は、池装置へプログラムのローデイングを要求し
、他装置からのプログラムをローディングするシステム
において、池装置へプログラムのローディングを要求す
る前に自装置のテストを行ない、正常な場合にのみ池袋
層にプログラムのローディングを要求するようにした自
己診断方式に関するものである。
、他装置からのプログラムをローディングするシステム
において、池装置へプログラムのローディングを要求す
る前に自装置のテストを行ない、正常な場合にのみ池袋
層にプログラムのローディングを要求するようにした自
己診断方式に関するものである。
池装置、例えばホスト計算機から送られて来るプログラ
ムをローデイングし、そのプログラムの制御の下で動作
する装置、例えば通信制御処理装暦において、従釆は命
令テスト実行後、プログラム・ローディングが可能であ
るか否かを確認することなく他装置に対してプログラム
・ローディングを要求していた。
ムをローデイングし、そのプログラムの制御の下で動作
する装置、例えば通信制御処理装暦において、従釆は命
令テスト実行後、プログラム・ローディングが可能であ
るか否かを確認することなく他装置に対してプログラム
・ローディングを要求していた。
このため、自装置の異常にもか）わらず、【１｝ 他装
置からのプログラム・ローディング時或はそのあとで初
めて異常な発見される。
置からのプログラム・ローディング時或はそのあとで初
めて異常な発見される。
‘２１ その異常が他装置で発生したのか、或は自装置
で発生したのかを切分けるのに多大の時間を浪費する。
で発生したのかを切分けるのに多大の時間を浪費する。
という欠点があった。本発明は、上記の欠点を除去する
ものであって、他装置との援続以前に特別な場合（例え
ば、電線投入時）に限り、自装置内でプログラム・ロー
ディングが可能であるか否かなどをテストするようにし
た自己診断方式を提供することを目的としている。
ものであって、他装置との援続以前に特別な場合（例え
ば、電線投入時）に限り、自装置内でプログラム・ロー
ディングが可能であるか否かなどをテストするようにし
た自己診断方式を提供することを目的としている。
そしてそのため、本発明の自己診断方式は、他装置Ａよ
りプログラムをローディングし、そのプログラムの制御
下で動作する装置Ｂにおいて、該装置Ｂへのプログラム
・ローディングのためのプログラムを格納するプログラ
ム・ローディング用論出専用メモリ、該装置Ｂの動作を
事前に確認するためのプログラムを格納する自己診断テ
スト読出専用メモリ、プログラム・ローディング条件に
応じて読出専用メモリ選択信号を発生する読出専用メモ
リ選択信号発生回路、および上記読出専用メモリ選択信
号に応じて上記論出専用メモリの選択を行なう読出専用
メモリ選択制御回略を有し、且つ特定の条件が生成され
た時、上記装置Ｂのテストを行ない、テストが正常終了
の場合にのみ上記他装置Ａに対してプログラム・ローデ
ィング要求を発するよう構成されたことを特徴とするも
のである。以下、本発明の図面を参照しつつ説明する。
第１図は本発明の１実施例のブロック図、第２図は第１
図のプログラム・ローデイング時における動作を示すフ
ローチャートである。
りプログラムをローディングし、そのプログラムの制御
下で動作する装置Ｂにおいて、該装置Ｂへのプログラム
・ローディングのためのプログラムを格納するプログラ
ム・ローディング用論出専用メモリ、該装置Ｂの動作を
事前に確認するためのプログラムを格納する自己診断テ
スト読出専用メモリ、プログラム・ローディング条件に
応じて読出専用メモリ選択信号を発生する読出専用メモ
リ選択信号発生回路、および上記読出専用メモリ選択信
号に応じて上記論出専用メモリの選択を行なう読出専用
メモリ選択制御回略を有し、且つ特定の条件が生成され
た時、上記装置Ｂのテストを行ない、テストが正常終了
の場合にのみ上記他装置Ａに対してプログラム・ローデ
ィング要求を発するよう構成されたことを特徴とするも
のである。以下、本発明の図面を参照しつつ説明する。
第１図は本発明の１実施例のブロック図、第２図は第１
図のプログラム・ローデイング時における動作を示すフ
ローチャートである。
第１図において、１は中央制御処理装置、２は主記憶装
置、３はＲＯＳ選択制御回路、４はＲＯＳ選択信号発生
回路、５−１なし、し５−ｎは自己診断テスト用ＲＯＳ
、６はプログラム・ローデイング用ＲＯＳをそれぞれ示
している。
置、３はＲＯＳ選択制御回路、４はＲＯＳ選択信号発生
回路、５−１なし、し５−ｎは自己診断テスト用ＲＯＳ
、６はプログラム・ローデイング用ＲＯＳをそれぞれ示
している。
なお、ＲＯＳはＲｅａｄＯｎｌｙＳｔｏｒａｇｅの略で
ある。中央制御処理装置１と主記憶装置２は、回線制御
処理装贋の一部を構成するものであって、回線制御処理
装置は図示しないが、回線走査機構や回線援続部などを
有している。自己診断用ＲＯＳ５一１，…・・・…・・
・…５−ｎなどは、回線制御処理装置の各部、例えばホ
スト計算機とのィンタフェイス、回線走査機構、回線接
続部、主記憶装置などをテストするためのテスト・プロ
グラムを格納しており、プログラム・ローディング用Ｒ
ＯＳ６は、計算機７から送られて来る運用プログラムを
ローデイングするためのプログラム、即ちプート・スト
ラツプを格納している。ＲＯＳ選択信号発生回路４は、
ＩＰＬ要因が発生した時、どのＲＯＳを選択すべきかを
指示するＲＯＳ選択信号を生成する。ＩＰＬ要因として
は、電源投入やパネルのリセット／ロ−ド卸の押下、Ｏ
ＵＴ命令の生成、チャネルからのライトＩＰＬコマンド
の受信、ＩＰＬ、ｐＨ中以外のマシンチェック要因の検
出などがあげられる。ＲＯＳ選択制御回路３は、ＲＯＳ
選択信号がテスト必要信号であるか否かを判定し、テス
ト必要信号である場合には先ず自己診断テストＲＯＳ５
一１を選択し、中央制御処理装置１へ通知する。ＲＯＳ
選択制御回路３は、中央制御処理装置１からの正常終了
信号を受信する毎に、次の自己診断テストＲＯＳを選択
し、これを中央制御処理装置１へ通知する。４ＲＯＳ選
択制御回路３は、最後にプログラム・ローディング用Ｒ
ＯＳ６を選択し、選択したことを中央制御処理装置１へ
通知する。ＲＯＳ選択制御回路３は、ＲＯＳ選択制御回
路４から送られて来た選択信号がテスト不要信号である
場合には、自己診断テストＲＯＳ５−１なし、し５一ｎ
を選択せず、最初からプログラム・ローディング用ＲＯ
Ｓ６を選択する。第２図は第１図のプログラム・ローデ
ィング時における動作を示すフローチャートである。
ある。中央制御処理装置１と主記憶装置２は、回線制御
処理装贋の一部を構成するものであって、回線制御処理
装置は図示しないが、回線走査機構や回線援続部などを
有している。自己診断用ＲＯＳ５一１，…・・・…・・
・…５−ｎなどは、回線制御処理装置の各部、例えばホ
スト計算機とのィンタフェイス、回線走査機構、回線接
続部、主記憶装置などをテストするためのテスト・プロ
グラムを格納しており、プログラム・ローディング用Ｒ
ＯＳ６は、計算機７から送られて来る運用プログラムを
ローデイングするためのプログラム、即ちプート・スト
ラツプを格納している。ＲＯＳ選択信号発生回路４は、
ＩＰＬ要因が発生した時、どのＲＯＳを選択すべきかを
指示するＲＯＳ選択信号を生成する。ＩＰＬ要因として
は、電源投入やパネルのリセット／ロ−ド卸の押下、Ｏ
ＵＴ命令の生成、チャネルからのライトＩＰＬコマンド
の受信、ＩＰＬ、ｐＨ中以外のマシンチェック要因の検
出などがあげられる。ＲＯＳ選択制御回路３は、ＲＯＳ
選択信号がテスト必要信号であるか否かを判定し、テス
ト必要信号である場合には先ず自己診断テストＲＯＳ５
一１を選択し、中央制御処理装置１へ通知する。ＲＯＳ
選択制御回路３は、中央制御処理装置１からの正常終了
信号を受信する毎に、次の自己診断テストＲＯＳを選択
し、これを中央制御処理装置１へ通知する。４ＲＯＳ選
択制御回路３は、最後にプログラム・ローディング用Ｒ
ＯＳ６を選択し、選択したことを中央制御処理装置１へ
通知する。ＲＯＳ選択制御回路３は、ＲＯＳ選択制御回
路４から送られて来た選択信号がテスト不要信号である
場合には、自己診断テストＲＯＳ５−１なし、し５一ｎ
を選択せず、最初からプログラム・ローディング用ＲＯ
Ｓ６を選択する。第２図は第１図のプログラム・ローデ
ィング時における動作を示すフローチャートである。
ＩＰＬ要因が発生すると、ＲＯＳ選択信号発生回路４は
選択信号を生成する。ＲＯＳ選択制御回路３は、この選
択信号がテスト要信号であるか、或はテスｏト不要信号
であるかを判定し、テスト要信号であるときには、自己
診断テストＲＯＳ５−１を選択し、選択したことを中央
制御処理装置１へ通知する。中央制御処理装置１は自己
診断テストＲＯＳ５−１内のテスト・プログラムを主記
憶装置２にタロードし、ロードしたテスト・プログラム
でテストを実行する。自己診断テストＲＯＳ５ーーない
し５−ｎの内容に基づくテストが全て正常に終了した場
合、プログラム・ローディング用ＲＯＳ６のブート・ス
トラップが主記憶装置２にロードこれ、このプート・ス
トラップが実行され、プログラム・ローディング要求を
ホスト計算機７に対して行なう。ホスト計算機はプログ
ラム・ローディング要求を受付けると、運用プログラム
を中央制御処理装置に送り、中央制御処理装置１は送ら
れて来た運用プログラムを主記憶装置１へロードする。
テスト結果がエラーを表示している場合には、エラー調
査が行なわれ、運用プログラムのローデイングは行なわ
れない。ＲＯＳ選択信号発生回路４の生成した選択信号
がテスト不要信号である場合には、ＲＯＳ選択制御回路
３は、プログラム・ローディング用ＲＯＳ６を最初から
選択する。
選択信号を生成する。ＲＯＳ選択制御回路３は、この選
択信号がテスト要信号であるか、或はテスｏト不要信号
であるかを判定し、テスト要信号であるときには、自己
診断テストＲＯＳ５−１を選択し、選択したことを中央
制御処理装置１へ通知する。中央制御処理装置１は自己
診断テストＲＯＳ５−１内のテスト・プログラムを主記
憶装置２にタロードし、ロードしたテスト・プログラム
でテストを実行する。自己診断テストＲＯＳ５ーーない
し５−ｎの内容に基づくテストが全て正常に終了した場
合、プログラム・ローディング用ＲＯＳ６のブート・ス
トラップが主記憶装置２にロードこれ、このプート・ス
トラップが実行され、プログラム・ローディング要求を
ホスト計算機７に対して行なう。ホスト計算機はプログ
ラム・ローディング要求を受付けると、運用プログラム
を中央制御処理装置に送り、中央制御処理装置１は送ら
れて来た運用プログラムを主記憶装置１へロードする。
テスト結果がエラーを表示している場合には、エラー調
査が行なわれ、運用プログラムのローデイングは行なわ
れない。ＲＯＳ選択信号発生回路４の生成した選択信号
がテスト不要信号である場合には、ＲＯＳ選択制御回路
３は、プログラム・ローディング用ＲＯＳ６を最初から
選択する。
これにより、ホスト計算機７に対するプログラム・ロー
ディング要求が行なわれ、ホスト計算機７から送られて
来た運用プログラムが主記憶装置２にロードされる。な
お、ＲＯＳ選択信号発生回路４は、電源投入時にテスト
要の選択信号を生成する。以上の説明から明らかなよう
に、本発明によれば、他装置との接続以前に特定の場合
、自装置内に異常が発生しているか否かをチェックし、
異常発生の存在しないことを確認した後、池装置に対し
てプログラムのローデイングを要求しているので、異常
が発生した場合、異常発生がどの部分に起因するのかを
容易に調べることが出来る。
ディング要求が行なわれ、ホスト計算機７から送られて
来た運用プログラムが主記憶装置２にロードされる。な
お、ＲＯＳ選択信号発生回路４は、電源投入時にテスト
要の選択信号を生成する。以上の説明から明らかなよう
に、本発明によれば、他装置との接続以前に特定の場合
、自装置内に異常が発生しているか否かをチェックし、
異常発生の存在しないことを確認した後、池装置に対し
てプログラムのローデイングを要求しているので、異常
が発生した場合、異常発生がどの部分に起因するのかを
容易に調べることが出来る。
第１図は本発明の一実施例のブロック図、第２図は第１
図のプログラム・ローデイソグ時における動作を示す図
である。 １・・・・・・中央制御処理装置、２・・・・・・主記
憶装置、３・・・・・・ＲＯＳ選択制御回路、４・・・
・・・ＲＯＳ選択信号発生回路、５−１なし、し５−ｎ
・・・・・・自己診断テストＲＯＳ、６・・・・・・プ
ログラム・ローデイング用ＲＯＳ。 才！図 次ｚ四
図のプログラム・ローデイソグ時における動作を示す図
である。 １・・・・・・中央制御処理装置、２・・・・・・主記
憶装置、３・・・・・・ＲＯＳ選択制御回路、４・・・
・・・ＲＯＳ選択信号発生回路、５−１なし、し５−ｎ
・・・・・・自己診断テストＲＯＳ、６・・・・・・プ
ログラム・ローデイング用ＲＯＳ。 才！図 次ｚ四
Claims (1)
- １ 他装置Ａよりプログラムをローデイングし、そのプ
ログラムの制御下で動作する装置Ｂにおいて、該装置Ｂ
へのプログラム・ローデイングのためのプログラムを格
納するプログラム・ローデイング用読出専用メモリ、該
装置Ｂの動作を事前に確認するためのプログラムを格納
する自己診断テスト読出専用メモリ、プログラム・ロー
デイング条件に応じて読出専用メモリ選択信号を発生す
る読出専用メモリ選択信号発生回路、および上記読出専
用メモリ選択信号に応じて上記読出専用メモリの選択を
行なう読出専用メモリ選択制御回路を有し、且つ特定の
条件が生成された時、上記装置Ｂのテストを行ない、テ
ストが正常終了の場合にのみ上記他装置Ａに対してプロ
グラム・ローデイング要求を発するよう構成されたこと
を特徴とする自己診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54096601A JPS6013494B2 (ja) | 1979-07-28 | 1979-07-28 | 自己診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54096601A JPS6013494B2 (ja) | 1979-07-28 | 1979-07-28 | 自己診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5621252A JPS5621252A (en) | 1981-02-27 |
| JPS6013494B2 true JPS6013494B2 (ja) | 1985-04-08 |
Family
ID=14169389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54096601A Expired JPS6013494B2 (ja) | 1979-07-28 | 1979-07-28 | 自己診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6013494B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5230052A (en) * | 1990-10-01 | 1993-07-20 | International Business Machines Corp. | Apparatus and method for loading bios into a computer system from a remote storage location |
| JPH08110877A (ja) * | 1994-10-12 | 1996-04-30 | Nec Shizuoka Ltd | Ｒｏｍ内容のコピー方式 |
| KR20040080928A (ko) | 2002-01-31 | 2004-09-20 | 마츠시타 덴끼 산교 가부시키가이샤 | 정보 처리 장치, 메모리 관리 장치, 메모리 관리 방법, 및정보 처리 방법 |
-
1979
- 1979-07-28 JP JP54096601A patent/JPS6013494B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5621252A (en) | 1981-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4646298A (en) | Self testing data processing system with system test master arbitration | |
| US4852092A (en) | Error recovery system of a multiprocessor system for recovering an error in a processor by making the processor into a checking condition after completion of microprogram restart from a checkpoint | |
| US4933941A (en) | Apparatus and method for testing the operation of a central processing unit of a data processing system | |
| US6763456B1 (en) | Self correcting server with automatic error handling | |
| US4127768A (en) | Data processing system self-test enabling technique | |
| US5210757A (en) | Method and apparatus for performing health tests of units of a data processing system | |
| US4633466A (en) | Self testing data processing system with processor independent test program | |
| JPS6013494B2 (ja) | 自己診断方式 | |
| JPH0895614A (ja) | 制御装置 | |
| JP2708471B2 (ja) | 処理装置の制御方法 | |
| JPS628831B2 (ja) | ||
| JP2610912B2 (ja) | 入出力制御システム | |
| JPS6116098B2 (ja) | ||
| JPH02122335A (ja) | Ｒａｓ回路の試験方法 | |
| JPS6346457B2 (ja) | ||
| JPH0648453B2 (ja) | 周辺装置初期化制御方式 | |
| JPS6238746B2 (ja) | ||
| JPS62192824A (ja) | 処理装置アクセス方式 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPS615353A (ja) | 試験制御方式 | |
| JP2896206B2 (ja) | 多重化メモリ装置のオンライン診断方式 | |
| JPH0628032B2 (ja) | マイクロプログラム制御装置 | |
| JPS62197828A (ja) | マイクロプログラムのロ−ド確認方式 | |
| JPS6220579B2 (ja) | ||
| JPS6232512B2 (ja) |