JPH096631A - 割込み処理装置 - Google Patents
割込み処理装置Info
- Publication number
- JPH096631A JPH096631A JP7157720A JP15772095A JPH096631A JP H096631 A JPH096631 A JP H096631A JP 7157720 A JP7157720 A JP 7157720A JP 15772095 A JP15772095 A JP 15772095A JP H096631 A JPH096631 A JP H096631A
- Authority
- JP
- Japan
- Prior art keywords
- nmi
- information processing
- signal
- reset
- factor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 ＮＭＩの発生に基づく情報処理装置の暴走を
未然に防止する割込み処理装置を得る。 【構成】 ＮＭＩ割込み要因２の入力により要因フラグ
レジスタ３の値をメインメモリ１６に保存する情報処理
装置１、ＮＭＩの発生回数をカウントするＮＭＩ回数カ
ウンタ１１、このカウント値が設定値以上になればリセ
ット信号を出力するＮＭＩカウントレジスタ１３、およ
び上記リセット信号を受けて情報処理装置１をリセット
するパルスを発生するパルスリセット発生回路１４を備
えている。
未然に防止する割込み処理装置を得る。 【構成】 ＮＭＩ割込み要因２の入力により要因フラグ
レジスタ３の値をメインメモリ１６に保存する情報処理
装置１、ＮＭＩの発生回数をカウントするＮＭＩ回数カ
ウンタ１１、このカウント値が設定値以上になればリセ
ット信号を出力するＮＭＩカウントレジスタ１３、およ
び上記リセット信号を受けて情報処理装置１をリセット
するパルスを発生するパルスリセット発生回路１４を備
えている。
Description
【０００１】
【産業上の利用分野】この発明は、情報処理装置におい
て、システム運用のために抑止不可能とされている割込
み信号であるＮＭＩを制御する割込み処理装置に関す
る。
て、システム運用のために抑止不可能とされている割込
み信号であるＮＭＩを制御する割込み処理装置に関す
る。
【０００２】
【従来の技術】図１３は、例えば特開平５−１２７９２
２号公報に示された従来の割込み処理装置を示す構成図
であり、図において、１は情報処理装置、２はバスエラ
ー、ＷＤＴ、パリティエラー等の複数のＮＭＩ割込み要
因、３はＮＭＩ割込み要因２からの信号をラッチし格納
する要因フラグレジスタ、４は要因フラグレジスタ３の
各信号に対応しゲート部５への出力をマスクするマスク
レジスタ、６はゲート部５の出力をすべてまとめてＮＭ
Ｉ信号７として情報処理装置１へ出力するＯＲゲート、
８はマスクレジスタ４へデータを格納しそれを制御する
マスク制御部で、９は書き込み制御信号、１０はマスク
レジスタへデータを転送するデータバスである。
２号公報に示された従来の割込み処理装置を示す構成図
であり、図において、１は情報処理装置、２はバスエラ
ー、ＷＤＴ、パリティエラー等の複数のＮＭＩ割込み要
因、３はＮＭＩ割込み要因２からの信号をラッチし格納
する要因フラグレジスタ、４は要因フラグレジスタ３の
各信号に対応しゲート部５への出力をマスクするマスク
レジスタ、６はゲート部５の出力をすべてまとめてＮＭ
Ｉ信号７として情報処理装置１へ出力するＯＲゲート、
８はマスクレジスタ４へデータを格納しそれを制御する
マスク制御部で、９は書き込み制御信号、１０はマスク
レジスタへデータを転送するデータバスである。
【０００３】次に、動作について図１４のフローチャー
トを参照しながら説明する。まず、温度異常、ファン停
止、電源電圧異常、非常停止スイッチ等何らかのＮＭＩ
要因が発生して、要因フラグレジスタ３に入力される
（Ｓ１）。入力のない場合は、要因フラグレジスタ３の
内容はすべて”０”となっている。ゲート部５は割り込
みのない場合はすべて解放されており、要因フラグレジ
スタ３の出力は、ＯＲゲート６を通じて情報処理装置１
に入力するようになっている。Ｓ１で割込みが発生する
と、要因フラグレジスタ３の出力のうちいずれかが有効
となりゲート部５に入力する。情報処理装置１は、入力
したＮＭＩ信号７に対するＮＭＩ割込み要因２の種類を
マスク制御部８に通知する。マスク制御部８は、ＮＭＩ
割込み要因２の優先度を比較する（Ｓ２）。つまり、Ｎ
ＭＩのうちで優先度の高いＮＭＩが発生した場合は、そ
れより優先度の低い他のＮＭＩに対する処理を実行中で
あってもその処理を中断し、より優先度の高いＮＭＩに
対する処理を行うようにする。また、逆に優先度の高い
ＮＭＩに対する処理を実行中は、それより優先度の低い
他のＮＭＩが発生してもこれをマスクすることが必要と
なる。マスク制御部８は、このような判断に基づきマス
クデータを生成しマスクレジスタ４にセットする（Ｓ
３）。これにより、ゲート部５は優先度の高い割込み信
号を情報処理装置１へ通知することができる。一方、割
込み要因が解消したか否かを監視し（Ｓ４）、割込み要
因が解消したならば（Ｓ４でＹになったとき）、マスク
制御部８はマスクレジスタ４の内容をクリアしマスクを
解除する（Ｓ５）。
トを参照しながら説明する。まず、温度異常、ファン停
止、電源電圧異常、非常停止スイッチ等何らかのＮＭＩ
要因が発生して、要因フラグレジスタ３に入力される
（Ｓ１）。入力のない場合は、要因フラグレジスタ３の
内容はすべて”０”となっている。ゲート部５は割り込
みのない場合はすべて解放されており、要因フラグレジ
スタ３の出力は、ＯＲゲート６を通じて情報処理装置１
に入力するようになっている。Ｓ１で割込みが発生する
と、要因フラグレジスタ３の出力のうちいずれかが有効
となりゲート部５に入力する。情報処理装置１は、入力
したＮＭＩ信号７に対するＮＭＩ割込み要因２の種類を
マスク制御部８に通知する。マスク制御部８は、ＮＭＩ
割込み要因２の優先度を比較する（Ｓ２）。つまり、Ｎ
ＭＩのうちで優先度の高いＮＭＩが発生した場合は、そ
れより優先度の低い他のＮＭＩに対する処理を実行中で
あってもその処理を中断し、より優先度の高いＮＭＩに
対する処理を行うようにする。また、逆に優先度の高い
ＮＭＩに対する処理を実行中は、それより優先度の低い
他のＮＭＩが発生してもこれをマスクすることが必要と
なる。マスク制御部８は、このような判断に基づきマス
クデータを生成しマスクレジスタ４にセットする（Ｓ
３）。これにより、ゲート部５は優先度の高い割込み信
号を情報処理装置１へ通知することができる。一方、割
込み要因が解消したか否かを監視し（Ｓ４）、割込み要
因が解消したならば（Ｓ４でＹになったとき）、マスク
制御部８はマスクレジスタ４の内容をクリアしマスクを
解除する（Ｓ５）。
【０００４】
【発明が解決しようとする課題】上記のような従来の割
込み処理装置では、ＮＭＩに対する処理を行うだけであ
るので、ＮＭＩに対する処理を行った後に割込み要因が
すべて解消した場合はよいが、ＮＭＩの発生によるシス
テムまたは系の何らかの異常が原因で、ＮＭＩに対する
処理を行った後もＮＭＩが多発する場合には、それらの
異常からシステムまたは系を復旧することができず、情
報処理装置が暴走してしまうといった問題点があった。
込み処理装置では、ＮＭＩに対する処理を行うだけであ
るので、ＮＭＩに対する処理を行った後に割込み要因が
すべて解消した場合はよいが、ＮＭＩの発生によるシス
テムまたは系の何らかの異常が原因で、ＮＭＩに対する
処理を行った後もＮＭＩが多発する場合には、それらの
異常からシステムまたは系を復旧することができず、情
報処理装置が暴走してしまうといった問題点があった。
【０００５】この発明は、上述のような課題を解決する
ためになされたもので、第１の目的は、ＮＭＩの発生に
基づく情報処理装置の暴走を未然に防止する割込み処理
装置を得るものである。また、第２の目的は、ＮＭＩ発
生の要因を究明できる割込み処理装置を得るものであ
る。
ためになされたもので、第１の目的は、ＮＭＩの発生に
基づく情報処理装置の暴走を未然に防止する割込み処理
装置を得るものである。また、第２の目的は、ＮＭＩ発
生の要因を究明できる割込み処理装置を得るものであ
る。
【０００６】
【課題を解決するための手段】この発明に係る割込み処
理装置においては、ＮＭＩの発生回数をカウントするカ
ウンタ、および上記カウンタのカウント値を保持し、該
カウント値が設定値以上になれば情報処理手段をリセッ
トする信号を出力するリセット出力手段を備えたもので
ある。
理装置においては、ＮＭＩの発生回数をカウントするカ
ウンタ、および上記カウンタのカウント値を保持し、該
カウント値が設定値以上になれば情報処理手段をリセッ
トする信号を出力するリセット出力手段を備えたもので
ある。
【０００７】また、ＮＭＩの発生回数をカウントするカ
ウンタ、および上記カウンタのカウント値を保持し、該
カウント値が設定値以上になれば情報処理装置をＨＯＬ
Ｄする信号を出力するＨＯＬＤ出力手段を備えたもので
ある。
ウンタ、および上記カウンタのカウント値を保持し、該
カウント値が設定値以上になれば情報処理装置をＨＯＬ
Ｄする信号を出力するＨＯＬＤ出力手段を備えたもので
ある。
【０００８】また、ＮＭＩの発生回数をカウントするカ
ウンタ、上記カウンタのカウント値を保持し、該カウン
ト値が設定値以上になればＨＯＬＤ信号を出力するＨＯ
ＬＤ出力手段、上記ＨＯＬＤ出力手段からの出力を受け
て上記情報処理手段をリセットする信号を出力するリセ
ット出力手段、通常ディスエーブルを出力し上記情報処
理手段が正常にリセットされなかった場合にイネーブル
を出力する初期化判定回路、および上記ＨＯＬＤ出力手
段からの出力と上記初期化判定回路からの出力との両方
が存在した場合に上記情報処理手段に対してＨＯＬＤ信
号を出力するＡＮＤゲートを備えたものである。
ウンタ、上記カウンタのカウント値を保持し、該カウン
ト値が設定値以上になればＨＯＬＤ信号を出力するＨＯ
ＬＤ出力手段、上記ＨＯＬＤ出力手段からの出力を受け
て上記情報処理手段をリセットする信号を出力するリセ
ット出力手段、通常ディスエーブルを出力し上記情報処
理手段が正常にリセットされなかった場合にイネーブル
を出力する初期化判定回路、および上記ＨＯＬＤ出力手
段からの出力と上記初期化判定回路からの出力との両方
が存在した場合に上記情報処理手段に対してＨＯＬＤ信
号を出力するＡＮＤゲートを備えたものである。
【０００９】また、ＮＭＩおよびその要因である信号を
出力できる外部出力部、タイムアウト検知機能を有し上
記外部出力部からの信号が上記タイムアウト時間まで推
移しなかった場合に、上記情報処理手段にリセットをか
ける外部モニタ、ＮＭＩの発生回数をカウントするカウ
ンタ、および上記カウンタのカウント値を保持し、該カ
ウント値が設定値以上になれば上記情報処理手段をＨＯ
ＬＤする信号を出力するＨＯＬＤ出力手段を備えたもの
である。
出力できる外部出力部、タイムアウト検知機能を有し上
記外部出力部からの信号が上記タイムアウト時間まで推
移しなかった場合に、上記情報処理手段にリセットをか
ける外部モニタ、ＮＭＩの発生回数をカウントするカウ
ンタ、および上記カウンタのカウント値を保持し、該カ
ウント値が設定値以上になれば上記情報処理手段をＨＯ
ＬＤする信号を出力するＨＯＬＤ出力手段を備えたもの
である。
【００１０】また、スイッチ等外部からの操作によって
ＮＭＩ要因および情報処理手段をリセットする信号を出
力する外部要因リセット、Ｓ／Ｗリセット等内部からの
操作によって情報処理手段をリセットする信号を出力す
る内部要因リセット、および上記外部要因リセットの出
力と上記内部要因リセットの出力とリセット出力手段の
出力とのうちのいずれかが存在すれば情報処理手段に対
してリセット信号を出力するＯＲゲートを備えたもので
ある。
ＮＭＩ要因および情報処理手段をリセットする信号を出
力する外部要因リセット、Ｓ／Ｗリセット等内部からの
操作によって情報処理手段をリセットする信号を出力す
る内部要因リセット、および上記外部要因リセットの出
力と上記内部要因リセットの出力とリセット出力手段の
出力とのうちのいずれかが存在すれば情報処理手段に対
してリセット信号を出力するＯＲゲートを備えたもので
ある。
【００１１】また、情報処理手段が正常の場合にアクセ
スされるメインメモリ、そのメインメモリ用のアドレス
およびデータ線のメインバッファ、上記情報処理手段が
異常の場合にアクセスされるサブメモリ、そのサブメモ
リ用のアドレスおよびデータ線のサブバッファ、およ
び、情報処理手段の正常／異常を示すＩＤ信号を受け
て、該ＩＤ信号が正常を示す時は上記メインバッファを
イネーブルし、該ＩＤ信号が異常を示す時は上記メイン
バッファをディスエーブルして上記サブバッファをイネ
ーブルするＩＤ比較器を備えたものである。
スされるメインメモリ、そのメインメモリ用のアドレス
およびデータ線のメインバッファ、上記情報処理手段が
異常の場合にアクセスされるサブメモリ、そのサブメモ
リ用のアドレスおよびデータ線のサブバッファ、およ
び、情報処理手段の正常／異常を示すＩＤ信号を受け
て、該ＩＤ信号が正常を示す時は上記メインバッファを
イネーブルし、該ＩＤ信号が異常を示す時は上記メイン
バッファをディスエーブルして上記サブバッファをイネ
ーブルするＩＤ比較器を備えたものである。
【００１２】
【作用】上記のように構成された割込み処理装置におい
ては、ＮＭＩの発生回数がカウントされ、このカウント
値が設定値以上になればリセット出力手段によって情報
処理手段がリセットされる。
ては、ＮＭＩの発生回数がカウントされ、このカウント
値が設定値以上になればリセット出力手段によって情報
処理手段がリセットされる。
【００１３】また、ＮＭＩの発生回数がカウントされ、
このカウント値が設定値以上になればＨＯＬＤ出力手段
によって情報処理手段がＨＯＬＤされる。
このカウント値が設定値以上になればＨＯＬＤ出力手段
によって情報処理手段がＨＯＬＤされる。
【００１４】また、ＮＭＩの発生回数が設定値以上にな
れば、リセット出力手段によって情報処理手段がリセッ
トされ、初期化判定回路によって該リセットが正常に行
われていないと判定された場合には、情報処理手段がＨ
ＯＬＤされる。
れば、リセット出力手段によって情報処理手段がリセッ
トされ、初期化判定回路によって該リセットが正常に行
われていないと判定された場合には、情報処理手段がＨ
ＯＬＤされる。
【００１５】また、ＮＭＩの発生回数が設定値以上にな
れＨＯＬＤ出力手段によって情報処理手段がＨＯＬＤさ
れるとともに、外部モニタによってＮＭＩおよびその要
因である信号が入力され、その信号がタイムアウト時間
を過ぎても推移しなかった場合に、上記情報処理手段に
リセットがかけられる。
れＨＯＬＤ出力手段によって情報処理手段がＨＯＬＤさ
れるとともに、外部モニタによってＮＭＩおよびその要
因である信号が入力され、その信号がタイムアウト時間
を過ぎても推移しなかった場合に、上記情報処理手段に
リセットがかけられる。
【００１６】また、外部要因リセットからの操作によれ
ばＮＭＩ要因および情報処理手段がリセットされ、ま
た、内部要因リセットからの操作によれば情報処理手段
のみがリセットされる。
ばＮＭＩ要因および情報処理手段がリセットされ、ま
た、内部要因リセットからの操作によれば情報処理手段
のみがリセットされる。
【００１７】また、ＩＤ比較器においては、ＩＤ信号を
もとに、情報処理手段が異常の場合には、アクセスされ
るメモリをメインメモリからサブメモリに切り替えられ
る。
もとに、情報処理手段が異常の場合には、アクセスされ
るメモリをメインメモリからサブメモリに切り替えられ
る。
【００１８】
実施例１．図１は、この発明の一実施例である割込み処
理装置を示すもので、１〜１０は図１３に示した従来装
置のものと同一または相当部分である。１１はＮＭＩ発
生回数をカウントするＮＭＩ回数カウンタ、１２は情報
処理装置１からＮＭＩ回数カウンタヘのＮＭＩ回数カウ
ンタクリア、１３はＮＭＩ回数カウンタのカウント値を
記憶し、その値が設定値以上になれば情報処理装置１か
らの命令でパルスリセット発生回路１４へ起動をかける
ＮＭＩカウントレジスタで、１５はパルスリセット発生
回路から情報処理装置へのリセット信号である。また、
１６は情報処理装置のメインメモリである。
理装置を示すもので、１〜１０は図１３に示した従来装
置のものと同一または相当部分である。１１はＮＭＩ発
生回数をカウントするＮＭＩ回数カウンタ、１２は情報
処理装置１からＮＭＩ回数カウンタヘのＮＭＩ回数カウ
ンタクリア、１３はＮＭＩ回数カウンタのカウント値を
記憶し、その値が設定値以上になれば情報処理装置１か
らの命令でパルスリセット発生回路１４へ起動をかける
ＮＭＩカウントレジスタで、１５はパルスリセット発生
回路から情報処理装置へのリセット信号である。また、
１６は情報処理装置のメインメモリである。
【００１９】このように構成された割込み処理装置にお
ける動作について、図２（ａ）および図２（ｂ）のフロ
ーチャートを参照しながら説明する。ＮＭＩ割込み要因
２の中には偶発的に発生するものがあり、実際にはリセ
ットを必要とせず簡単な処置でそのＮＭＩを解消でき
る。その場合は、処置を行った後はそのＮＭＩの発生が
何回も連続しないといった特徴がある。それに対して、
ＮＭＩの発生によっては、メモリが破壊される等により
プログラムが暴走してしまうことがあり、即座にリセッ
トする必要がある。その場合は、処置を行った後もその
暴走によるＮＭＩが何回も連続して発生するといった特
徴がある。したがって、処理の前段階として、ＮＭＩが
発生しても情報処理装置をリセットせずそのＮＭＩ要因
に応じた処理を行うことによってＮＭＩが解消可能であ
るＮＭＩ発生回数の範囲を定め、その最大値を設定値Ｎ
としておく。たとえば、ＮＭＩの発生が２回まではリセ
ットを必要とせずＮＭＩ要因に応じた処理を行うことに
よってＮＭＩを解消でき、３回になればリセットをかけ
る必要があるとするならば、設定値Ｎ＝２とする。
ける動作について、図２（ａ）および図２（ｂ）のフロ
ーチャートを参照しながら説明する。ＮＭＩ割込み要因
２の中には偶発的に発生するものがあり、実際にはリセ
ットを必要とせず簡単な処置でそのＮＭＩを解消でき
る。その場合は、処置を行った後はそのＮＭＩの発生が
何回も連続しないといった特徴がある。それに対して、
ＮＭＩの発生によっては、メモリが破壊される等により
プログラムが暴走してしまうことがあり、即座にリセッ
トする必要がある。その場合は、処置を行った後もその
暴走によるＮＭＩが何回も連続して発生するといった特
徴がある。したがって、処理の前段階として、ＮＭＩが
発生しても情報処理装置をリセットせずそのＮＭＩ要因
に応じた処理を行うことによってＮＭＩが解消可能であ
るＮＭＩ発生回数の範囲を定め、その最大値を設定値Ｎ
としておく。たとえば、ＮＭＩの発生が２回まではリセ
ットを必要とせずＮＭＩ要因に応じた処理を行うことに
よってＮＭＩを解消でき、３回になればリセットをかけ
る必要があるとするならば、設定値Ｎ＝２とする。
【００２０】まず、図２（ａ）に示したように、情報処
理装置ではＮＭＩ回数カウンタ１１をクリアし（Ｔ
１）、正常処理を開始する（Ｔ２）。ここで、ＮＭＩが
発生した場合（Ｔ３でＹＥＳのとき）、要因フラグレジ
スタ３をリードしてメインメモリ１６に保存したあと
（Ｔ４）、要因フラグレジスタ３をクリアする（Ｔ
５）。一方、図２（ｂ）に示すように、ＮＭＩ回数カウ
ンタでは、情報処理装置１からクリアされてカウント値
＝０となった後、ＮＭＩが発生した場合は（ｔ２でＹＥ
Ｓのとき）、インクリメントを行い、カウント値が１大
きくなる（ｔ３）。カウンタがクリアされなければ（ｔ
４でＮＯのとき）、ｔ２にもどって、ＮＭＩが発生すれ
ばカウント値が１ずつ大きくなる。情報処理装置１から
カウンタがクリアされれば（ｔ４でＹＥＳのとき）、カ
ウント値＝０にセットしてからｔ２にもどる。
理装置ではＮＭＩ回数カウンタ１１をクリアし（Ｔ
１）、正常処理を開始する（Ｔ２）。ここで、ＮＭＩが
発生した場合（Ｔ３でＹＥＳのとき）、要因フラグレジ
スタ３をリードしてメインメモリ１６に保存したあと
（Ｔ４）、要因フラグレジスタ３をクリアする（Ｔ
５）。一方、図２（ｂ）に示すように、ＮＭＩ回数カウ
ンタでは、情報処理装置１からクリアされてカウント値
＝０となった後、ＮＭＩが発生した場合は（ｔ２でＹＥ
Ｓのとき）、インクリメントを行い、カウント値が１大
きくなる（ｔ３）。カウンタがクリアされなければ（ｔ
４でＮＯのとき）、ｔ２にもどって、ＮＭＩが発生すれ
ばカウント値が１ずつ大きくなる。情報処理装置１から
カウンタがクリアされれば（ｔ４でＹＥＳのとき）、カ
ウント値＝０にセットしてからｔ２にもどる。
【００２１】続いて情報処理装置１では、上記のように
してカウントされているＮＭＩ回数カウンタ１１のカウ
ント値であるＮＭＩカウントレジスタ１３をリードし
（Ｔ６）、ＮＭＩの発生回数であるＮＭＩカウントレジ
スタ１３の値が設定値Ｎより大きければ（Ｔ７でＮＯの
とき）、ＮＭＩが多発していると判断されるため、ＮＭ
Ｉカウントレジスタ１３からパルスリセット発生回路１
４に対してリセットの起動を行い（Ｔ８）、Ｈ／Ｗで強
制復帰を試行することにより情報処理装置１の暴走を回
避させる（Ｔ９）。ＮＭＩカウントレジスタ１３の値が
設定値以下であれば（Ｔ７でＹＥＳのとき）、ＮＭＩ回
数カウンタ１１をクリアし（Ｔ１０）、ＮＭＩ要因に応
じた処理を実行し（Ｔ１１）、Ｔ２の正常処理に復帰す
る。以上のように、ＮＭＩの発生時にはその要因に応じ
た処理を行うとともに、ＮＭＩの発生回数によって情報
処理装置をリセットし、Ｈ／Ｗで強制復帰することによ
り情報処理装置の暴走を回避することができる。
してカウントされているＮＭＩ回数カウンタ１１のカウ
ント値であるＮＭＩカウントレジスタ１３をリードし
（Ｔ６）、ＮＭＩの発生回数であるＮＭＩカウントレジ
スタ１３の値が設定値Ｎより大きければ（Ｔ７でＮＯの
とき）、ＮＭＩが多発していると判断されるため、ＮＭ
Ｉカウントレジスタ１３からパルスリセット発生回路１
４に対してリセットの起動を行い（Ｔ８）、Ｈ／Ｗで強
制復帰を試行することにより情報処理装置１の暴走を回
避させる（Ｔ９）。ＮＭＩカウントレジスタ１３の値が
設定値以下であれば（Ｔ７でＹＥＳのとき）、ＮＭＩ回
数カウンタ１１をクリアし（Ｔ１０）、ＮＭＩ要因に応
じた処理を実行し（Ｔ１１）、Ｔ２の正常処理に復帰す
る。以上のように、ＮＭＩの発生時にはその要因に応じ
た処理を行うとともに、ＮＭＩの発生回数によって情報
処理装置をリセットし、Ｈ／Ｗで強制復帰することによ
り情報処理装置の暴走を回避することができる。
【００２２】実施例２．なお、上記実施例１において
は、ＮＭＩ発生回数によってリセットをかけることによ
り装置の暴走を回避したが、ＨＯＬＤ（システムの停
止）をかけることによって装置の暴走を回避するように
してもよい。図３は実施例２による割り込み処理装置を
示すもので、図中１〜１３および１６は図１で示した実
施例１のものと同一または相当部分である。１７はＮＭ
Ｉカウントレジスタ１３からの入力が発生した場合に情
報処理装置１にＨＯＬＤ信号１８を出力するシステムダ
ウン発生回路である。
は、ＮＭＩ発生回数によってリセットをかけることによ
り装置の暴走を回避したが、ＨＯＬＤ（システムの停
止）をかけることによって装置の暴走を回避するように
してもよい。図３は実施例２による割り込み処理装置を
示すもので、図中１〜１３および１６は図１で示した実
施例１のものと同一または相当部分である。１７はＮＭ
Ｉカウントレジスタ１３からの入力が発生した場合に情
報処理装置１にＨＯＬＤ信号１８を出力するシステムダ
ウン発生回路である。
【００２３】このように構成された割込み処理装置にお
ける動作について、図４のフローチャートを参照しなが
ら説明する。図中、Ｔ１〜Ｔ７までは図２で示した実施
例１の処理の流れと同じである。Ｔ７の判断でレジスタ
の回数が設定値より大きければ（Ｔ７でＮＯのとき）、
ＮＭＩが多発していると判断されるため、ＮＭＩカウン
トレジスタ１３からシステムダウン発生回路１７に対し
てＨＯＬＤ信号１８の起動を行い（Ｕ１）、Ｈ／Ｗでシ
ステムを停止することにより情報処理装置１の暴走を回
避させる（Ｕ２）。Ｔ７の判断でレジスタの回数が設定
値以下である場合は（Ｔ７でＹＥＳのとき）、実施例１
と同様、ＮＭＩ回数カウンタクリアをしたあと（Ｔ１
０）、ＮＭＩ要因に応じた処理を行って（Ｔ１１）、Ｔ
２にもどる。以上により、ＮＭＩの発生時にはその要因
に応じた処理を行うとともに、ＮＭＩの発生回数によっ
ては、Ｈ／Ｗでシステムを停止することにより情報処理
装置の暴走を回避することができる。
ける動作について、図４のフローチャートを参照しなが
ら説明する。図中、Ｔ１〜Ｔ７までは図２で示した実施
例１の処理の流れと同じである。Ｔ７の判断でレジスタ
の回数が設定値より大きければ（Ｔ７でＮＯのとき）、
ＮＭＩが多発していると判断されるため、ＮＭＩカウン
トレジスタ１３からシステムダウン発生回路１７に対し
てＨＯＬＤ信号１８の起動を行い（Ｕ１）、Ｈ／Ｗでシ
ステムを停止することにより情報処理装置１の暴走を回
避させる（Ｕ２）。Ｔ７の判断でレジスタの回数が設定
値以下である場合は（Ｔ７でＹＥＳのとき）、実施例１
と同様、ＮＭＩ回数カウンタクリアをしたあと（Ｔ１
０）、ＮＭＩ要因に応じた処理を行って（Ｔ１１）、Ｔ
２にもどる。以上により、ＮＭＩの発生時にはその要因
に応じた処理を行うとともに、ＮＭＩの発生回数によっ
ては、Ｈ／Ｗでシステムを停止することにより情報処理
装置の暴走を回避することができる。
【００２４】実施例３．なお、上記実施例１ではＨ／Ｗ
リセットによる復帰を行う例を示し、上記実施例２では
ＨＯＬＤによる暴走停止を行う例を示したが、Ｈ／Ｗリ
セットによる復帰を行ったあと、それが正常に行われな
かった場合は、強制的にＨＯＬＤさせるようにすること
で、より確実にシステムの暴走を回避することができ
る。図５は本実施例３による割込み処理装置を示すもの
で、図中、１〜１８は図１または図２に示した上記実施
例１または２のものと同一部分である。ただし、パルス
リセット発生回路１４はシステムダウン発生回路１７か
ら出力が発生した場合、情報処理装置１をリセットでき
る。１９は通常ディスエーブルを出力してシステムダウ
ン発生回路１７からゲート部２０へのＨＯＬＤ信号をマ
スクしており、情報処理装置１が正常にリセットされな
かった場合にはイネーブルを出力することによりシステ
ムダウン発生回路１７へＨＯＬＤの起動をかける初期化
判定回路である。
リセットによる復帰を行う例を示し、上記実施例２では
ＨＯＬＤによる暴走停止を行う例を示したが、Ｈ／Ｗリ
セットによる復帰を行ったあと、それが正常に行われな
かった場合は、強制的にＨＯＬＤさせるようにすること
で、より確実にシステムの暴走を回避することができ
る。図５は本実施例３による割込み処理装置を示すもの
で、図中、１〜１８は図１または図２に示した上記実施
例１または２のものと同一部分である。ただし、パルス
リセット発生回路１４はシステムダウン発生回路１７か
ら出力が発生した場合、情報処理装置１をリセットでき
る。１９は通常ディスエーブルを出力してシステムダウ
ン発生回路１７からゲート部２０へのＨＯＬＤ信号をマ
スクしており、情報処理装置１が正常にリセットされな
かった場合にはイネーブルを出力することによりシステ
ムダウン発生回路１７へＨＯＬＤの起動をかける初期化
判定回路である。
【００２５】このように構成された割込み処理装置にお
ける動作について、図６のフローチャートを参照しなが
ら説明する。まずＮＭＩ回数カウンタをクリアしたあ
と、初期化判定回路１９ではディスエーブルを出力しＨ
ＯＬＤ信号のマスク動作を含む初期化処理が行われる
（Ｖ１）。次に、初期化判定回路１９は正常に初期化さ
れたか否かの判定を行い、正常に初期化されていれば
（Ｖ２でＹＥＳのとき）、図２で示した実施例１の通常
の処理Ｔ２〜Ｔ７〜Ｔ８、またはＴ２〜Ｔ７〜Ｔ１１の
処理を行う。ただし、リセットが発生した場合は（Ｔ
８）、Ｖ１にもどって再度初期化処理が実施され、復帰
が施行される。正常に初期化されていない場合は（Ｖ２
でＮＯのとき）、初期化判定回路１９はイネーブルを出
力して、ＨＯＬＤ信号のマスクを解除する（Ｖ３）。そ
して、システムダウン発生回路１７へＨＯＬＤの起動を
かけ（Ｖ４）、Ｈ／Ｗで強制的にＨＯＬＤさせることに
より情報処理装置１の暴走を回避させる（Ｖ５）。これ
により、ＮＭＩが発生した場合にはリセットによって復
帰を施行し、それでもなお正常に復帰されなかった場合
には、強制的にシステムを停止させるので、確実にシス
テムの暴走を回避することができる。
ける動作について、図６のフローチャートを参照しなが
ら説明する。まずＮＭＩ回数カウンタをクリアしたあ
と、初期化判定回路１９ではディスエーブルを出力しＨ
ＯＬＤ信号のマスク動作を含む初期化処理が行われる
（Ｖ１）。次に、初期化判定回路１９は正常に初期化さ
れたか否かの判定を行い、正常に初期化されていれば
（Ｖ２でＹＥＳのとき）、図２で示した実施例１の通常
の処理Ｔ２〜Ｔ７〜Ｔ８、またはＴ２〜Ｔ７〜Ｔ１１の
処理を行う。ただし、リセットが発生した場合は（Ｔ
８）、Ｖ１にもどって再度初期化処理が実施され、復帰
が施行される。正常に初期化されていない場合は（Ｖ２
でＮＯのとき）、初期化判定回路１９はイネーブルを出
力して、ＨＯＬＤ信号のマスクを解除する（Ｖ３）。そ
して、システムダウン発生回路１７へＨＯＬＤの起動を
かけ（Ｖ４）、Ｈ／Ｗで強制的にＨＯＬＤさせることに
より情報処理装置１の暴走を回避させる（Ｖ５）。これ
により、ＮＭＩが発生した場合にはリセットによって復
帰を施行し、それでもなお正常に復帰されなかった場合
には、強制的にシステムを停止させるので、確実にシス
テムの暴走を回避することができる。
【００２６】実施例４．なお、上記各実施例においては
装置内部の系によりリセットをかけていたが、内部の系
から絶縁された外部の系からリセットをかけることによ
り、より確実にシステムを復帰させることができる。図
７は本実施例４による割込み処理装置を示すもので、図
中、１〜１３、１６〜１８は図３に示した上記実施例２
のものと同一または相当部分である。２１は要因フラグ
レジスタ３およびＮＭＩ信号７をフォトカプラなどのよ
うに系から絶縁して出力し、かつ正常時ＯＮ、異常時Ｏ
ＦＦを出力できる外部出力部、２２は内部に外部モニタ
用タイマ２２ａを備え、外部出力部２１からの信号がタ
イムアウト時間まで推移しない場合に情報処理装置１へ
外部リセットライン２３を介してリセットをかける外部
モニタである。
装置内部の系によりリセットをかけていたが、内部の系
から絶縁された外部の系からリセットをかけることによ
り、より確実にシステムを復帰させることができる。図
７は本実施例４による割込み処理装置を示すもので、図
中、１〜１３、１６〜１８は図３に示した上記実施例２
のものと同一または相当部分である。２１は要因フラグ
レジスタ３およびＮＭＩ信号７をフォトカプラなどのよ
うに系から絶縁して出力し、かつ正常時ＯＮ、異常時Ｏ
ＦＦを出力できる外部出力部、２２は内部に外部モニタ
用タイマ２２ａを備え、外部出力部２１からの信号がタ
イムアウト時間まで推移しない場合に情報処理装置１へ
外部リセットライン２３を介してリセットをかける外部
モニタである。
【００２７】このように構成された割込み処理装置にお
ける動作について、図８のフローチャートを参照しなが
ら説明する。まず、ＮＭＩ回数カウンタがクリアされ
（Ｔ１）、通常処理が開始される（Ｔ２）。その後、図
４で示した実施例２の処理と同様、Ｔ３〜Ｔ７〜Ｔ１１
またはＴ３〜Ｔ７〜Ｕ２の処理が行われる。ただし、Ｔ
６においては、ＮＭＩ要因をクリアするため外部モニタ
２２へのＮＭＩ信号ラインはクリアされる。一方、上記
処理を行う系とは絶縁された系において後述のＷ１〜Ｗ
７の処理が同時に行われる。まず、Ｔ２の時点ではＮＭ
Ｉは発生していないので、外部出力部２１はＮＭＩ割込
み要因２の各要因をＯＮ状態で出力し、外部モニタ２２
に動作が正常であることを知らせる（Ｗ１）。ここでＮ
ＭＩが発生した場合（Ｗ２でＹＥＳのとき）、外部出力
部２１はそのＮＭＩ要因に対応した信号の出力のみをＯ
ＦＦし（Ｗ３）、外部モニタ２２へＮＭＩが発生したこ
とを知らせる。これを受けて、外部２２は外部モニタ用
タイマ２２ａを始動させる（Ｗ４）。外部モニタ用タイ
マ２２ａがタイムアウトを発生していなければ（Ｗ５で
ＮＯのとき）、Ｗ１にもどる。タイムアウトが発生して
いれば（Ｗ５でＹＥＳのとき）、情報処理装置１は正常
に動作されていないので、外部モニタ２２から情報処理
装置１へリセットを発生させ（Ｗ６）、Ｈ／Ｗリセット
による復帰を試行する（Ｗ７）。以上のように、システ
ムの異常とは絶縁された外部からリセットをかけること
ができるので、より確実にシステムの復帰が可能とな
る。
ける動作について、図８のフローチャートを参照しなが
ら説明する。まず、ＮＭＩ回数カウンタがクリアされ
（Ｔ１）、通常処理が開始される（Ｔ２）。その後、図
４で示した実施例２の処理と同様、Ｔ３〜Ｔ７〜Ｔ１１
またはＴ３〜Ｔ７〜Ｕ２の処理が行われる。ただし、Ｔ
６においては、ＮＭＩ要因をクリアするため外部モニタ
２２へのＮＭＩ信号ラインはクリアされる。一方、上記
処理を行う系とは絶縁された系において後述のＷ１〜Ｗ
７の処理が同時に行われる。まず、Ｔ２の時点ではＮＭ
Ｉは発生していないので、外部出力部２１はＮＭＩ割込
み要因２の各要因をＯＮ状態で出力し、外部モニタ２２
に動作が正常であることを知らせる（Ｗ１）。ここでＮ
ＭＩが発生した場合（Ｗ２でＹＥＳのとき）、外部出力
部２１はそのＮＭＩ要因に対応した信号の出力のみをＯ
ＦＦし（Ｗ３）、外部モニタ２２へＮＭＩが発生したこ
とを知らせる。これを受けて、外部２２は外部モニタ用
タイマ２２ａを始動させる（Ｗ４）。外部モニタ用タイ
マ２２ａがタイムアウトを発生していなければ（Ｗ５で
ＮＯのとき）、Ｗ１にもどる。タイムアウトが発生して
いれば（Ｗ５でＹＥＳのとき）、情報処理装置１は正常
に動作されていないので、外部モニタ２２から情報処理
装置１へリセットを発生させ（Ｗ６）、Ｈ／Ｗリセット
による復帰を試行する（Ｗ７）。以上のように、システ
ムの異常とは絶縁された外部からリセットをかけること
ができるので、より確実にシステムの復帰が可能とな
る。
【００２８】実施例５．なお、上記実施例１において
は、一旦Ｈ／Ｗでリセットをかけると要因フラグレジス
タ３やマスクレジスタ４の内容がクリアされてしまう
が、これらをリセット後も保存しておくことにより、発
生したＮＭＩの原因を究明することができる。図９は本
実施例５による割込み処理装置を示すもので、図中、１
〜１６は図１に示した上記実施例１のものと同一または
相当部分である。２４はパワーＯＮやスイッチ等のよう
に外部からの操作によってのみリセットできる外部要因
によるリセットで、図中の一点斜線で示した範囲および
情報処理装置１へのリセット信号を出力する。２５はＳ
／Ｗリセットのように内部からの操作によってのみリセ
ットできる内部要因によるリセットで、情報処理装置１
へのリセット信号を出力する。２６は外部要因によるリ
セット２４、内部要因によるリセット２５、およびパル
イリセット発生回路からの出力のいずれかが存在すれば
情報処理装置１へのリセットとして知らせるＯＲゲート
である。
は、一旦Ｈ／Ｗでリセットをかけると要因フラグレジス
タ３やマスクレジスタ４の内容がクリアされてしまう
が、これらをリセット後も保存しておくことにより、発
生したＮＭＩの原因を究明することができる。図９は本
実施例５による割込み処理装置を示すもので、図中、１
〜１６は図１に示した上記実施例１のものと同一または
相当部分である。２４はパワーＯＮやスイッチ等のよう
に外部からの操作によってのみリセットできる外部要因
によるリセットで、図中の一点斜線で示した範囲および
情報処理装置１へのリセット信号を出力する。２５はＳ
／Ｗリセットのように内部からの操作によってのみリセ
ットできる内部要因によるリセットで、情報処理装置１
へのリセット信号を出力する。２６は外部要因によるリ
セット２４、内部要因によるリセット２５、およびパル
イリセット発生回路からの出力のいずれかが存在すれば
情報処理装置１へのリセットとして知らせるＯＲゲート
である。
【００２９】このように構成された割込み処理装置にお
ける動作について、図１０のフローチャートを参照しな
がら説明する。ＮＭＩ発生時の処理手順Ｔ１〜Ｔ７〜Ｔ
１１は実施例１と同様である。ただし、ＮＭＩの発生回
数が設定値Ｎより大きくなり（Ｔ７でＮＯのとき）、Ｔ
８でリセットが発生した場合でも、外部要因によるリセ
ット２４がかからない限り、要因フラグレジスタ３、マ
スクレジスタ４、マスク制御部８、ＮＭＩ回数カウンタ
１１等にはリセットがかからないので、要因フラグレジ
スタ３に記憶された内容をリードする（Ｘ１）。そし
て、ＮＭＩ発生の原因を究明する（Ｘ２）。以上によ
り、ＮＭＩ発生の回数によってＮＭＩ要因に応じた処理
を行えるとともに、リセットを行った場合にも、発生し
たＮＭＩの原因が究明できる。
ける動作について、図１０のフローチャートを参照しな
がら説明する。ＮＭＩ発生時の処理手順Ｔ１〜Ｔ７〜Ｔ
１１は実施例１と同様である。ただし、ＮＭＩの発生回
数が設定値Ｎより大きくなり（Ｔ７でＮＯのとき）、Ｔ
８でリセットが発生した場合でも、外部要因によるリセ
ット２４がかからない限り、要因フラグレジスタ３、マ
スクレジスタ４、マスク制御部８、ＮＭＩ回数カウンタ
１１等にはリセットがかからないので、要因フラグレジ
スタ３に記憶された内容をリードする（Ｘ１）。そし
て、ＮＭＩ発生の原因を究明する（Ｘ２）。以上によ
り、ＮＭＩ発生の回数によってＮＭＩ要因に応じた処理
を行えるとともに、リセットを行った場合にも、発生し
たＮＭＩの原因が究明できる。
【００３０】実施例６．なお、上記実施例１において
は、ＮＭＩ発生時にもメインメモリ１６にアクセスがか
かって異常データが書き込まれる恐れがあったが、ＮＭ
Ｉ発生時にはアクセスするメモリを切り替えることによ
ってメインメモリ１６を保存することができる。図１１
は本実施例６による割込み処理装置を示すもので、図
中、１〜１６は図１に示した上記実施例１のものと同一
または相当部分である。２７はメインメモリ用のアドレ
スおよびデータ線のメインバッファ、２８はサブメモリ
２９用のアドレスおよびデータ線のサブバッファ、３０
は情報処理装置１から出力されるＩＤ（正常／異常）を
入力し、正常であればメインバッファ２７をイネーブル
しサブバッファ２８をディスエーブル、逆に異常であれ
ばサブバッファ２８をイネーブルしメインバッファ２７
をディスエーブルするＩＤ比較器である。
は、ＮＭＩ発生時にもメインメモリ１６にアクセスがか
かって異常データが書き込まれる恐れがあったが、ＮＭ
Ｉ発生時にはアクセスするメモリを切り替えることによ
ってメインメモリ１６を保存することができる。図１１
は本実施例６による割込み処理装置を示すもので、図
中、１〜１６は図１に示した上記実施例１のものと同一
または相当部分である。２７はメインメモリ用のアドレ
スおよびデータ線のメインバッファ、２８はサブメモリ
２９用のアドレスおよびデータ線のサブバッファ、３０
は情報処理装置１から出力されるＩＤ（正常／異常）を
入力し、正常であればメインバッファ２７をイネーブル
しサブバッファ２８をディスエーブル、逆に異常であれ
ばサブバッファ２８をイネーブルしメインバッファ２７
をディスエーブルするＩＤ比較器である。
【００３１】このように構成された割込み処理装置にお
ける動作について、図１２のフローチャートを参照しな
がら説明する。ＮＭＩ発生時のＮＭＩ要因に応じた処理
を行うかリセットをかけるかの処理手順Ｔ１〜Ｔ７〜Ｔ
１１およびＴ１〜Ｔ７〜Ｔ９は実施例１と同様である。
ただし本実施例では、Ｔ３でＮＭＩが発生した場合、情
報処理装置１は異常を知らせるＩＤを出力する（Ｙ
１）。ＩＤ比較器３０はこの異常ＩＤを受けてバッファ
をメインバッファ２７からサブバッファ２８に切り替え
る（Ｙ２）。これにより、それ以降は異常時用のサブメ
モリ２９をアクセスすることになり（Ｙ３）、メインメ
モリ１６の内容は正常時の状態を保存されることにな
る。以上により、ＮＭＩ発生に応じた処理をしたあと、
システムをリスタートする場合、動作を確実に復帰させ
ることが可能となる。
ける動作について、図１２のフローチャートを参照しな
がら説明する。ＮＭＩ発生時のＮＭＩ要因に応じた処理
を行うかリセットをかけるかの処理手順Ｔ１〜Ｔ７〜Ｔ
１１およびＴ１〜Ｔ７〜Ｔ９は実施例１と同様である。
ただし本実施例では、Ｔ３でＮＭＩが発生した場合、情
報処理装置１は異常を知らせるＩＤを出力する（Ｙ
１）。ＩＤ比較器３０はこの異常ＩＤを受けてバッファ
をメインバッファ２７からサブバッファ２８に切り替え
る（Ｙ２）。これにより、それ以降は異常時用のサブメ
モリ２９をアクセスすることになり（Ｙ３）、メインメ
モリ１６の内容は正常時の状態を保存されることにな
る。以上により、ＮＭＩ発生に応じた処理をしたあと、
システムをリスタートする場合、動作を確実に復帰させ
ることが可能となる。
【００３２】
【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に示すような効果を奏する。
れているので、以下に示すような効果を奏する。
【００３３】ＮＭＩの発生時、そのＮＭＩ要因に応じた
処理を行うとともに、ＮＭＩの発生回数をカウントし、
その回数が設定値以上になれば情報処理手段をリセット
するようにしたので、システムの暴走を回避できる。
処理を行うとともに、ＮＭＩの発生回数をカウントし、
その回数が設定値以上になれば情報処理手段をリセット
するようにしたので、システムの暴走を回避できる。
【００３４】ＮＭＩの発生時、そのＮＭＩ要因に応じた
処理を行うとともに、ＮＭＩの発生回数をカウントし、
その回数が設定値以上になれば情報処理手段をＨＯＬＤ
するようにしたので、システムの暴走を完全に阻止でき
る。
処理を行うとともに、ＮＭＩの発生回数をカウントし、
その回数が設定値以上になれば情報処理手段をＨＯＬＤ
するようにしたので、システムの暴走を完全に阻止でき
る。
【００３５】初期化判定回路によって情報処理手段が正
常にリセットされたか否かが判断され、正常にリセット
されなかった場合は、情報処理手段をＨＯＬＤするよう
にしたので、システムの暴走を確実に回避できる。
常にリセットされたか否かが判断され、正常にリセット
されなかった場合は、情報処理手段をＨＯＬＤするよう
にしたので、システムの暴走を確実に回避できる。
【００３６】内部の系から絶縁された外部モニタにおい
てＮＭＩの発生をモニタし、外部モニタから情報処理手
段にリセットをかけるようにしたので、より確実にシス
テムを復帰させることができる。
てＮＭＩの発生をモニタし、外部モニタから情報処理手
段にリセットをかけるようにしたので、より確実にシス
テムを復帰させることができる。
【００３７】情報処理手段のみをリセットする内部要因
リセットとＮＭＩ要因をもリセットする外部要因リセッ
トとを備えたので、情報処理手段のリセット後に発生し
たＮＭＩの原因究明が可能となる。
リセットとＮＭＩ要因をもリセットする外部要因リセッ
トとを備えたので、情報処理手段のリセット後に発生し
たＮＭＩの原因究明が可能となる。
【００３８】ＮＭＩの発生時に情報処理手段が異常を知
らせるＩＤを出力し、ＩＤ比較器によってアクセスする
メモリをメインメモリからサブメモリに切り替えられる
ようにしたので、ＮＭＩが発生してもメインメモリの内
容は保存され、リセット後、動作が確実に復帰される。
らせるＩＤを出力し、ＩＤ比較器によってアクセスする
メモリをメインメモリからサブメモリに切り替えられる
ようにしたので、ＮＭＩが発生してもメインメモリの内
容は保存され、リセット後、動作が確実に復帰される。
【図１】 この発明の実施例１による割込み処理装置を
示す図である。
示す図である。
【図２】 図１の割込み処理装置の処理の流れを示すフ
ローチャートである。
ローチャートである。
【図３】 この発明の実施例２による割込み処理装置を
示す図である。
示す図である。
【図４】 図３の割込み処理装置の処理の流れを示すフ
ローチャートである。
ローチャートである。
【図５】 この発明の実施例３による割込み処理装置を
示す図である。
示す図である。
【図６】 図５の割込み処理装置の処理の流れを示すフ
ローチャートである。
ローチャートである。
【図７】 この発明の実施例４による割込み処理装置を
示す図である。
示す図である。
【図８】 図７の割込み処理装置の処理の流れを示すフ
ローチャートである。
ローチャートである。
【図９】 この発明の実施例５による割込み処理装置を
示す図である。
示す図である。
【図１０】 図９の割込み処理装置の処理の流れを示す
フローチャートである。
フローチャートである。
【図１１】 この発明の実施例６による割込み処理装置
を示す図である。
を示す図である。
【図１２】 図１１の割込み処理装置の処理の流れを示
すフローチャートである。
すフローチャートである。
【図１３】 従来の割込み処理装置を示す図である。
【図１４】 図１３の割込み処理装置の処理の流れを示
すフローチャートである。
すフローチャートである。
１ 情報処理装置、２ ＮＭＩ割込み要因、３ 要因フ
ラグレジスタ、７ ＮＭＩ信号、１１ ＮＭＩ回数カウ
ンター、１３ ＮＭＩカウントレジスタ、１４ パルス
リセット発生回路、１５ リセット信号、１７ システ
ムダウン発生回路、１８ ＨＯＬＤ信号、１９ 初期化
判定回路、２１ 外部出力部、２２ 外部モニタ、２２
ａ 外部モニタ用タイマ、２３ 外部リセットライン、
２４ 外部要因によるリセット、２５ 内部要因による
リセット、３０ ＩＤ比較器。
ラグレジスタ、７ ＮＭＩ信号、１１ ＮＭＩ回数カウ
ンター、１３ ＮＭＩカウントレジスタ、１４ パルス
リセット発生回路、１５ リセット信号、１７ システ
ムダウン発生回路、１８ ＨＯＬＤ信号、１９ 初期化
判定回路、２１ 外部出力部、２２ 外部モニタ、２２
ａ 外部モニタ用タイマ、２３ 外部リセットライン、
２４ 外部要因によるリセット、２５ 内部要因による
リセット、３０ ＩＤ比較器。
Claims (6)
- 【請求項１】 情報処理手段で演算処理中に抑止不可能
な最優先の割込み信号（以降ＮＭＩ＝nonmaskable inte
rruptという）が発生した場合、そのＮＭＩ要因に応じ
た処理を行う割込み処理装置において、 ＮＭＩの発生回数をカウントするカウンタ、および上記
カウンタのカウント値を保持し、該カウント値が設定値
以上になれば上記情報処理手段をリセットする信号を出
力するリセット出力手段を備えたことを特徴とする割込
み処理装置。 - 【請求項２】 情報処理手段で演算処理中にＮＭＩが発
生した場合、そのＮＭＩ要因に応じた処理を行う割込み
処理装置において、 ＮＭＩの発生回数をカウントするカウンタ、および上記
カウンタのカウント値を保持し、該カウント値が設定値
以上になれば上記情報処理手段をＨＯＬＤする信号を出
力するＨＯＬＤ出力手段を備えたことを特徴とする割込
み処理装置。 - 【請求項３】 情報処理手段で演算処理中にＮＭＩが発
生した場合、そのＮＭＩ要因に応じた処理を行う割込み
処理装置において、 ＮＭＩの発生回数をカウントするカウンタ、上記カウン
タのカウント値を保持し、該カウント値が設定値以上に
なればＨＯＬＤ信号を出力するＨＯＬＤ出力手段、上記
ＨＯＬＤ信号を受けて、上記情報処理手段をリセットす
る信号を出力するリセット出力手段、通常ディスエーブ
ルを出力し上記情報処理手段が正常にリセットされなか
った場合にイネーブルを出力する初期化判定回路、およ
び上記ＨＯＬＤ出力手段からの出力と上記初期化判定回
路からの出力との両方が存在した場合に上記情報処理手
段に対してＨＯＬＤ信号を出力するＡＮＤゲートを備え
たことを特徴とする割込み処理装置。 - 【請求項４】 情報処理手段で演算処理中にＮＭＩが発
生した場合、そのＮＭＩ要因に応じた処理を行う割込み
処理装置において、 ＮＭＩおよびその要因である信号を出力できる外部出力
部、タイムアウト検知機能を有し上記外部出力部からの
信号が上記タイムアウト時間まで推移しなかった場合
に、上記情報処理手段にリセットをかける外部モニタ、
ＮＭＩの発生回数をカウントするカウンタ、および上記
カウンタのカウント値を保持し、該カウント値が設定値
以上になれば上記情報処理手段をＨＯＬＤする信号を出
力するＨＯＬＤ出力手段を備えたことを特徴とする割込
み処理装置。 - 【請求項５】 スイッチ等外部からの操作によってＮＭ
Ｉ要因および情報処理手段をリセットする信号を出力す
る外部要因リセット、Ｓ／Ｗリセット等内部からの操作
によって上記情報処理手段をリセットする信号を出力す
る内部要因リセット、および上記外部要因リセットの出
力と上記内部要因リセットの出力とリセット出力手段の
出力とのうちのいずれかが存在すれば情報処理手段に対
してリセット信号を出力するＯＲゲートを備えたことを
特徴とする請求項１記載の割込み処理装置。 - 【請求項６】 情報処理手段が正常の場合にアクセスさ
れるメインメモリ、そのメインメモリ用のアドレスおよ
びデータ線のメインバッファ、上記情報処理手段が異常
の場合にアクセスされるサブメモリ、そのサブメモリ用
のアドレスおよびデータ線のサブバッファ、および、情
報処理手段の正常／異常を示すＩＤ信号を受けて、該Ｉ
Ｄ信号が正常を示す時は上記メインバッファをイネーブ
ルし、該ＩＤ信号が異常を示す時は上記メインバッファ
をディスエーブルして上記サブバッファをイネーブルす
るＩＤ比較器を備えたことを特徴とする請求項１または
５に記載の割込み処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7157720A JPH096631A (ja) | 1995-06-23 | 1995-06-23 | 割込み処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7157720A JPH096631A (ja) | 1995-06-23 | 1995-06-23 | 割込み処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH096631A true JPH096631A (ja) | 1997-01-10 |
Family
ID=15655905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7157720A Pending JPH096631A (ja) | 1995-06-23 | 1995-06-23 | 割込み処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH096631A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009003592A (ja) * | 2007-06-20 | 2009-01-08 | Meidensha Corp | コンピュータの異常検出・復旧方式 |
-
1995
- 1995-06-23 JP JP7157720A patent/JPH096631A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009003592A (ja) * | 2007-06-20 | 2009-01-08 | Meidensha Corp | コンピュータの異常検出・復旧方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3600095B2 (ja) | 割り込み管理装置及び割り込み管理方法 | |
| JP3684590B2 (ja) | リセット制御装置及びリセット制御方法 | |
| US6604161B1 (en) | Translation of PCI level interrupts into packet based messages for edge event drive microprocessors | |
| JPH03175537A (ja) | デバッグ用マイクロプロセッサのエラー制御装置 | |
| JPH096631A (ja) | 割込み処理装置 | |
| JP3446653B2 (ja) | データ転送装置 | |
| JPH0652130A (ja) | マルチプロセッサシステム | |
| JP3863314B2 (ja) | プログラム実行装置 | |
| JP2954040B2 (ja) | 割込監視装置 | |
| JP2988139B2 (ja) | 割込み制御装置 | |
| JPH01305416A (ja) | データ記憶装置 | |
| JPH0644209B2 (ja) | バス変換装置 | |
| JPH1020968A (ja) | 選択的ハードウェア・リセット回路 | |
| JP3308670B2 (ja) | イベントドリブン型処理装置の故障検出装置 | |
| JPH08153018A (ja) | 半導体システム | |
| JPH03111962A (ja) | マルチプロセッサ・システム | |
| JP2000330798A (ja) | 割込制御装置および割込制御検証方法 | |
| JP2002082820A (ja) | プロセッサ暴走防止用コンピュータシステム | |
| JPH0293738A (ja) | 割込み処理方式 | |
| JPH04236637A (ja) | マイクロプロセッサ障害検出回路 | |
| JPH10340200A (ja) | 情報処理装置 | |
| JPH01312637A (ja) | プロセッサ暴走検出制御方式 | |
| JPH06350677A (ja) | 割込み要求型切替え要求信号監視方式 | |
| JPH0298748A (ja) | マイクロプログラム制御式データ処理装置 | |
| JPH01295352A (ja) | データチェイン処理方式 |